You are on page 1of 10

SMKN 1 CIMAHI

 

ULFA HAFIZA

TEKNIK KOMPUTER DAN JARINGAN

JOB SHEET 1

X TKJ A

DIGITAL

GATE AND (7408)

BU NETTY

PERCOBAAN KE 1

BU CANDRA

  • A. TUJUAN

1.

Menerangkan rangkaian GATE AND dengan multiple input

2.

Membuat tabel kebenaran GATE AND multiple input

3.

Menyatakan persamaan Boolean dari suatu rangkaian GATE AND

  • B. PENDAHULUAN

Gerbang AND digunakan untuk menghasilkan logika 1 jika semua masukan mempunyai logika 1, jika tidak maka akan dihasilkan logika 0.Gerbang AND mempunyai dua atau lebih dari dua sinyal masukan tetapi hanya satu sinyal keluaran. Dalam gerbang AND, untuk menghasilkan sinyal keluaran tinggi maka semua sinyal masukan harus bernilai tinggi. Gerbang Logika AND pada Datasheet nama lainnya IC TTL 7408.

 
  • C. ALAT DAN BAHAN

1.

IC 7408

2.

Trainer Digital

3.

Kabel Jumper

  • D. HASIL LAPORAN

Langkah kerja :

1.

Rangkai seperti gambar dibawah ini !

1. Menerangkan rangkaian GATE AND dengan multiple input 2. Membuat tabel kebenaran GATE AND multiple input

2.

Tuliskan persamaan output L1 dan L2 Rangkaian seperti di atas tersebut GATE AND 3 input, sehingga simbolnya menjadi :

3.

Atur switch switch ( Sa, Sb dan Sc ) input menurut tabel kebenaran di bawah dan catat hasil output di L1 dan L2 !

 

INPUT

OUTPUT

Sa

Sb

Sc

L1

L2

 
  • 0 0

0

 
  • 0 0

 
 
  • 0 1

0

 
  • 0 0

 
 

1

  • 0 0

0

0

 
 

1

  • 0 0

1

0

 
 

0

  • 1 0

0

0

 
 

0

  • 1 0

1

0

 
 

1

  • 1 0

0

1

 
 

1

  • 1 1

1

1

 

Gambar :

000

1 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0

001

1 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0

010

1 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0

011

100 101 110

100

100 101 110

101

100 101 110

110

100 101 110

111

111 4. Rangkai seperti gambar di bawah ! 5. Tuliskan persamaan output L1, L2 dan L3
  • 4. Rangkai seperti gambar di bawah !

111 4. Rangkai seperti gambar di bawah ! 5. Tuliskan persamaan output L1, L2 dan L3
  • 5. Tuliskan persamaan output L1, L2 dan L3 !

  • 6. Atur switch switch ( Sa, Sb, Sc, dan Sd ) input menurut tabel kebenaran di bawah dan catat hasil output di L1, L2 dan L3 !

 

INPUT

   

OUTPUT

Sa

Sb

Sc

Sd

L1

L2

L3

0

  • 0 0

 
  • 0 0

 
  • 0 0

 

0

  • 0 0

   
  • 1 0

  • 0 0

 

0

  • 0 1

 
  • 0 0

 
  • 0 0

 

0

  • 0 1

   
  • 1 0

  • 0 0

 

0

 
  • 1 0

  • 0 0

 
  • 0 0

 

0

 
  • 1 0

 
  • 1 0

  • 0 0

 

0

 
  • 1 1

  • 0 0

 
  • 0 0

 

0

 
  • 1 1

 
  • 1 0

  • 0 0

 

1

  • 0 0

 
  • 0 0

 
  • 0 0

 

1

  • 0 0

   
  • 1 0

  • 0 0

 

1

  • 0 1

 
  • 0 0

 
  • 0 0

 

1

  • 0 1

   
  • 1 0

  • 0 0

 

1

 
  • 1 0

  • 0 1

 
  • 0 0

 

1

 
  • 1 0

 
  • 1 1

  • 0 0

 

1

 
  • 1 1

  • 0 1

   
  • 1 0

1

 
  • 1 1

 
  • 1 1

 
  • 1 1

Gambar :

0000

Gambar : 0000 0001 0010 0011

0001

Gambar : 0000 0001 0010 0011

0010

Gambar : 0000 0001 0010 0011

0011

0100 0101 0110

0100

0100 0101 0110

0101

0100 0101 0110

0110

0111 1000 1001

0111

0111 1000 1001

1000

0111 1000 1001

1001

1010 1011 1100

1010

1010 1011 1100

1011

1010 1011 1100

1100

1101 1110 1111

1101

1101 1110 1111

1110

1101 1110 1111

1111

E. KESIMPULAN Gerbang AND mempunyai dua atau lebih dari dua sinyal masukan tetapi hanya satu sinyal

E.

KESIMPULAN Gerbang AND mempunyai dua atau lebih dari dua sinyal masukan tetapi hanya satu sinyal keluaran. Untuk menghasilkan sinyal keluaran tinggi maka semua sinyal masukan harus bernilai tinggi.