Circuitos Digitales

Decodificadores
El decodificador es un circuito lgico que acepta un conjunto de entradas, representa un nmero binario y slo activa la salida que corresponde a ese nmero de entrada. En otras palabras, un circuito decodificador analiza sus entradas, determina que nmero binario est presente all y activa la salida que corresponde a ese nmero, el resto de salidas permanecen inactivas.

Fig.1.- Diagrama de bloques de un Decodificador n x 2n.

Decodificador de 2 a 4 lneas (2 bits)

El decodificador de 2 a 4 lneas tiene 2 lneas de entrada y 4 lneas de salida. En la tabla1 las entradas del decodificador son IN1 e IN0 y representan un entero de 0 a 3 en cdigo decimal. E es la entrada de habilitacin y determina la activacin del circuito de acuerdo a su valor lgico ("1" circuito activo, "0" circuito no activo). Segn el valor binario presente en las 2 entradas se activa una de las 4 salidas al valor lgico 1. Por ejemplo, con el valor 1 en IN0 y el valor 0 en IN1 se activar la salida Y1.

Tabla1. Tabla de verdad del Decodificador de 2 bits Autor: Carlos Enrique Mendiola Mogolln www.electronic-digital.blogspot.com -1-

Circuitos Digitales En la fig.2 se muestra el circuito lgico del decodificador 2x4.

Fig.2.- Diagrama lgico del decodificador 2 x 4 con entrada de habilitacin

Decodificador de 3 a 8 lneas (3 bits)

El decodificador de 3 a 8 lneas activa una sola de las 8 lneas de salida de acuerdo con el cdigo binario presente en las 3 lneas de entrada. Las salidas son mutuamente exclusivas ya que solamente una de las salidas es igual a 1 en cualquier momento. Las entradas del decodificador son x, y, z y las salidas van de y0 a y7 (activas en alto). La tabla de verdad del decodificador se muestra en la tabla2.

Tabla2.- Tabla de verdad para el Decodificador de 3 a 8 lneas.

Autor: Carlos Enrique Mendiola Mogolln www.electronic-digital.blogspot.com

-2-

Circuitos Digitales El circuito lgico del decodificador de 3 a 8 lneas se representa en la figura 3

Fig.3.- Diagrama lgico de un Decodificador 3 x 8.

Algunos decodificadores tienen una o ms entradas de ENABLE que se emplean para controlar la operacin del decodificador. En la fig.4 se muestra el diagrama lgico para el decodificador 74LS138, como aparece en el manual de datos TTL Texas Instruments.

Fig.4.- decodificador 74LS138 Autor: Carlos Enrique Mendiola Mogolln www.electronic-digital.blogspot.com -3-

Circuitos Digitales

Decodificadores de BCD a 7 segmentos

La mayora de los equipos digitales tiene algn medio para desplegar visualmente la informacin de manera que la entienda fcilmente el usuario u operador. Esta informacin a menudo consiste en datos numricos, pero tambin puede ser alfanumrico (nmeros y letras). Uno de los mtodos ms simples y populares para desplegar visualmente dgitos numricos se emplea una configuracin de 7 segmentos (Fig.5-a) para formar los caracteres 0-9, y a veces los caracteres hexadecimales A-F. en una configuracin comn se emplean diodos emisores de luz (LED) para cada segmento. Si se controla la corriente a travs de cada LED, algunos segmentos se iluminarn y otros permanecern oscuros, de modo que se generar el patrn de carcter deseado. En la figura 5-b se muestran los patrones de segmentos que se usan para desplegar visualmente los distintos dgitos. Por ejemplo: para desplegar visualmente un 6, los segmentos a, c, d, e, f y g se iluminan. Mientras que el segmento b permanece oscuro (apagado).

Fig.5.- (a) configuracin de 7 segmentos; (b) segmentos activos para cada dgito. El decodificador-excitador de BCD a 7 segmentos se usa para tomar una entrada BCD de cuatro bits y proporcionar las salidas que pasarn corriente a travs de los segmentos apropiados para desplegar visualmente el dgito decimal. La lgica para este decodificador es ms complicada que la de los decodificadores que analizamos antes, debido a que cada salida se activa mediante ms de una combinacin de entradas. Por ejemplo, el segmento e se debe activar para cualquiera de los dgitos 0, 2, 6 y 8, lo que significa que tienen lugar cualquiera de los cdigos 0000, 0010, 0110, 1000. Los decodificadoresexcitadores de 7 segmentos, como el 7446/47, son excepciones a la regla debido a que con los circuitos de codificacin slo activarn una salida por cada combinacin de entradas. Ms bien, activan un patrn nico de salidas para cada combinacin de entradas.

Autor: Carlos Enrique Mendiola Mogolln www.electronic-digital.blogspot.com

-4-

Circuitos Digitales

Fig.6.- decodificador BCD a 7 segmentos/ 74LS47

Fig.7.- Display 7segmentos

Autor: Carlos Enrique Mendiola Mogolln www.electronic-digital.blogspot.com

-5-

Circuitos Digitales

Codificadores
La mayora de los decodificadores aceptan un cdigo de entrada y producen un ALTO (o un BAJO) en una y slo en una lnea de salida. En otras palabras, un decodificador identifica, reconoce o detecta un cdigo en particular. A lo opuesto de este proceso de decodificacin se le llama codificacin y se lleva a cabo mediante un circuito lgico llamado codificador. Un codificador tiene un nmero de lneas de entrada, de las cuales slo una se activa en un tiempo determinado y produce un cdigo de salida de N bits, dependiendo de cul entrada se active. En la fig.8 se muestra el diagrama general de un codificador con 2N entradas y N salidas. Aqu las entradas son activas en alto, lo cual significa que normalmente son BAJAS.

Fig.8.- Codificador con 2N entradas y N salidas Ya vimos que un decodificador de binario a octal (decodificador de 3 a 8 lneas) acepta un cdigo de entrada de tres bits y activa una de ocho lneas de salida correspondiente a ese cdigo. Un codificador de octal a binario (codificador de 8 a 3 lneas) realiza la funcin opuesta: acepta ocho lneas de entrada y produce un cdigo de salida de tres bits correspondiente a la entrada activada. En la figura 8 se muestra la tabla de verdad para un codificador de octal a binario con entradas activas en alto.
Entradas Salidas

I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

Fig.9.- tabla de verdad para el codificador 8 a 3

Autor: Carlos Enrique Mendiola Mogolln www.electronic-digital.blogspot.com

-6-

Circuitos Digitales En la tabla de verdad, A0 tiene un 1 lgico en la columna I1, I3, I5, I7. La salida A1 es 1 en la columna I2, I3, I6 e I7 y la salida A2 es 1 en las columnas I4, I5, I6 e I7. Las expresiones lgicas son las siguientes: A0 = I1 + I3 + I5 + I7 A1 = I2 + I3 + I6 + I7 A2 = I4 + I5 + I6 + I7 El circuito lgico correspondiente se construye con compuertas OR:

Fig10.- Circuito lgico codificador 8 a 3

Codificadores de prioridad
En el ejemplo anterior se identifica una desventaja del circuito codificador simple de la fig.10 cuando se activa ms de una entrada a la vez. Una versin modificada de este circuito, llamado codificador de prioridad, incluye la lgica necesaria para asegurar que cuando dos o ms entradas se activen, el cdigo de salida corresponder a la entrada que tiene asociada el mayor de los nmeros.

Fig.11.- Codificador de prioridad de Decimal a BCD 74LS147 Autor: Carlos Enrique Mendiola Mogolln www.electronic-digital.blogspot.com -7-