Вы находитесь на странице: 1из 20

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS1

1. INTRODUO
A Comisso Eletrotcnica Internacional (IEC - International Electrotechnical Commission) desenvolveu uma poderosa linguagem simblica que pode mostrar a relao entre cada entrada de um circuito lgico digital para cada sada sem mostrar explicitamente a representao lgica interna. O corao do sistema a notao de dependncia, que explicada na sesso 4. O sistema foi introduzido nos EUA numa forma rudimentar no padro IEEE/ANSI Y32.14-1973. Naquela poca, devido a falta completa do desenvolvimento de uma notao de dependncia, o padro oferecia pouco mais dos que a substituio das formas distintivas familiares representando as funes de AND, OR, negao, etc. por formas retangulares. Este no mais o caso atualmente. Internacionalmente, o Grupo de Trabalho 2 do Comit Tcnico do IEC TC-3 preparou um documento (publicao 617-12) para consolidar o trabalho original iniciado em meados da dcada de 60 e publicado em 1972 (publicao 117-15) com as alteraes e suplementos que se seguiram. Similarmente, nos EUA, o Comit do IEEE SCC 11.9 revisou a publicao IEEE std 91/ANSI Y31.14. A Texas Instruments participou do trabalho em ambas organizaes e introduziu os smbolos lgicos padro IEEE/ANSI nos seus manuais TTL Data Book. A explicao a seguir sobre a liguagem simblica para os smbolos IEEE necessariamente breve e muito condensada a partir do que a publicao do padro contm. No a inteno que esta explicao seja suficiente para pessoas desenvolvendo smbolos para novos dispositivos. A inteno primria que seja possvel o entendimento dos smbolos utilizados nos manuais TTL Data Book da Texas Instruments; a comparao dos smbolos com os diagramas de blocos funcionais e/ou com as tabelas verdade dever auxiliar no entendimento mais completo do dispositivo.

2. COMPOSIO DE UM SMBOLO
Um smbolo compreende um contorno ou uma combinao de contornos juntos com um ou mais smbolos qualificadores. A forma destes contornos no possui significado. Conforme mostrado na Figura 1, os smbolos qualificadores so utilizados para indicar exatamente qual operao lgica efetuada pelos seus elementos. A Tabela mostra os smbolos qualificadores gerais utilizados nos TTL Data Books. As linhas de entrada so colocadas esquerda e a linhas de sada so colocadas direita. Quando uma excesso feita a esta conveo, a direo dos fluxo de sinais indicada por uma seta, conforme mostrado na Figura . Todas as sadas de um nico, elemento indivisvel sempre tm os estados lgicos internos idnticos determinados pela funo do elemento exceto quando indicado por um smbolo qualificador associado ou por um rtulo dentro do elemento.
Contorno Smbolo qualificador geral Linhas de sada - - -

Linhas de entrada

- -

- -

- Posies possveis para smbolos qualificadores em relao a entrada e a sada.

Figura 1 - Composio de um smbolo

1 Traduzido e adaptado do texto de F. A. Mann do manual TTL Data Book da Texas Instruments Inc. de 1984 por Jun Okamoto Jr., Departamento de Engenharia Mecnica da Escola Politcnica da Universidade de So Paulo.

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

Os contornos dos elementos podem ser agrupados um dentro do outro ou tocando-se em um dos lados. Neste ltimo caso devem ser aplicadas as seguinte convenes: No deve existir conexo lgica entre os elementos quando a linha comum entre seus contornos estiver na direo do fluxo do sinal. Deve existir pelo menos uma conexo lgica entre os elementos quando a linha comum aos seus contornos for perpendicular direo do fluxo do sinal. O nmero de conexes lgicas entre os elementos deve ser esclarecido pelo uso de smbolos qualificadores que so discutidos mais adiante em outro tpico. Se nenhuma indicao for mostrada em qualquer dos lados da linha comum, assumido que existe apenas uma conexo. Quando um circuito tiver uma ou mais entradas que so comuns a mais de um elemento do circuito, deve ser utilizado o bloco de controle-comum. Este o nico bloco diferenciado pelo seu formato no sistema IEC. A Figura 2 mostra que a memos que seja qualificada por uma notao de dependncia, uma entrada em um bloco de controle-comum entrada para cada um dos elementos abaixo deste bloco.
BLOCO DE CONTROLE-COMUM

a a b b c c

Figura 2 - Bloco de controle-comum

Uma sada comum dependendo de todos os elementos de uma matriz pode ser representada como um elemtento de sada-comum. A caracterstica visual distintiva a linha dupla na sua parte superior. Adicionalmente, o elemento de sada-comum pode ter outras entradas, conforme mostrado na Figura . A funo do elemento de sada-comum deve ser especificada por um smbolo qualificador geral.
a d e b f g
f b e a d

c ELEMENTO DE SADACOMUM
(assim como outros elementos, necessrio possuir um smbolo qualificador para denotar a sua funo lgica)

g c

Figura 3 - Elemento de sada-comum

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

3. SMBOLOS QUALIFICADORES
3.1 Smbolos Qualificadores Gerais
A Tabela mostra os smbolos qualificadores gerais utilizados nos manuais TTL Data Book da Texas Instruments. Estes caracteres so colocados perto da parte central do topo do smbolo ou elemento que define a funo bsica do dispositivo representada pelo smbolo ou elemento.

3.2 Smbolos Qualificadores para Entradas e Sadas


Os smbolos qualificadores para entradas e sadas so mostrados na Tabela I e sero familiares maioria dos
Tabela I - Simbolos Qualificadores Gerais
Smbolo & 1 =1 = 2k 2k+1 1 ou Descrio Porta AND (E) ou funo Porta OR (OU) ou funo. O smbolo foi escolhido para indicar que pelo menos uma entrada ativa necessria para ativar a sada. Exclusive OR (OU Exclusivo). Uma e somente uma entrada deve estar ativa para ativar a sada. Identidade lgica. Todas as entradas devem estar no mesmo estado. Um nmero par de entradas devem estar ativas. Um nmero impar de entradas devem estar ativas. A entrada um deve estar ativa. Um buffer ou elemento com capacidade de sada maior do que a usual (o smbolo orientado na direo do fluxo do sinal). Schmitt trigger; elemento com histerese. X/Y MUX DMUX ou DX P-Q CPG COMP ALU Codificador, conversor de cdico (DEC/BCD, BIN/OCT, BIN/7-SEG, etc.). Multiplexador/seletor de dados. Demultiplexador. Somador. Subtrator. Gerador de Look-ahead carry. Multiplicador. Comparador de magnitude. Unidade lgico-aritmtica Monoestvel redisparvel.
1

Exemplo SN7400 SN7402 SN7486 SN74180 SN74180 SN7404 SN74S436 SN74LS18 SN74LS347 SN74150 SN74138 SN74LS385 SN74LS385 SN74182 SN74LS384 SN74LS682 SN74LS381 SN74LS422 SN74121 SN74LS320 SN74LS624 SN74LS595
m

Monoestvel no-redisparvel.
G !G G!

Elemento astvel. Mostrar a forma de onda opcional Astvel com inicalizao sincrona. Elemento astvel que para com um pulso de trmino. Registrador de deslocamento, m = nmero de bits. Contador, m = nmero de bits; comprimento do ciclo = 2 . Contador com comprimento do ciclo = m. Read-only memory. Random-access read/write memory. First-in, first-out memory.

SRGm CTRm CTR DIVm ROM RAM FIFO

SN74LS590 SN74LS668 SN74170 SN74LS222

Nem todos os smbolos qualificadores gerais so utilizados nos manuais TTL Data Book da Texas Instr., porm, eles foram incluidos nesta tabela para deix-la completa.

usurios com excesso da polaridade lgica e dos indicadores de sinais analgicos. A antiga negao lgica indica

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

que o estado externo 0 produz o estado interno 1. O estado interno 1 indica o estado ativo. A negao lgica pode ser utilizada em diagramas lgicos puros; de maneira a vincular os estados lgicos externos 1 e 0 com os nveis lgicos H (high - alto) e L (low - baixo), uma assero sobre a utilizao de lgica positiva (1 = H, 0 = L) ou lgica negativa (1 = L, 0 = H) requerida ou deve ser assumida. Os indicadores de polaridade lgica eliminaram a necessidade de se referir conveno lgica e so utilizados no manuais TTL Data Book da Texas Instruments na simbologia dos dispositivos reais. A presena de um indicador de polaridade triangular indica que o nvel lgico L produzir o estado interno 1 (estado ativo) ou que, no caso de uma sada, o estado interno 1 produzir um nvel lgico L externo. Deve-se notar que a direo ativa da transio para uma entrada dinmica (entrada sensva borda) indicada com lgica positiva, lgica negativa, e com indicao de polaridade.
Tabela II - Smbolos qualificadores para entradas e sadas
Smbolo Descrio Negao lgica na entrada. 0 externo produz 1 interno. Negao lgica na sada. 1 interno produz 0 externo.

Entrada active-low (ativo-em-baixo). Equivalente a Sada active-low (ativo-em-baixo). Equivalente a

em lgica positiva. em lgica positiva.

Entrada active-low no caso de fluxo de sinal da direita para a esquerda. Sada active-low no caso de fluxo de sinal da direita para a esquerda. Fluxo de sinal da direita pra a esquerda. Se no indicado em caso contrrio o fluxo de sinal da esquerda pra a direita. Fluxo de sinal bidirecional.
LGICA POSITIVA LGICA NEGATIVA INDICAO DE POLARIDADE

1
Entradas dinmicas ativas na transio indicada.

no utilizado

no utilizado

no utilizado

L H

Conexo no-lgica. Um rtulo dentro do smbolo normalmente define a natureza deste pino.

Entrada para sinais analgicos. Conexo interna. Estado 1 na esquerda produz estado 1 na direita. Conexo interna negada. Estado 1 na esquerda produz estado 0 na direita. Conexo interna dinmica. A transio de 0 para 1 na esquerda produz transio para o estado 1 na direita. Entrada interna (entrada virtual). Sempre mantm seu estado 1 interno a menos que seja afetada por uma relao de dependncia modificadora. Sada interna (sada virtual). Seu efeito numa entrada interna na qual est conectada indicado por uma notao de dependncia.

As conexes lgicas entre elementos lgicos agrupados que tocam-se em um dos lados num smbolo podem ser indicados pelos smbolos internos mostrados na Tabela 2. Cada conexo lgica pode ser mostrada pela presena de um smbolo qualificador em um ou em ambos lados da linha comum e se surgir confuso sobre o nmero de conexes, podem ser utilizados smbolos de conexo internos. A entrada interna (virtual) uma entrada originada em alguma parte do circuito e no conectada diretamente a um terminal. A sada interna (virtual) , da mesma maneira que a entrada interna, no conectada a um terminal diretamente. A aplicao de entrada e sadas internas requer o entendimento da notao de dependncia que

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

explicada na Seo 4. Numa matriz de elementos, se o mesmo smbolo qualificador geral e os mesmos smbolos qualificadores
Tabela III - Smbolos dentro do contorno
Smbolo Descrio Sada retardada (de um flip-flop disparvel por pulso). A sada muda quando a entrada iniciando a mudana (e.g., uma entrada C) retorna para o seu estado externo ou nvel inicial. Ver 5. Entrada com duplo nvel de disparo (entrada com histerese). Coletor-aberto NPN ou sada similar que pode suprir um nvel lgico L com impedncia relativamente baixa quando no deligado. Requer um pull-up externo. Capaz de conexo wired-AND com lgica positiva. Sada pull-up-passiva similar a sada coletor-aberto NPN mas suplementada com um pull-up-passivo interno.

Emissor-aberto NPN ou sada similar que pode suprir um nvel lgico H de impedncia relativamente baixa quando no deligado. Requer pull-up externo. Capaz de conexo wired-OR com lgica positiva. Sada pull-down-passiva similar a sada emissor-aberto NPN mas supementada com um pull-down-passivo interno

Sada three-state (sada com terceiro estado de alta impedncia) Habilitao de entrada Quando no seu estado interno 1, todas as sadas esto habilitadas. Quando no seu estado interno 0, sadas coletor-aberto e emissor-aberto esto deligadas, as sadas three-state esto com seus estados internos normalmente definidos e os estados externos esto em alta impedncia, e todas as outras sadas (e.g. totem-pole) esto no seu estadi interno 0. Significados usuais associados a flip-flops (e.g., R = reset, T = toggle) Entrada de dados de um elemento de armazenamento, equivalente a:
S R

EN

J, K, R, S, T
D

m +m

m m

Entradas de deslocamento para direita (esquerda), m = 1, 2, 3, etc. Se m =1, normalmente no mostrado. Entradas de contagem para cima (para baixo), m = 1, 2, 3, etc. Se m =1, normalmente no mostrado Agrupamento binrio, m a potncia de 2 mais alta.

0 M M m
CT=15 CT=9

Entrada de registro de contedo, qunaod ativa, causa o contedo do registrador a assumir o valor indicado. O contedo da sada ativo se o contedo do registrador for o valor indicado. Agrupamento de linhas de entrada. Os indicam que dois ou mais terminais so utilizados para implementar uma nica entrada lgica. e.g., o par de entradas expandidas do SN7450. X
X E

M M

Sada de estado fixo, sempre mantm o seu estado interno 1. Por exemplo, o SN74185.

associados a entrads e sadas deveriam aparecer dentro de cada um dos elementos da matriz, estes smbolos

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

qualificadores so normalmente mostrados apenas no primeiro elemento. Isto feito para reduzir clutter e para poupar tempo no reconhecimento do smbolo. Similarmente, elementos idnticos e grandes que so subdivididos em elementos menores podem cada um ser representados por contornos no subdivididos. O smbolo do SN54LS440 ilustra este princpio.

3.3 Smbolos dentro de contornos


A Tabela III mostra alguns smbolos utilizados dentro de contornos. Deve-se notar que particularmente sadas coletor-aberto, emissor-aberto e three-state possuem smbolos distintivos. Tambm deve ser notado que a entrada EN afeta todas as sadas do circuito e no tem efeito em nenhuma entrada. Quando uma entrada de habilitao afeta somente certas sadas e/ou afeta uma ou mais entradas, deve ser utilizada alguma forma de notao de dependncia indicar este fato (vide 4.9 que mostra o efeito da entrada EN em diversos tipos de sadas). particularmente importante notar que uma entrada D sempre a entrada de dados do elemento de armazenagem. No seu estado interno 1, a entrada D leva o elemento de armazenagem ao seu estado 1 (set), e no seu estado 0, leva o elemento de armazenagem ao seu estado 0 (reset). O smbolo de agrupamento binrio explicado em mais detalhe na seo 8. As entradas binrias-ponderadas so ordendas e os pesos binrios das linhas menos-significativa e mais-significativa so indicados por nmeros. Nos manuais TTL Data Book da Terxas Instruments os pesos das linhas de entradas e sadas normalmente so representados por potnicas de dois quando so utilizados os smbolos de agrupamento binrio, caso contrrio, so utilizados nmeros decimais. As entradas agrupadas geram um nmero interno sobre o qual pode ser executada uma funo matemtica o que pode ser um nmero identificador para a notao de dependncia. AFigura 28 mostra um uso freqente deste caso para endereos de memria. Em direo reversa, o smbolo de agrupamento binrio pode ser utilizado para sadas. O conceito anlogo ao das entradas e as sadas ponderadas indicaro o nmero interno que assumido pelo circuito. Outros smbolos so utilizados dentro do contronos nos manuais TTL Data Book da Terxas Instruments de acordo com os padres IEC/IEEE mas no foram apresentados aqui. Geralmente estes smbolos esto associados a operaes aritmticas e so auto-explicativos. Quando informao no padronizada mostrada dentro de um contorno, normalmente mostrada entre colchetes [com estes].

4. NOTAO DE DEPENDNCIA
4.1 Explicao Geral
A notao de dependncia uma ferramenta poderosa que destaca os smbolos IEC dos sistemas anterioes e possibilitam smbolos mais compactos, significativos. Esta notao fornece meios para denotar a relao entre entradas, sadas, ou entradas e sadas sem realmente mostrar quais os elementos e interconexes esto envolvidos. A informao fornecida pela notao de dependncia suplementa aquela fornecida pelos smbolos qualificadores para a funo do elemento. Na conveno para a notao de dependncia ser feito uso dos termos afetantee afetado. Nos casos em que no evidente quais entradas devem ser consideradas com sendo as afetantes ou as afetadas (e.g. se alas mantm uma relao AND), a escolha pode ser feita de qualquer maneira conveniente. At o momento, foram definidos dez tipos de relao de dependncia e todos eles so utilizados nos manuais TTL Data Books da Texas Instruments. Eles esto listados abaixo na ordem em que so apresentados e so resumidos na Tabela IV seguindo 4.11. Seo 4.2 4.3 4.4 4.5 4.6 Tipo de dependncia ou outro assunto G, AND Regras gerais para notaes de dependncia V, OR N, Negao (Exclusive OR) Z, Interconexo

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

4.7 4.8 4.9 4.10 4.11

C, Controle S, Set e R, Reset EN, Enable (Habilitao) M, Modo A, Address (endereo)

4.2 Dependncia G (AND)


Uma relao comum entre dois sinais t-los juntos numa operao AND. Isto tem sido tradicionalmente mostrado atravs do desenho explicito de uma porta AND com os sinais conectados s entradas da porta. A publicao IEC de 1972 e o pado IEEE/ANSI de 1973 mostraram diversas maneiras de se indicar esta relao AND utilizando-se a notao de dependncia. Como nove outras relaes de dependncia foram definidas desde ento, as diversas maneiras de se invocar a dependncia AND foram agora reduzidas a uma. Na Figura a entrada b relacionada com a entrada a por uma funo AND e o complemento de b relacionado com a entrada c por outra funo AND. A letra G foi escolhida para indicar a relao AND e colocada na entrada b, dentro do smbolo. Um nmero considerado apropriado pelo projetista do smbolo (foi utilizado 1 aqui) colocado aps a letra G e tambm em cada entrada afetada. Deve-se notar a barra sobre o 1 na entrada c.
a b c 1 G1 1
a b c a & b & c

Figura 4 - Dependncia G entre as intradas

Na Figura 5, a sada b afeta a entrada a com uma relao AND. O exemplo inferior da Figura mostra que o estado lgico interno de b que mantm a relao AND com a entrada e no afetado pelo sinal de negao. A Figura 6 mostra que entrada a mantm uma relao AND com a entrada dinmica b.
a 1 G1 b a & b a b

G1

&

Figura 5 - Relao de dependncia G entre entradas e sadas

a b

G1 1

a b

&

Figura 6 - Relao de dependncia G com uma entrada dinmica

As regras para a dependncia G podem ser resumidas assim:

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

Quando uma entrada Gm ou uma sada (m um nmero) mantida no seu estado interno 1, todas as entradas e sadas afetadas por Gm mantero seus estados lgicos internos normalmente definidos. Quando uma entrada Gm ou sada mantida no seu estado 0, todas as entradas e sadas afetadas por Gm mantm seu estado interno 0.

4.3 Convenes para a aplicao da notao de dependncia em geral


As regras para a aplicao das relaes de dependncia em geral seguem o mesmo padro ilustrado para a dependncia G. A aplicao da notao de dependncia feita da seguinte maneira: 1) a rotulao da entrada (ou sada) afetando outras entradas ou sadas feita com a letra indicando a relao envolvida (e.g., G para AND) seguido por um nmero identificador, escolhido apropriadamente, e 2) a rotulao de cada entrada ou sada afetada por aquela entrada afetante (ou sada) feita com o mesmo nmero. Se for o complemento do estado lgico interno da entrada ou sada afetante que faz a funo, ento deve ser colocada uma barra sobre os nmeros identificadores que afetam as entradas ou sadas. Vide Figura 4. Se duas entradas ou sadas afetantes tm a mesma letra e o mesmo nmero identificador, elas possuem uma relao OR entre elas. Vide Figura 7. Se a entrada ou sada afetada requer um rtulo que denote a sua funo (e.g., D), este rtulo deve ser precedido pelo nmero identificador da entrada afetante. Vide Figura 12.
a b c 1 G1 1 a b c 1 &

Figura 7 - Entradas afetantes por funo OR

Se uma entrada ou sada afetada por mais de uma entrada afetante, os nmeros identificadores de cada entrada afetante devero aparecer no rtulo da afetada, separados por vrgulas. A ordem normal de leitura destes nmeros deve ser na mesma seqncia das relaes afetantes. Vide Figura 12. Se os rtulos das funes das entradas ou sadas afetadas forem nmeros, (e.g., sadas de um codificador), os nmeros identificadores as serem associados a ambas entradas ou sadas afetantes e afetadas devero ser substitudas por outro caracter selecionado para evitar ambiguidade, e.g., letras gregas. Vide Figura 8.
a b c G a b c 1 G1 1

Figura 8 - Substituto para nmeros

4.4 Dependncia V (OR)


O smbolo que denotra a dependncia OR a letra V. Vide Figura 9. Quando uma entrada ou sada Vm mantiver seu estado interno 1, todas as entradas e sadas afetadas por Vm mantero seus estados internos em 1. Quando a entrada ou sada Vm mantiver seu estado interno 0, todas as entradas ou sadas afetadas por Vm mantero seus estados internos nos seus estados lgicos normalmente definidos.

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

V1

b
a

a
V1 1 a b

1 b

a b

Figura 9 - Dependncia V (OR)

4.5 Dependncia N (Negao) (XOR)


O smbolo que denota dependncia de negao a letra N. Vide Figura 10. Cada entrada ou sada afetada por uma entrada ou sada Nm mantm uma relao de OU-Exclusivo (Exclusive-OR) com a entrada ou sada Nm. Quando uma entrada ou sada Nm mantiver seu estado interno 1, o estrado interno de cada entrada e cada sada afetada por Nm ser o complemento do que seria caso contrrio. Quando a entrada ou sada Vm mantiver seu estado interno 0, todas as entradas ou sadas afetadas por Nm mantero seus estados internos nos seus estados lgicos normalmente definidos.
b
a N1 b c

=1 c a
a

b c

se a = 0, b desabilitado e d = c se a = 1, c desabilitado e d = b

Figura 10 - Dependncia N (Negao) (XOR)

4.6 Dependncia Z (Interconexo)


O smbolo que denota a dependncia de interconexo a letra Z. A dependncia de interconexo utilizada para indicar a existncia de conexes lgicas internas entre entradas, sadas entradas internas e/ou sadas internas. O estado lgico interno de uma entrada ou sada afetada por uma entrada ou sada Zm ser o mesmo que o estado lgico interno da entrada ou sada Zm, a menos que saj modificada por notaes de dependncia adicionais. Vide Figura 11.

4.7 Dependncia C (Controle)


O smbolo que denota a dependncia de controle a letra C. As entradas de controle normalmente so utilizadas para habilitar ou desabilitar as entradas de dados (D, J, K, R, ou S) de elementos de armazenamento. Elas podem utilizar seus estados internos 1 (estar ativas) tanto estatica

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

como dinamicamente. No ltimo caso, o smbolo de entra dinmica deve ser utilizado conforme o terceio exemplo da Figura 12. Quando uma entrada ou sada Cm estiver no seu estado interno 1, as entradas afetadas por Cm tero seu efeito normalmente definido sobre a funo do elemento, i.e. estas entradas estaro habilitadas. Quando a entrada ou sada Cm estiver seu estado interno 0, as entradas afetadas por Cm estaro desabilitadas e no tero efeito sobre a funo do elemento.

b onde 1

Z1

a onde

Z1

a
1

Z1

a
1

&

a b

G1 1Z2

c 1

Figura 11 - Dependncia Z (Interconexo)

4.8 Dependncias de S (Set) e R (Reset)


O smbolo que denota a dependncia de Set a letra S. O smbolo que denota a dependncia de Reset a letra R. As dependncia de Set e Reset so utilizadas caso seja necessrio especificar o efeito da combinao R=S=1 num elemento biestvel. O caso 1 da Figura 13 no utiliza a dependncia S ou R. Quando uma entrada Sm est no seu estado interno 1, as sadas afetadas pela entrada Sm regagiro, independentemente do estado da entrada R, como elas normalmente reagiriam a combinao S=1, R=0. Vide os casos 2, 4 e 5 da Figura 13. Quando uma entrada Rm est no seu estado interno 1, as sadas afetadas pela entrada Rm regagiro, independentemente do estado da entrada S, como elas normalmente reagiriam a combinao S=0, R=1. Vide os casos 3, 4 e 5 da Figura 13. Quando as entradas Sm e Rm estiverem no seu estado interno 0, elas no tero nenhum efeito. Deve-se notar que os padres das sadas complementares nos casos 4 e 5 so somente pseudo-estveis. A volta simultnea de uma das entradas para a condio S=R=0 poduz um estado impredizvel e um padro de sada complementar.

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

10

4.9 Dependncia EN (Habilitao)


O smbolo que denota a dependncia de habilitao a combinao de letras EN. Uma entrada ENm tem o mesmo efeito nas sadas que uma entrada EN, vide 3.1, mas ela afeta somente as sadas rotuladas com o nmero identificador m e tambm aquelas entradas rotuladas com o nmero identificador m. Por outro lado, uma entrada EN afeta todas as sadas e nenhuma entrada. O efeito de uma entrada ENm numa entrada afetada identico ao de uma entrada Cm. Vide Figura 14.
a b C1 1D
&

a b

S R

&

a b c

C1 C2 1,2D

a b c

G1 1C2 2D

a b c

&

& &

S R

Notar a relao AND entre a e b

a b c

G1 1,2D 2C

a b c

&

& &

S R

a b c d

1,2D 1,2D G1 C2

a b c d

& &

1 & &

S R

A entrada c seleciona qual das entradas a e b armazenada quando d vai para Low

Figura 12 - Dependncia C (Controle)

Quando uma entrada ENm estiver no seu estado interno 1, as entradas afetadas por ENm tem seu efeito normalmente definido na funo do elemento e as sadas afetadas por esta entrada mantm os seus estados lgicos internos normalmente definidos, i.e., estas entradas e sadas esto habilitadas. Quando uma entrada ENm estiver no seu estado interno 0, as entradas afetadas por ENm estaro dasabilitadas e no tero nenhum efeito na funo do elemento, e as sadas afetadas por ENm tambm estaro dasabilitadas. As sadas coletor-aberto estaro desligadas e as sadas three-state mantero seus estados lgicos internos mas externamente exibiro alta impedncia, e todas as outras sadas (e.g., sadas totem-pole) mantero seus estados internos iguais a 0.

4.10 Dependncia M (Modo)


O smbolo que denota a dependncia de modo a letra M. A dependncia de modo utilizada para indicar que os efeitos de certar entradas e sadas de um elemento dependem do modo no qual o elemento est operando. Se uma entrada ou sada tem o mesmo efeito em diferentes modos de operao, os nmeros identificadores das entradas afetantes relevantes Mm aparecero no rtulo daquele entrada ou sada afetada entre parenteses e separada por uma barra. Vide Figura 19.

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

11

4.10.1 Dependncia entradas

afetando
S R S R Q Q

Caso 1 S 0 0 1 1 Caso 2
S R S1 R 1 1 Q Q

A dependncia M afeta as entradas da mesma maneira que a dependncia C. Quando uma entrada Mm ou uma sada Mm estiver no seu estado interno 1, as entradas afetadas por esta entrada Mm ou sada Mm tm seu feito normalmente definido na funo do elemento, i.e., as entradas esto habilitadas. Quando uma entrada Mm ou sada Mm estiver no seu estado interno 0, as entradas afetadas pela entrada Mm ou pela sada Mm no tero nenhum efeito na funo do elemento. Quando uma entrada afetada tem diversos conjuntos de rtulos separados por barras (e.g., C4/2 /3+), qualquer conjunto no qual aparece o nmero identificador da entrada Mm ou sada Mm no ter efeito e deve ser ignorado. Isto representa desabilitar algumas da funes de uma entrada multifuno. O circuito da Figura 15 tem duas entradas, b e c, que controlam qual dos quatro modo (0, 1, 2, ou 3) devem existir em qualquer momento. As entradas d, e, e f so entradas D sujeitas ao controle dinmico (clock) pela entrada a. Os nmeros 1 e 2 foram escolhidos na srie para indicar os modos de modo que as entradas e e f so somente habilitadas no modo 1 (para carga paralela) e a entrada d somente habilitada no modo 2 (para carga serial). Deve-se notar que a entrada a tem trs funes. Ela o clock para dados entrando. No modo 2, causa o deslocamento para a direita dos dados, o que corresponde a um deslocamento se distanciando do bloco de controle. No modo 3, causa o contedo do registador a ser incrementado por um.

R 0 1 0 1 R 0 1 0 1 R 0 1 0 1 R 0 1 0 1 R 0 1 0 1

Q nc 0 1 ? Q nc 0 1 1 Q nc 0 1 0 Q nc 0 1 1 Q nc 0 1 0

Q nc 1 0 ? Q nc 1 0 0 Q nc 1 0 1 Q nc 1 0 1 Q nc 1 0 0

S 0 0 1 1 Caso 3 S 0 0 1 1 Caso 4 S 0 0 1 1 Caso 5 S 0 0 1 1

S R

S R1

1 1

Q Q

S R

S1 R2

1 2

Q Q

S R

S1 R2

2 1

Q Q

0 = estado externo 0 nc = no change (sem alterao)

1 = estado externo 1 ? = no especificado

Figura 13 - Dependncias de S (Set) e R (Reset)

4.10.2 Dependncia M afetando sadas


Quando uma entrada Mm ou sada Mm estiver no seu estado interno 1, as sadas afetadas mantero seus estados lgicos normalmente definidos, i.e., as sadas estaro habilitadas. Quando uma entrada Mm e ou sada Mm estiver no seu estao interno 0, em cada uma da sadas afetadas qualquer conjunto de rtulos contendo o nmero identificador daquela entrada Mm ou sada Mm no ter nenhum efeito e deve ser ignorada. Quando uma sada tiver diversos conjuntos de rtulos separados por barras (e.g., 2,4/3,5), somente aqueles conjuntos nos quais aparecem os nmeros identificadores das entradas Mm ou sadas Mm devero ser ignorados. Na Figura 16, o modo 1 existe quando a entrada a estiver no seu estado interno 1. O smbolo de sada retardada efetivo somente em modo 1 (quando a entrada a = 1) em cujo caso a funo do dispositivo a de um flip-flop disparvel por pulso. Vide seo 5. Quando a entrada a = 0, o dispositivo no est em modo 1, ento o smbolo da sada com atraso no tem efeito e a funo do dispositivo a de um latch transparente.
1 a 1 EN1 b
se a = 0, b desabilitado e d = c se a = 1, c desabilitado e d = b

d 1 EN c

Figura 14 - Dependncia EN (Enable - habilitao)

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

12

a b c d e f 0 1

C4/2 /3+ M 0 3

2,4D 1,4D 1,4D

Note-se que todas as operaes so sincronas. No MODO 0 (b = 0. C = 0), as sadas permanecem nos seus estados existentes sendo que nenhuma das entradas faz efeito. No MODO 1 (b = 1, c = 0), carga paralela atravs das entradas e e f. No MODO 2 (b = 0, c = 1), deslocamento para baixo e carga serial atravs da entrada d. No MODO 3 (b = 1, c = 1), contagem crescente com incremento unitrio por pulso de clock.

Figura 15 - Dependncia M (modo) afetando entradas

a b c

M1 C2 2D 1 d

Na Figura 17, se a entrada a estiver no seu estado interno 1 estabelecendo o modo 1, a sada b manter seu estado interno 1 somente quando o contedo do registrado for igual a 9, uma vez que a sada b localizada no bloco de controle-comum sem nenhuma funo definida fora do modo 1. Na Figura 18, se uma entrada a estiver no seu estado interno 1 estabelecendo o modo 1, a sada b manter seu estado interno 1 somente quando o contedo do registrador for 15. Se a entrada a estiver no seu estado interno 0, a a sada b manter o seu estado interno 1 somente quando o contedo do registrador for igual a 0. a M1 1CT=9

Figura 16 - Tipo de flip-flop determinado pelo modo

Na Figura 19, as entradas a e b so ponderadas binariamente para gerar os nmeros 0, 1, 2, ou 3. Isto determina o qual dos quatro modos existiro. Na sada e, o conjunto de rtulos causando a negao (se c = 1) ser efetivo somente nos modos 2 e 3. Nos modos 0 e 1 esta sada manter seu estado normalmente definido como se no tivesse rtulos. Na sada f, o conjunto de rtulos ter efeito quando o modo no for 0 de modo que a sada negada (se c = 1) nos modos 1, 2, e 3. No modo 0, o conjunto de rtulos no tem efeito de modo que a sada manter seu etado normalmente definido. Neste exemplo 0,4 equivalente a (1/2/3)4. Na sada g, existem dois conjuntos de rtulos. O primeiro, causando a negao (se c = 1) que efetivo somente no modo 2. O segundo, sujeita g a denpendncia AND com d e tem efeito somente no modo 3. Deve-se notar que no modo 0 nenhuma das relaes de dependncia tem qualquer efeito nas sadas, de modo que e, f, e g manter-se-o nos mesmos estados.

Figura 17 - Desabilitando uma sada de um bloco de controle-comum

M1

1CT=15 1CT=0

4.11 Dependncia A (Address - endereo)


O smbolo que denota a dependncia de endereo a letra A.

Figura 18 - Determinando a funo de uma sada

A dependncia de endereos fornece uma representao clara para aqueles a 0 0 elementos, particularmente memrias, que utilizam entradas de controle de M (2/3)4 e 3 b 1 endereos para selecionar sees especficas de uma matriz multidimensional. 0/4 f c N4 Tal seleo de uma matriz de memria usualmente chamada de palavra. O 2,4/3,5 g propsito da dependncia de endereos permitir uma representao d G5 simblica de toda a matriz. Uma entrada de uma matriz mostrada num elemento particular desta seo geral comum aos elementos correpondentes de todas as sees selecionadas da matriz. Uma sada da matriz mostrada num Figura 19 - Relaes de dependncia elemento particular desta seo geral o resultado de uma funo OR das afetadas pelo modo sadas dos elementos correspondentes das sees selecionadas. Se o rtulo de uma sada da matriz mostrada num elemento particular desta seo geral indica que esta sada uma sada em circuito-aberto ou uma sada em three-state, ento esta indicao se refere a sada da matriz e no quelas das sees da matriz.

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

13

As antradas que no so afetadas por nenhuma entrada de endereo afetante tem seu efeito normalmente definido em todas as sees da matriz, mesmo que uma entrada afetada por uma entrada de endereo tenha seu efeito normalmente definido somente na seo selecionada por aquela entrada de endereo. Uma entrada de endereo afetante normalmente rotulada por uma letra A seguida por um nmero identificador que corresponde ao endereo de uma seo particular da matriz selecionada por esta entrada. Dentro da seo geral apresentada pelo smbolo, entradas e sadas afetadas por uma entrada Am so rotuladas com a letra A., que coreesponde aos nmeros identificadores, i.e., os endereos de sees particulares.
a b c d e g A1 A2 A3 C4 A,4D A f h a b c d e EN1 EN2 EN3 C4 1 1,4D 2,4D 3,4D g 1,4D 2,4D 3,4D 1 2 3 1 2 3 1 h f

Figura 20 - Dependncia A (endereo)

A Figura 20 mostra uma memria de 3-palavras por 2-bits que tem linhas de endereos separadas para cada palavra e utiliza a dependncia EM para explicar a operao. Para selecionar a palavra 1, a entrada a levada ao seu estado 1, que estabelece o modo 1. O dado pode agora ser armazenado atravs das entradas marcadas 1,4D. A menos que as palavras 2 e 3 tambm seja selecionadas, os dado no pode ser armazenado atravs das entradas marcadas com 2,4De 3,4D. As sadas sero as funes OR das sadas selecionadas, i.e., somente aquelas habilitadas pelas funes EN ativas. Os nmeros identificadores das entradas de endereos afetantes correspondem aos endereos das sees selecionadas por estas entradas. Elas no diferem necessariamente das outra entradas afetantes com dependncia (e.g., G, V, N, ), porque elas so substitudas pela letra A na seo geral apresentada pelo smbolo. Se existem diversos conjuntos de entradas afetantes Am para o propsito de acesso simultneo e independente s sees da matriz, ento a letra A modificada para 1A, 2A, . Estes conjuntos de entrada A podem ter os mesmos nmeros identificadores porque eles tem acesso as mesmas sees da matriz. A Figura 21 mostra outra ilustrao deste conceito.

RAM 16 X 4 EN 0 0 A 15 3 C1 A,1D A

Figura 21 - Matriz de 16 sees de quatro latches transparentes com sadas three-state correspondendo a uma memria de acesso aleatrio de 16-palavras x 4-bits

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

14

Tabela IV - Resumo da notao de dependncia


Tipo de dependncia Endereo Controle Habilitao Smbolo letra* A C EN Entrada afetante e seu estado-1 Permite ao (endereo selecionado) Permite ao Permite ao Entrada afetante e seu estado-0 Previne ao (endereo no selecionado) Previne ao Previne ao das entradas. sadas desligadas.

sada em alta impedncia externa,


estado lgico interno inalterado. Outras sadas em estado interno 0. AND Modo Negao (X-OR) RESET SET OR Interconexo G M N R S V Z Impe estado 1 Impe estado 1 Permite ao Permite ao (modo selecionado) Complementa o estado Impe estado 0 Previne ao (modo no selecionado) Sem efeito Sem efeito Sem efeito Permite ao Impe estado 0

*Estes sbolos letra aparecem nas entradas AFETANTES (ou sadas) e sao seguidos por um nmero. Cada entrada (ou sada) AFETADA por esta entrada rotulada com o mesmo nmero. Quando os rtulos EN, R e G aparecem em entradas sem nmeros, as dercries acima no se aplicam. A ao destas entradas descrita em Smbolos dentro de Contornos , vide 3.1.

5. ELEMENTOS BIESTVEIS
O smbolo de entrada dinmica, o smbolo de sada retardada, e a notao de dependncia fornecem as ferramentas para se diferenciar os quatro tipos principais de elementos biestveis e fazem as entradas sincronas e assincronas facilmente reconhecveis. Vide Figura 22. A primeira coluna desta figura mostra as caractersticas essenciais para distino, as outras colunas mostram exemplos. Os latches transparentes tem uma entrada de controle operada por nvel. A entrada D ativa desde que a entrada C estiver no seu estado interno 1. As sadas respondem imediatamente. Elementos sensveis a borda aceitam dados de entradas D, J, K, R, ou S na transio ativa de C. Elementos disparveis por pulso requerem que os dados estejam estveis antes do incio do pulso de controle (tempo de setup); a entrada C considerada esttica desde que o dado deve manter-se estvel durante o tempo em que C estiver no estado 1. A sada retarda at qie C retorne ao seu estado 0. O elemento data-lock-out similar verso disparvel-por-pulso com a exceo que a entrada C considerada dinmica no sentido de que pouco depois que C passa por sua transio ativa, a entrada de dado desabilitada e o dado no deve ser mantido estvel. Contudo, a sada ser retarda at que a entrada C retorne para o seu nvel externo inicial. Deve-se notar que as entradas sincronas podem ser prontamente reconhecidas por seu rtulos de dependncia (1D, 1J, 1K, 1S, 1R) comparadas as entradas assincronas (S, R), que no so dependentes das entradas C.

6. CODIFICADORES
O smbolo geral para um codificador ou conversor de cdigo mostrado na Figura 23. X e Y podem ser substitudos pelos indicadores apropriados do cdigo utilizado para representar a informao nas entradas e nas sadas, respectivamente. A indicao de converso de cdigo baseada na seguinte regra: Dependendo do cdigo de entrada, os estados lgicos internos das entradas determinam um valor interno. Este valor reproduzido pelos estados lgicos internos das sadas, dependendo do cdigo da sada. A indicao das relaes entre os estados lgicos internos das entradas e o valor interno obtido por: 1) rotulao as entradas com nmeros. Neste caso o valor interno igual a soma dos pesos associados a estas entradas que estiverem no seu estado inerno 1, ou por 2) substituio de X por uma indicao apropriada do cdigo de entrada e rotulao das entradas com caracteres que se referm a este cdigo.

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

15

1D Cm C1 C1 1D Latches transparentes SN7475

S
Cm

1J C1 1K R SN74LS107

1D C1 R

Sensvel borda

SN7474

S & C1 1S

1J C1

Cm

& R

1R

1K R

Disparvel por pulso

SN74L71

SN74LS107

S &
Cm

1J

C1 & 1K

Data-lock-out

R SN74110

S 1J C1 1K R SN74LS111

Figura 22 - Quatro tipos de circuitos biestveis

As relaes entre o valor interno e os estados lgicos internos das sadas so indicados por: 1) rotulao de cada sada com uma lista de nmeros representando aqueles valores internos que levam ao estado interno 1 daquela sada. Estes nmeros devero ser separados por barras como na Figura 24. Esta rotulao tambm deve ser aplicado quando Y for substituido por uma letra denotando um tipo de dependncia (vide seo 7). Se uma faixa contnua de valores internos produzem o estado interno 1 de uma sada, isto pode ser indicado por dois nmeros que so o incio e o fim da faixa, estes dois nmeros sepadados por trs pontos, e.g., 4 9 = 4/5/6/7/8/9, ou por 2) substituio de Y por uma indicao apropriada do cdigo da sada e rotulao das sadas com caracters que se referm a este cdigo, conforme a Figura 25. Alternativamente, o smbolo geral pode ser utilizado junto com uma referncia apropriada a uma tabela na qual indicada a relao entre as entradas e sadas. Esta uma maneira recomendada para simbolizar uma PROM aps a sua programao.
X/Y

Figura 23 - Smbolo geral para codificador

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

16

TABELA VERDADE INPUTS COLUMN


X/Y a b c 1 2 4 1/4 2/3 3/4 7 d e f g

c 0 0 0 0 1 1 1 1

b 0 0 1 1 0 0 1 1

a 0 1 0 1 0 1 0 1

g 0 0 0 0 0 0 0 1

f 0 0 0 1 1 0 0 0

e 0 0 1 1 0 0 0 0

d 0 1 0 0 1 0 0 0

Figura 24 - Conversor de cdigo X/Y

X/OCT 1 2 3 4 5 6 7 d e f g h i j

INPUTS c 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 a 0 1 0 1 0 1 0 1

TABELA VERDADE COLUMN j 0 0 0 0 0 0 0 1 i 0 0 0 0 0 0 1 0 h 0 0 0 0 0 1 0 0 g 0 0 0 0 1 0 0 0 f 0 0 0 1 0 0 0 0 e 0 0 1 0 0 0 0 0 d 0 1 0 0 0 0 0 0

a b c

1 2 4

Figura 25 - Conversor de cdigo X/Octal

7. UTILIZAO DE UM CODIFICADOR PARA PRODUZIR ENTRADAS AFETANTES


freqente ocorrer um conjunto de entradas afetantes para a notao de dependncia ser produzido pela decodificao de sinais sobre certas entradas de um elemento. Neste caso pode ser utilizado o smbolo de um codificador como um smbolo interno. Vide Figura 26.

X/Y 1 2 C3 0 1 2 2/3 G1 G2 V4 N5

Figura 26 - Produzindo diversos tipos de dependncias Se todas as entradas afetantes produzidas por um codificador so do mesmo tipo e os seus nmeros identificadores correspondem aos nmeros X/Y X/Y mostrados nas sadas do codificador, Y (no smbolo 0 0 M0 1 1 qualificador X/Y) pode ser substituido por uma letra 1 1 M1 2 2 denotando o tipo de dependncia. As indicaes das 2 2 M2 entradas afetantes devem ser omitidas. Vide Figura 27.

Figura 27 - Produzindo um tipo de dependncia

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

17

8. UTILIZAO DE AGRUPAMENTO BINRIO PARA PRODUZIR ENTRADAS AFETANTES


Se todas as entradas afetantes produzidas por um codificador forem do mesmo tipo e tiverem nmeros identificadors consecutivos no necessariamente correspondendo aos nmeros que deveriam ser mostrados nas sadas do codificador, pode ser utilizado um smbolo de agrupamento binrio (vide 3.1), onde k linhas externas m1 geram 2k entradas internas. A chave seguida por uma letra denotando o tipo de dependncia seguido por , m2 onde m1 deve ser substituido pelo menor nmero identificador e m2 pelo maior, conforme mostrado na Figura 28.
X/Y
0 A 2

0 1
0 7

A0 A1 A2 A3 A4 A5 A6 A7

1 2 4

2 3 4 5 6 7

X/Y

0 1

5 8

1 2

0 1 2 3

G5 G6 G7 G8

Figura 28 - Utilizao do smbolo de agrupamento binrio

9. SEQNCIA DE RTULOS DE ENTRADAS


Se uma entrada que tem um efeito funcional simples afetada por outras entradas, o smbolo qualificador (se existir algum) para aquele efeito funcional precedido por rtulos correspondendo as entradas afetantes. A ordem esquerda-paradireita destes rtulos precessores a ordem na qual os efeitos ou modificaes devem ser aplicados. A entrada afetada no tem efeito funcional no elemento se o estado lgico de qualquer uma das entradas afetantes, considerada separadamente, dever causar a entrada afetada a ter nenhum efeito, independente dos estados lgicos de outras entradas afetantes. Se uma entrada tiver efeitos funcionais diferentes ou possui diversos conjuntos de entradas afetantes, dependendo do modo de ao, a entrada pode ser mostrada to frequentemente quanto necessrio. Contudo, existem casos nos quais este mtodo de representao no vantajoso. Neste casos a entrada deve ser mostrada uma vez com diferente conjuntos de rtulos separados por barras. Vide
a b c M1 G2 1R/1,2R a b c M1 G2 1R 1,2R

a b

G2 2/C1

a b

&

C1

/G1

G1

Figura 29 - Rtulos de entradas

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

18

Figura 29. Nenhum significado atribuido a ordem destes conjuntos de rtulos. Se um dos elementos funcionais de uma entrada aquele de uma entrada sem rtulo do elemento, uma barra deve preceder o primeiro conjunto de rtulos mostrado. Se todas as entradas de um elemento combinatrio estiverem desabilitadas (no causando nenhum efeito na funo do elemento), os estados lgicos internos das sadas do elemento no so especificados pelo smbolo. Se todas as entradas de um elemnto sequencial forem desabilitadas, o contedo deste elemento no modificado e as sadas permanecem nos seus estados lgicos internos existentes. Os rtulos podem ser fatorados utilizando-se tcnicas algbricas.
(1,2)D 1D/2D

1,2,3,4(5+/6-)

1,2,3,4,5+/1,2,3,4,6-

Figura 30 - Fatorando rtulos de entradas

10. SEQNCIA DE RTULOS DE SADAS


Se uma sada tiver um nmero de rtulos diferentes, independente do fato de serem nmeros identificadores de entradas afetantes ou sadas or no, estes rtulos so mostrados na seguinte ordem: 1) se o sbolo de sada retardada for mostrado, este vem primeiro, se necessrio precedido por indicadores de quais entradas que devem ser aplicadas; 2) seguido por rtulos indicando as modificaoes do estado lgico interno da sada, tal que a ordem esquerda-para-direita destes rtulos corresponda a ordem na qual os efeitos devem ser aplicados; 3) seguido pelo rtulo indicando o efeito da sada nas entradas e em outras sadas do elemento. Smbolos para circuito-aberto ou sadas three-state, quando aplicveis, so colocados dentro da broda externa do contorno do smbolo adjacente a linha de sada. Vide Figura 31.
a M1 1CT=9/1CT=15 b a M1 1CT=9 1CT=15 b
G1 EN2 1,2 1,2

Figura 31 - Colocao de smbolos 3-state

M1

1CT=9/1CT=15

M1

1CT=9 1CT=15

Figura 32 - Rtulos de sadas

Se uma sada necessita de diversos conjuntos diferentes de rtulos que representam funes alternativas (e.g., dependendo do modo de ao), estes conjuntos podem ser mostrados em linhas de sadas diferentes que precisam ser conectadas fora do contorno. Contudo, existem casos nos quais este mtodo de representao no vnatajoso. Nestes casos a sada deve ser mostrada uma vez com

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

19

conjuntos diferentes de rtulos separados por barras. Vide Figura 32. Dois nmeros identificadores adjacentes de entradas afetantes num conjunto de rtulos que ainda no so separados por caracteres no numricos devem ser separados por vgula. Se um conjunto de rtulos de uma sada, que no contenha barras, contm um nmero identificador de uma entrada afetante Mm no seu estado interno 0, este conjunto de rtulos no tem nenhum efeito naquela sada. Os rtulos podem ser fatorados utilizando-se tcnicas algbricas.
(1/2)3 1,3/2,3

1,2,3,4(5CT=9/5CT=0)

1,2,3,4,5CT=9/1,2,3,4,5CT=0

Figura 33 - Fatorando rtulos de sadas

APNDICE 1 - SMBOLOS IEEE PARA CIRCUITOS LGICOS

20