Poarta logic TTL

P a g i n a | 29

LUCRAREA NR. 4 POARTA LOGIC TTL

Scopul lucrrii const n cunoaterea funcionrii porii TTL i n nsuirea metodelor de msurare a principalilor parametrii statici i dinamici ai acesteia. 1. Circuitele logice din familia TTL au ca schem de baz poarta I-NU cu dou intrri reprezentat n figura 4.1.

Fig. 4.1 Poarta logic TTL standard

Circuitul integrat I-NU este caracterizat prin folosirea unui tranzistor multiemitor la intrare (tranzistorul T1) cu diode de limitare a reflexiilor (DA, DB) i a unui etaj de tip stlp totemic (tranzistoarele T3, T4) capabil s asigure curent de ieire n ambele sensuri, tranzistorul T 2 avnd funcia de separator de faz pentru comanda stlpului totemic. Funcionarea electric a porii TTL standard poate fi rezumat n felul urmtor: - cnd la ambele intrri, A i B, se aplic o tensiune mare (nivel logic "1"), jonciunile baz emitor ale tranzistorului multiemitor sunt blocate, iar tranzistoarele T2 i T4 conduc la saturaie datorit curentului furnizat de sursa de alimentare VCC prin rezistena R1 i prin jonciunea colector baz a tranzistorului T1. Tranzistorul T3 este blocat deoarece baza lui se afl la un potenial mai mic dect potenialul emitorului su, datorit decalajului de tensiune introdus de dioda D. Rezult c tensiunea de ieire este tensiunea de saturaie a tranzistorului T4, deci foarte mic, asigurnd nivel logic "0" la ieire, VoL.

30 | P a g i n a

ndrumar laborator Electronic Digital

- cnd tensiunea la cel puin o intrare este sczut (nivel logic"0"), jonciunea emitor-baz se deschide i, datorit saturrii tranzistorului T1, tranzistorul T2 se blocheaz (scade potenialul bazei lui fa de mas). Blocarea lui atrage dup sine blocarea tranzistorului T4 i deschiderea tranzistorului T3 n regiunea activ normal sau n saturaie, n funcie de sarcina conectat. Ca urmare, tensiunea de ieire va avea o valoare mare, adic nivel logic 1, VoH. 2. Parametrii statici ai porii logice TTL standard pot fi pui n eviden prin msurarea caracteristicilor statice. 2.1 Caracteristica de transfer, vo(vi) este reprezentat n figura 4.2.a, iar schema folosit pentru msurare n figura 4.2.b.

vo VoH
MZL MZH

VoL VoL V1 V2 V3 VoH

vi

Fig. 4.2 a) Caracteristica de transfer (CT) a porii TTL I-NU

Fig. 4.2 b) Schema montajului pentru efectuarea msurtorilor CT

Mrimile caracteristice, precizate n figura 4.2.a, se deduc cu relaiile: = 3 2 3 3,8 = 4 + 4 4 = 4 0,1 1 = 1 + 2 0,6 2 = 1 + 2 + 4 1,3 3 = 2 + 2 + 4 1,5 Marginile de zgomot statice vor fi, conform graficului din figura 4.2.a: = 2 = 1,2 = 3 = 2,3 (4.6) (4.7) (4.1) (4.2) (4.3) (4.4) (4.5)

Caracteristica de transfer i parametrii dedui din aceasta sunt dependeni de sarcin, de temperatur i de tensiunea de alimentare. 2.2 Caracteristica de intrare, ii(vi) este reprezentat n figura 4.3.a i schema folosit pentru msurare n figura 4.3.b.

Poarta logic TTL ii V1 V2 V3 vi

P a g i n a | 31

-Ii(0) Fig.4.3 a) Caracteristica de intrare (CI)

Curentul de intrare, pentru vi = 0, va fi: 0 =
1 1

Fig.4.3 b) Montajul pentru efectuarea msurtorilor CI

+ 1

1 1

= 1,1

(4.8)

Curentul de intrare n starea logic "1" la intrare, pentru vi = viH, va avea mai multe componente: - curentul tranzistorului T1 ce funcioneaz n regiunea activ invers: =
1 2 4 1

(4.9)

- curentul tranzistoarelor laterale formate din emitorul ce constituie intrarea n discuie (n calitate de colector) i emitoarele tranzistorului multiemitor ce se pot gsi la tensiuni sczute corespunztoare nivelului logic "0" (ca emitoare), baza fiind baza tranzistorului multiemitor, T 1.
= 1 2 4 1

(4.9)

- curentul rezidual al diodelor de limitare a reflexiilor (DA, i DB), dac exist, de obicei, este neglijabil; 2.3 Caracteristicile de ieire (CI), pentru cele dou stri ale circuitului sunt reprezentate n figura 4.4.a (pentru starea logic "1" la ieire) i figura 4.4.b (pentru starea logic "0" la ieire), iar n figura 4.4.c este desenat schema utilizat pentru msurare.

io Iosc

io

Io1 vo Vo2 Vcc Fig. 4.4 a) CI pentru VoH

IoLmax

Ic4 vo Fig. 4.4 c) Montajul utilizat pentru CI

VoLmax Fig. 4.4 b) CI pentru VoL

n cazul n care la cel puin una din intrri se aplic nivel logic 0, se obine caracteristica din figura 4.4.a, tranzistorul T4 fiind blocat. Schimbarea pantei caracteristicii de ieire (adic intrarea tranzistorului T3 n saturaie) se produce pentru curentul: 1 = 3 + 1
3 3 3 3 2

(4.10)

32 | P a g i n a
Curentul de scurt-circuit este dat de relaia: =
3 3

ndrumar laborator Electronic Digital

3 2

(4.11)

Blocarea tranzistorului T3 se produce pentru tensiunea: 2 = 3 (4.12)

n cazul n care la toate intrrile porii se aplic nivel logic "1", se obine caracteristica din figura 4.4.b. Curentul maxim ce se poate obine, prin scoaterea din saturaie a tranzistorului T 4, este: 4 = 4
1 2 4 1

2 4 2

4 4

(4.13)

Atenie! Acest curent are o natur pur teoretic! Curentul maxim ce poate fi absorbit la ieire este dat de tensiunea de ieire , care nu trebuie s depeasc VoLmax = 0,4 V. 2.4 Curenii absorbii de la sursa de alimentare n cele dou stri sunt: =
1 2 4 1

2 4 2

(4.14) (4.15)

1 1

n cazul n care ambele tranzistoare din etajul de ieire, T 3 i T4, sunt n conducie la saturaie, apare un vrf de curent pe alimentare a crui valoare se calculeaz cu relaia:
3 4 3

(4.16)

3. Din punct de vedere dinamic, trecerea de la o stare cu nivel logic "0" la ieire la starea cu nivel logic "1" este favorizat de faptul c, pn la blocarea lui, tranzistorul T2 menine un potenial de circa 1,4 V pe baza lui, ceea ce asigur funcionarea tranzistorului T 1 n regiunea activ normal. Ca urmare, curentul de colector al acestui tranzistor constituie curentul de baz invers pentru tranzi storul T2, care va avea un timp de comutare invers foarte mic. Timpul de stocare al tranzistorului T 4 are o valoare mare, fiind determinat, printre altele, de rezistena R4 conectat ntre baza lui i mas. La comutarea invers, tranzistorul T3 se blocheaz repede ca urmare a comenzii puternice din colectorul tranzistorului T2. Parametrii dinamici ai porii TTL standard sunt definii ca n figura 4.5, n care este reprezentat rspunsul unui circuit de tipul celui din figura 4.1 la un impuls de intrare obinut de la un circuit identic, impuls reprezentat i el n figura 4.5.

VoH Vp VoL VoH Vp VoL tp tp + Fig. 4.5 Parametrii dinamici ai porii TTL

tf-

tf+

Poarta logic TTL

P a g i n a | 33

+ + -timpul de propagare ( , ), respectiv timpul de propagare mediu : = 0.5( + ); + -duratele fronturilor impulsurilor de la ieire ( , );

-factorul de merit M = P *

34 | P a g i n a

ndrumar laborator Electronic Digital

DESFURAREA LUCRRII
1. Se fac msurtori asupra unei pori NOT TTL Schottky de tipul 74LS04, a crei schem este similar celei din figura 4.1. Valorile tipice ale rezistenelor sunt: R1 = 4 k; R2 = 1,6 k; R3 = 130 ; R4 = 1 k. Conexiunile la pini sunt date n anex. Msurtorile se fac cu poarta n gol (N = 0) i cu poarta ncrcat cu o sarcin echivalent cu N = 8 pori TTL de acelai tip, realizat cu circuitul din figura 4.6. Din punct de vedere dinamic, n paralel cu capacitatea de sarcin, CS, apare i capacitatea de intrare a osciloscopului, fiind recomandat utilizarea unei sonde divizoare de impulsuri la intrare. Tensiunea de alimentare este Vcc = 5 V (pentru montajul din laborator, se va utiliza o tensiune de alimentare de 12 V, diferena de tensune fiind pierdut pe proteciile circuitului). 2. Se determin caracteristica de transfer a circuitului, vo = vo(vi) cu 0 vi 5 V pentru N=0 i pentru N=8. Se pun n eviden nivelurile logice msurate, VoL i VoH. Se vor realiza msurtori ale nivelurile logice VoL i VoH pentru 10 pori distincte (de pe dou circuit integrate 74LS04); primul set de msurtori se va realiza pentru N = 0, iar al doilea pentru N = 8. Se va pune n eviden dispersia valorilor msurate. Schema de msurare este prezentat n figura 4.2.b, iar valorile msurate pentru caracteristica de transfer se vor compara cu valorile obinute din relaiile (4.1) (4.5). Pentru mrimile caracteristice tranzistoarelor, care intervin n relaiile amintite, se vor lua valori tipice pentru un tranzistor de comutaie din anex. Se vor determina marginile de zgomot statice ale circuitului. 3. Se traseaz caracteristica de intrare ii(vi) conform schemei de msur din figura 4.3.b, pentru N = 0 i N = 8. Se msoar curentul de intrare n starea logic "0" , IiL, cu schema din figura 4.3.b, cu vi = 0, fr voltmetru conectat la intrare, pentru 8 pori, punnd n eviden dispersia parametrului msurat. Se msoar, pentru o poart 74LS00, curentul de intrare n starea logic "1", IiH, conectnd cealalt intrare succesiv n aer (rezult I'iH i se deduce i al tranzistorului T1), n paralel cu intrarea msurat (rezult I"iH = 2 I'iH) i la mas (rezult i se deduce 1 al tranzistorului lateral format de cele dou emitoare ale tranzistorului multiemitor T1 i de baza acestuia). Se vor folosii relaiile aproximative:
1 ( )1 ; 1 3

4. Se traseaz caracteristicile de ieire pentru un inversor 74LS04 n starea "0" i n starea "1". Se va folosi circuitul din figura 4.4.c. n care, pentru starea logic "0" se va lua 0 vo 2,5 V, iar n starea logic "1" se va lua 0 vo 5 V. Se va deduce factorul de curent al tranzistorului T4(4) din caracteristica de ieire trasat pentru starea logic "0", din relaia (4.13), precum i IoLmax, curentul maxim ce poate fi absorbit la ieire dac vo < VoLmax = 0,4 V. n starea logic "1", se msoar curentul de scurt circuit, Iosc, pentru mai multe pori, evideniind dispersia de fabricaie a parametrului.

Poarta logic TTL

P a g i n a | 35

5. Se msoar curenii de alimentare, ICCH i ICCL; pentru aceasta, se msoar curenii absorbii de la sursa de alimentare pentru cele ase pori de pe un circuit integrat 74LS04 aduse n aceeai stare logic la ieire. Rezultatele se compar cu valorile obinute cu relaiile (4.14) i (4.15). Se traseaz caracteristica de alimentare Icc(vi) pentru o poart integrat TTL de tipul 74LS04; tensiunea variabil se aplic pe toate cele ase intrri ale porilor, legate mpreun, i se regleaz ntre 0 i 5 V i invers. 6. Se msoar influena tensiunii de alimentare asupra parametrilor statici ai porii TTL. Se vor msura VoL i VoH, precum i curenii IiL i Iosc pentru Vcc = 4,75 V i Vcc = 5,25 V, pentru o singur poart dintr-un circuit integrat 74LS04. 7. Se msoar timpii de propagare (timpul mediu de propagare al porii) prin dou metode i se compar rezultatele: a) se conecteaz 5 pori n bucl nchis formnd un oscilator ca n figura 4.6.a. Va rezulta = 10 , rezultatul corespunznd unei pori TTL ncrcat cu o poart TTL;

b) se conecteaz 7 pori n cascad ca n figura 4.6.b i se vizualizeaz pe un osciloscop cu dou canale formele de und n punctele A i B ale schemei, msurnd ntrzierile pe cele dou fronturi, la circa 1,5 V ( = VP); rezult: p =
t+ pt +t pt

12

Fig. 4.6 a) Metoda 1 de msurare a timpilor de propagare

Fig. 4.6 b) Metoda 2 de msurare a timpilor de propagare

Fig. 4.6 c) Montaj echivalent montajelor anterioare

8. Se conecteaz la dou din pori i sarcini simulate ca n figura 4.7 i se repet msurtorile; din noile valori ale timpului de propagare mediu se deduce, calitativ i cantitativ, contribuia sarcinii asupra timpului de propagare al porii. Se va lua CS = 68 pF.

36 | P a g i n a

ndrumar laborator Electronic Digital

Fig. 4.7 Sarcini simulate

+ 9. Se msoar fronturile la ieirea unei pori TTL Schottky comandate ca n figura 4.6.c, ncrcate numai cu osciloscopul i apoi cu N = 8 (CS = 68 pF). La intrare se aplic impulsuri de la un generator de impulsuri cu caracteristici adecvate: frecven de civa MHz i factorul de umplere circa 0,5.

La ieirea porii TTL testate, nencrcate, se conecteaz o capacitate C = 10 nF i se msoar punndu-se n eviden diferena fa de valorile msurate cu circuitul nencrcat i diferena ntre cele dou fronturi.
+ ,

10. Se msoar cu osciloscopul tensiunea de alimentare (numai componenta alternativ), la pinul circuitului integrat n urmtoarele cazuri: - cu schema staionar (fr impulsuri aplicate); - cu impulsuri aplicate simultan pe toate intrrile porilor circuitului integrat testat; - cu o sarcin capacitiv mare (C = 10 nF) pe ieirea unei pori comandate n impulsuri. Se va introduce un grup capacitiv de filtrare suplimentar (Co' = 10 F i Co" = 50 nF neinductiv) ntre pinii de alimentare ai circuitului integrat i se vor vizualiza aceleai forme de und. 11. Se aplic impulsuri pe o intrare a unei pori TTL 74LS00 i se vizualizeaz formele de und de pe cealalt intrare lsat n gol. 12. Se experimenteaz circuitul din figura 4.8 ce reprezint o poart TTL cu stlp totemic realizat cu elemente de circuit discrete. Tranzistoarele folosite (T1, T4BC108, T2, T32N2222) sunt astfel alese nct, prin msurtori de regim dinamic, s se pun n eviden uor influena elementelor schemei asupra performanelor circuitului. Valorile elementelor sunt: R1 = 3,9 k; R2 = 1,6 k; R3 = 130 ; R4 = 1 k; R4' = 1 k; R0 = 10 .

Poarta logic TTL

P a g i n a | 37

Fig. 4.8 Montajul de laborator

Curentul absorbit de la sursa de alimentare se msoar la bornele rezistenei R0. La intrare, comanda se poate face printr-o rezistena Rg = 5,1 k cuplat direct n baza tranzistorului T2 sau prin intermediul unui tranzistor T1, ce simuleaz tranzistorul multiemitor al circuitului integrat. Tensiunea de alimentare este Vcc = 5 V. 13. Se aplic impulsuri pozitive cu amplitudinea 5 V, de frecven circa 500 kHz i cu factor de umplere 0,5. Se vizualizeaz formele de und la ieire i pe baza, emitorul i colectorul tranzistorului T2. Se justific, pe baza funcionrii circuitului, diferite etape ale procesului de comutare. Se vizualizeaz (pe AC) i forma de und la bornele rezistenei R0, msurnd valoarea curentului de + alimentare pe durata timpului de stocare al tranzistorului T4. Se vor explica diferenele mari dintre i
precum i forma de und din colectorul tranzistorului T2.

14. Se nlocuiete rezistena Rg cu circuitul format de tranzistorul T1; se msoar, din nou, formele de und, urmrindu-se, n special, modificarea timpului de stocare al tranzistorului T2. 15. Pentru ambele variante ale circuitului de intrare, se constat influena rezistenei R4 asupra timpului de stocare al tranzistorului T4 (deci i asupra duratei impulsului de curent de alimentare) conectnd rezistena R4' n paralel cu R4. 16. Se scurtcircuiteaz rezistena R3 i se constat influena ei asupra timpilor de comutare i asupra amplitudinii impulsului de curent de alimentare. 17. Se introduce capacitatea C0 de filtraj dup rezistena R0 (la borna 3) i, cu osciloscopul, se constat influena ei asupra formei de und a tensiunii de alimentare nemijlocite a circuitului logic (fr cderea de tensiune de pe rezistena de msurare, R0).

38 | P a g i n a Cerine Referatul va conine: -

ndrumar laborator Electronic Digital

Scopul lucrrii (1p); Schema circuitului pus la dispoziie n laborator (1p); Schema electronic aferent fiecrui punct sau modificrile aduse schemei de la punctul precedent, cu menionarea conexiunilor fcute pentru a face funcional fiecare schem (1p); Rezultatele msurtorilor aferente fiecrui punct, inclusiv forme de und sau grafice (2p); Rezultatele calculelor teoretice aferente fiecrui punct (1p); Rezultatele simulrilor aferente fiecrui punct, inclusiv forme de und sau grafice (1p); Comparaii ntre cele trei tipuri de rezultate; observaii; (1p) Concluzii (2p).

Poarta logic TTL

ANEXA

P a g i n a | 39

SN74LS00N

A-urile sunt intrri B-urile sunt intrri Y-urile sunt ieiri VCC alimentare GND mas

SN74LS04N