JK FLIP FLOP MASTER-SLAVE:

Semi-integrado: Diagrama

J Q CLK _ Q K

Tabla de verdad

J 0 0 1 1

K 0 1 0 1

Q N-1 0 1

_ Q ___ N-1 1

0 _______ CAMBIO CAMBIO

Funcionamiento

CLK J

DELAY: En el delay la entrada de K es la misma q J solo q negada:

CLK _ J

Tabla de verdad:

J 0 1

K 1 0

Q 0 1

Funcionamiento:

CLK

_ J

Toggle Este circuito de compuertas obtiene a su salida el CLK pero con la frecuencia dividida en 2, sus entradas de J y K son 1s, es decir, estn conectados a 5 V.

Tabla de verdad:

J 1

K 1

Q Cambio

Funcionamiento:

CLK