SUMADORES Y RESTADORES BINARIOS

Daniel Galvn Cabrera

GRUPO: 5

24/02/2014

Resumen: En esta prctica se realiza el montaje de varios circuitos sumadores y un circuito sumador/restador binario. En estos circuitos conseguimos realizar operaciones aritmticas de nmeros en cdigo binarios, mediante circuitos con puertas NAND obtenido a partir de una tabla de verdad y otros circuitos empleando el integrado 7483 el cual implementa un sumador binario de 4 bits. Realizando diversas configuraciones en un circuito con el integrado 7483 podremos ver que podemos usar este integrado tanto para hacer las sumas en binario como para realizar restas en binario.

Introduccin. Fundamento Terico: Circuitos sumadores: Los circuitos sumadores que estudiaremos realizan la suma aritmtica de dos nmeros en binario, para entender cmo funciona primero deberemos aprender las reglas bsicas de la suma binaria Las reglas bsicas de la suma binaria: 0+0=0 0+1=1 1+0=1 1 + 1 = 10 Para realizar estas operaciones de suma entre dos nmeros existen dos circuitos diferentes el sumador completo y el semi-sumador que no contiene acarreo de entrada: Semi-sumador: Un semi-sumador es un sumador capaz de sumar dos datos de un solo bit y producir un bit de acarreo de salida. Como se muestra en el diagrama de bloques de la figura 1.

Figura 1. Diagrama de bloques semi-sumador

La manera como realiza la suma y produce el acarreo el semi-sumador se puede ver en la siguiente tabla de verdad.

Figura 1. Tabla verdad semi-sumador

Sumador completo: Un sumador completo admite otra entrada aparte de los datos a sumar, es decir, es un sumador de 3 datos de 1 bit, su diagrama de bloques es como se muestra a continuacin.

Figura 2. Diagrama de bloques sumador completo

En la siguiente tabla de verdad se muestra de manera cmo este sumador realiza su funcin.

Figura 3. Tabla verdad sumador completo

Sumador completo 7483: El circuito integrado 7483 implementa un sumador binario completo de 2 nmeros de 4 Bits. Su configuracin es la que se muestra en la figura 5.

Figura 4. Terminales del circuito integrado 7483.

Donde: A3-A0 y B3-B0, son los dos nmeros a sumar. Siendo A3 y B3 los bits ms significativos, mientras que A0 y B0 son los menos significativos. C0, es el acarreo de entrada. 4-1, son las salidas del circuito. C4, es el acarreo de salida. En conjunto, C4:4:3:2:1forman el resultado de la operacin.

La operacin que realiza este circuito es la que se muestra en la figura 6. Para realizar una suma de dos nmeros utilizando lgica positiva o nivel alto, el acarreo de entrada debe tener un valor de 0 lgico, si se quiere realizar solo la suma entre dos palabras de 4 bits.

Figura 5. Operacin realizada por el circuito 7483.

Resta en el sistema a complemento a 1 y complemento a 2: Obteniendo el complemento a 1 de un nmero binario: El complemento a 1 de un nmero binario es encontrado simplemente cambiando todos los 1 por 0 y todos los 0 por 1. Ejemplo: Nmero binario = 1010110 = 86 Complemento a uno = 0101001 = -86 Para sumar dos nmeros representados en este sistema, uno hace una suma binaria convencional, pero es necesario sumar el ltimo acarreo obtenido al resultado de la suma y hacer el complemento a 1 del sustraendo. Ejemplo: Para ver porqu esto es necesario, consideramos el caso de la suma de 1 (11111110) a +2 (00000010). La adicin binaria solamente da a 00000000, que no es la respuesta correcta! Solamente cuando se suma el acarreo al resultado obtenemos el resultado correcto (00000001).

11111110 + 00000010 ----------------00000000 +1 ----------------00000001

Obteniendo el complemento a 2 de un nmero binario: El complemento a 2 de un nmero binario es encontrado sumando 1 al bit menos significativo del complemento a 1 del nmero. Ejemplo: Encontrar el complemento a 2 de 10110010 Complemento a 1 => 01001101 01001101 +1 -------------01001110 Material utilizado: 6 integrados 7486

9 integrados 7400 1 integrado 7410 4 integrados 7483 1 integrado 7408 Programa: NI Multisim 11.0power pro edition 1 Entrador Cadet Masterlab Cables

Procedimiento y resultados obtenidos: Ensayo y experimentacin con un sumador total: En esta primera parte realizamos la implementacin de un circuito sumador total con puertas NAND a partir de la tabla de la verdad siguiente.

Figura 6. Tabla verdad sumador total

Para sacar el circuito a partir de la tabla de la verdad de la figura 7 sacamos la funcin de la salida S y el acarreo C1 por el mtodo de minterms, obteniendo lo siguiente: S= a*b*co + a*b*co + a*b*co + a*b*co C1= a*b*co + a*b*co + a*b*co + a*b*co Luego se emplea el mtodo teorema ley de Morgan y obtener la funcin solo con productos. S= a*b*co + a*b*co + a*b*co + a*b*co C1= a*b*co * a*b*co * a*b*co * a*b*co Luego simplificamos las funciones por el mtodo de karnaught: La salida (S) no se puede simplificar puesto que al realizar el mapa de karnaught no nos queda ninguna pareja posible como se muestra en la siguiente figura:

1 1 1

Figura 7. Mapa karnaught salida (S)

La salida de acarreo si se puede simplificar como se muestra a continuacin:

1 1 1 1

Figura 8. Mapa Karnaught acarreo Co

C0=a* C0+ a*b + b* C0 C0=a* C0 + a*b + b* C0

Ahora pasamos a realizar el esquema en multisim, guindonos con las funciones que hemos sacado a partir de la tabla verdad.
GND

J2

B C

LED1 S R1 160

LED2 Co R3 160

VCC 5V

Figura 9. Sumador total con puertas NAND

Una vez montado el circuito en multisim comprobamos que los resultados en las salidas del circuito nos den igual que en la figura 7.

Luego procedemos a la realizacin del mismo montaje en el entrenador cadet masterlab, como se muestra en la figura 11 y comprobamos que los resultados cumplen la tabla de la verdad en la figura 7.

Figura 10.Montaje sumador total en entrenador

Luego realizamos el montaje de otro sumador total, mucho ms simplificado que el anterior como se muestra en el siguiente esquema.

Figura 11.Sumador total

Este lo montamos en el entrenador como se muestra en la figura 13 y comprobamos los resultados, que nos da igual a los resultados del circuito realizado anteriormente en la figura 7. Debido a que es el mismo pero ms simplificado. Este circuito de la figura 12 a diferencia del obtenido en la figura 10 tiene la salida implantada con puertas EXOR al contrario el circuito de la figura 10 esta implementado con puertas NAND esto hace que el circuito de la figura 12 tenga muchas menos puertas y la salida de acarreo C 1 en la figura 12 tiene una puerta NAND 7400 de 3 entradas, mientras que en el circuito de la figura 10 solo se han empleado puertas de 2 entradas esto aumenta su nmero de integrado pero el circuito es el mismo.

Figura 12 sumador total simplificado

Ensayo y experimentacin con un sumador binario 7483. Realizamos el montaje de un circuito integrado 7483 en el programa multisim siguiendo el diagrama de bloque descrito en fundamentos tericos figura 5. Conectando las entradas a interruptores y las salidas a diodos leds, como se muestra a continuacin, para obtener un sumador de 2 palabras de 4 bits.
GND

J1

U1
1 3 8 10 16 4 7 11 13 A4 A3 A2 A1 B4 B3 B2 B1 C0 S4 S3 S2 S1 C4 15 2 6 9 14
A

LED1 7483N

GND

VCC 5V

Figura 13. Montaje sumador 7483 multisim

Para comprobar su funcionamiento realizamos las sumas en binario: 4+5 = 0100+0101 = 1001 3+12+1 = 001+1100+1 = 10000 10+10 = 1010+1010 = 10100 Luego introducimos dichas operaciones en el circuito y comprobamos que nos daba lo mismo.

Tambin calculamos La capacidad mxima que este circuito nos puede dar a la salida, es 11111, para obtener este valor, debemos meter el nmero binario mayor soportado en las entradas del 7483 contando con el acarreo de entrada y el acarreo de salida, esta operacin es la siguiente: 15+15+1 = 1111+1111+1 = 11111

Posteriormente procedimos al montaje en el entrenador como se muestra en la siguiente figura y comprobamos que las operaciones matemticas que hicimos en multisim tambin nos dieran igual en el entrenador.

Figura 14 montaje sumador 7483

Ahora realizamos el montaje de dos integrados 7483 para obtener un sumador de 2 palabras de 8 bits. Como se muestra en la siguiente figura.
GND

J1

J2

U1
1 3 8 10 16 4 7 11 13 A4 A3 A2 A1 B4 B3 B2 B1 C0 S4 S3 S2 S1 C4 15 2 6 9 14

160

7483N

U2
1 3 8 10 16 4 7 11 13 A4 A3 A2 A1 B4 B3 B2 B1 C0 S4 S3 S2 S1 C4 15 2 6 9 14

160

LED1

7483N GND

VCC 5V

Figura 15 sumador de 8bits

Para comprobar su funcionamiento realizamos las siguientes sumas y comprobamos que nos daban correctamente: 23+48 = 1011+110000 = 11000111

12+122+1 = 1100+1111010+1 = 10000111 64+128 = 1000000+10000000 = 11000000 252+182 = 11111100+10110110 = 110110010 Luego montamos el circuito en el entrenador como se muestra en la figura 17 y realizamos las mismas sumas que anteriormente comprobando que nos daban correctamente.

Figura 16. Montaje sumador 8 bits

Ensayo y experimentacin con un sumador/restador de cuatro bits. Realizamos el montaje en multisim de un circuito sumador/restador con un integrado 7483 siguiendo el esquema de la figura 18.

Figura 17. Esquema sumador/restador

Este circuito est compuesto por varias puertas EXOR colocadas en las entradas B, estas puertas son las encargadas de invertir el segundo nmero binario cuando estamos haciendo la resta, para realizar la suma o la resta en este circuito introduciremos un bit 0 en la entrada P para realizar la suma o un bit 1 para realizar la resta. Pero este circuito solo nos servir para realizar la resta en complemento a 1 para realizar el complemento a 2 deberemos conectar el acarreo de entrada Co directamente a 5v as haremos

que se sume 1 siempre al circuito indiferentemente de si se crea acarreo o no, y el acarreo de salida no se conecta ya que en complemento a 2 el acarreo se desprecia. Una vez comprendido esto procedemos a realizar el esquema en multisim del circuito.

GND

J1

U1
1 3 8 10 3 16 4 7 11 13 6 A4 A3 A2 A1 B4 B3 B2 B1 C0 S4 S3 S2 S1 C4 15 2 6 9 14

160

1 2

U2A 7486N U2B 7486N U2C

8

LED1 7483N

4 5

GND

9 10

12 13

7486N U2D
11

7486N
1 2

U3A
3

7408J

VCC 5V

Figura 18. Montaje en multisim del sumador/restador

Para comprobar su correcto funcionamiento realizamos las siguientes operaciones en l y comprobamos que daban correctamente. Las restas las hicimos en complemento a uno y en complemento a dos como se explica en fundamentos tericos. 12+8 = 1100+1000 = 10100 15+10 = 1111+1010 = 11001 2+11 = 0010+1011 = 1101 3-2 = 0011 1001 = 0001 4-7 = 0100 1000 = 1100 Para realizar la resta colocamos la entrada P a 1, as obtenemos el valor invertido en las entradas B gracias a las puertas O exclusivas. Una vez obtenidos los resultados correctos en el multisim procedemos a la realizacin de dicho circuito en el entrenador (figura 20), y comprobamos que los resultados sean los mismos a los obtenidos en el simulador multisim.

Figura 19. Montaje sumador/restador

Conclusin: Los resultados finales obtenidos en los circuitos que he realizado han concordado con los datos tericos obtenidos. Pero no ha sido tan fcil he tenido algunos problemas en la realizacin de los montajes descritos a continuacin: En el circuito sumador de 8 bits figura 17 al realizar el montaje en entrenador la salida 8 me daba mal resultado, comprob con multmetro en la patilla correspondiente a la salida 8 y me daba 2v cuando debera de haber 0v, desplace el integrado un poco ms arriba en la protoboard del entrenador y dio bien por lo que se trataba de un defecto de la protoboard. En el circuito sumador/restador daba mal las salida debido a un problema en los interruptor al mover los cables conectados a los interruptores los leds cambiaban de valor, como no se estabilizaba opte por llevar los cable directamente a 5v y 0v en vez de a interruptores como se puede apreciar en la figura 20. Adems, la patilla 16 del integrado 7483 en este circuito me daba un valor de 1v en vez de 5v, problema que se solucion al desplazando el integrado un punto ms arriba en la protoboard.

Referencias: http://www.itescam.edu.mx/principal/sylabus/fpdb/recursos/r97063.PDF PDF: circuito integrado 7483 de la Universidad Autnoma de Baja California Facultad de Ingeniera Mexicali Libro: Tecnologa, Electrnica Digital, Autor: Antonio Bueno

Apndice: Archivos en la carpeta del formato digital del trabajo: Multisim: sumador total con puertas nand Multisim:sumador 7483 Multisim: sumador 7483 8 bits

Multisim: sumador restador 7483 Informe sumador y restador binarios.pdf