CIRCUITOS COMBINACIONAIS

52
Captulo 4: Circuitos Combinacionais


Circuitos combinacionais so aqueles cujas sadas dependem somente dos nveis das
entradas em qualquer instante. Os circuitos vistos at ento possuem esta caracterstica. Aqui
sero apresentados circuitos combinacionais que realizam funes especficas.

1. Multiplexadores
Multiplexador, ou seletor de dados, um circuito lgico que aceita vrias entradas de
dados e s permite que uma de cada vez alcance a linha de sada. So circuitos utilizados no
compartilhamento de um nico canal por vrios sinais. Operam como chaves seletoras de dados,
como mostrado abaixo:


O roteamento do dado que est na entrada que desejamos colocar na sada controlado
pelas entradas de seleo ou entradas de endereo. A figura seguinte apresenta o smbolo de um
multiplexador, ou simplesmente mux, com quatro entradas (canais) de dados, C
0
, C
1
, C
2
e C
3
, e
duas entradas de seleo, S
0
e S
1
. S
1
corresponde entrada de seleo mais significativa. O
cdigo digital aplicado as entradas de seleo controla qual dos dados de entrada vai ser
colocado na sada.



O nmero de entradas de seleo tal que 2
M
= N, onde N o nmero de combinaes
diferentes das entradas. A cada entrada de seleo est associada uma entrada de dados.
O circuito funciona do seguinte modo: a sada assume o nvel presente na entrada (canal)
de dados C
i
enquanto a combinao binria presente nas entradas de seleo (endereo)
permanecer equivalente ao decimal i. Ou seja:

S
1
S
0
F
0 0 C
0

0 1 C
1

1 0 C
2

1 1 C
3


CIRCUITOS COMBINACIONAIS
53
Exemplo: Projeto de um mux de 2 entradas (canais) de dados.
Para um mux de 2 canais de dados (C
0
e C
1
) necessrio somente 1 entrada de endereo (S
0
).
Modo de operao:
S
0
F
0 C
0

1 C
1

Tabela verdade:

S
0
C
0
C
1
F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1

Mapa de Karnaugh:


C C 0 1 . C C 0 1 . C C 0 1 . C C 0 1 .
S0 0 0 1 1
S0 0 1 1 0

Equao minimizada:
0 0 1 0
C . S C . S F + =

Circuito lgico:
O nvel lgico aplicado a entrada So determina qual das portas E estar habilitada,
de modo que seu dado de entrada passar pela porta OU, em direo a sada.



V-se no circuito obtido a caracterstica de seleo da porta AND. Um nvel 0 em uma
de suas entrada anula os demais sinais presentes na mesma porta, enquanto um nvel 1
permite a passagem do dado, como se v abaixo:



entrada
de dados
entrada de seleo

CIRCUITOS COMBINACIONAIS
54
Para o projeto de um mux com duas entradas, foi necessrio um mapa de Karnaugh com
trs variveis. Para se projetar um com quatro entradas seria necessrio um mapa com seis
variveis. Acima de quatro entradas j impossvel se projetar o mux pelo mapa de Karnaugh.
Por isso, passa-se a faz-lo por analogia ao mux com duas entradas.

Exemplo: Projeto do circuito lgico de um mux com 4 entradas (4/1).
Temos quatro entradas que so seletivamente transmitidas para a sada, de acordo com as quatro
possveis combinaes das duas linhas de seleo S
o
e S
1
. Cada entrada de dado identificado
por uma combinao diferente dos nveis lgicos presentes nas linhas de seleo.

Modo de operao:

S
1
S
0
F
0 0 C
0

0 1 C
1

1 0 C
2

1 1 C
3


3 0 1 2 0 1 1 0 1 0 0 1
C S S C S S C S S C S S F + + + =

Circuito lgico:



1.1. Produtos Cannicos
Como j visto, com n variveis booleanas podem-se fazer 2
n
combinaes. Por exemplo,
com 2 variveis:
A.B = P 1 = B e 1 = A ) d
B A. = P 0 = B e 1 = A ) c
B . A = P 1 = B e 0 = A ) b
B . A = P 0 = B e 0 = A ) a
3
2
1
0

Os produtos P
0
, P
1
, P
2
e P
3
com duas variveis so denominados produtos cannicos. No
caso (a), o produto P
0
igual a 1 somente quando A=0 e B=0. No caso (b), o produto P
1
igual a
1 somente quando A=0 e B=1; e assim sucessivamente.


CIRCUITOS COMBINACIONAIS
55
Pode-se utilizar um circuito gerador de produtos cannicos para implementar um mux.
Isto d ao circuito resultante uma caracterstica modular. Exemplo:



1.2. Entradas Strobe
A entrada denominada strobe (tambm chamada de enable ou habilitao) em circuitos
combinacionais usada para bloquear a operao do mesmo. Quando assume nvel 1, a sada do
mux vai a 0 independentemente das entradas de seleo e de dados. Quando assume nvel 0, o
mux fica liberado. A seguir, exemplo de um mux de 4 canais com entrada strobe (G).



1.3. Aplicao de Multiplexadores
a) Gerao de Funes
Para o uso de multiplexadores na implementao de funes, deve-se escolher um mux
com nmero de entradas de endereo (seleo) igual ou maior ao nmero de variveis da funo
e relacionar cada entrada de dados com um mintermo da funo. Cada varivel deve ento ser
associada entrada de endereo de mesma significao. Quando a funo igual a 1 para um
mintermo, colocar nvel 1 nos canais correspondentes.

Exemplo: Projeto da funo abaixo usando muxs.

=
m
(0,1,4,5) ) C , B , A ( F
Como a funo tem 3 variveis, escolhe-se um mux com 3 entradas de seleo. Somente os
canais de dados 0, 1, 4 e 5 so polarizados com nvel 1.

CIRCUITOS COMBINACIONAIS
56


A entrada de dados C
7
a entrada mais significativa (MSB) pois corresponde a
combinao das entradas de seleo S
2
S
1
S
0
= 111 e a entrada de dados C
0
a menos
significativa (LSB) pois corresponde a combinao das entradas de seleo S
2
S
1
S
0
= 000. Por
exemplo, se tivermos nas entradas de dados C
0
= C
1
= C
4
= C
5
= 1 e C
2
= C
3
= C
6
= C
7
= 0 teremos
na sada a seguinte sequncia de bits: 00110011, onde o bit mais significativo (MSB)
corresponde a C
7
e o bit menos significativo (LSB) corresponde a C
0
.

Exerccios: Construir um circuito lgico para as expresses:
a)

=
m
1,14,15) (0,5,6,8,1 ) D , C , B , A ( F b)

=
m
) (1,4,5,6,7 ) C , B , A ( F
c) Com um MUX de 16/1 (4 variveis de entrada) obter na sada os nmeros primos.

b) Associao de Multiplexadores
Vrios multiplexadores podem ser arranjados de modo a expandir o nmero de entradas
de dados.

Exemplo 1: Obteno de mux com 4 canais de dados a partir de muxs de 2 canais de dados.

Ao entrarmos com o endereo AB = 00, deveremos encontrar na sada o informao D
0
.
Com o endereo AB = 01, deveremos encontrar na sada o informao D
1
, e assim por diante.

CIRCUITOS COMBINACIONAIS
57
Exemplo 2: Obteno de mux com 16 entradas de dados a partir de muxs de 8 entradas de dados
com strobe (enable), um inversor e uma porta OU.

O circuito tem um total de 16 dados de entrada, oito dos quais aplicados a cada um dos
dois multiplexadores, cujas sadas esto combinadas atravs da porta OU, para produzirem uma
nica sada X. As quatro linhas de seleo, S
3
S
2
S
1
S
0
vo selecionar uma das 16 entradas e pass-
la para a sada X.
A entrada S
3
determina qual dos multiplexadores estar habilitado. Quando S
3
=0, o
multiplexador de cima habilitado, e as entradas S
2
S
1
S
0
determinam quais dos seus dados de
entrada vai passar pela porta OU e aparecer na sada X. Quando S
3
=1, o multiplexador de baixo
habilitado, e as entradas S
2
S
1
S
0
selecionam uma de suas entradas para aparecer em X.

Co
C1
C3
C4
C5
C6 Z
C7
E
S2
S1
So
entrada
de dados
S3
S2
S1
S0
Co
C1
C3
C4
C5
C6 Z
C7
E
S2
S1
So
entrada de
dados
X


Exemplo 3: Obteno de um MUX de 16 canais de dados utilizando somente blocos de 8 canais
de dados.
O mux que possui as entradas de seleo curto circuitadas apresentar somente os
endereos 000 (A=0) ou 111 (A=1), ento s usaremos as entradas de dados C
0
e C
7
sendo que
as demais entradas de dados ficam em aberta (no so endereadas). A entrada de seleo A a
mais significativa, depois teremos B, C e D.


CIRCUITOS COMBINACIONAIS
58
C0
C1
C2
C3
C4
C5
C6
C7
S2 S1 S0
C0
C1
C2
C3
C4
C5
C6
C7
S2 S1 S0
C0 (000)
C1
C2
C3
C4
C5
C6
C7 (111)
S2 S1 S0
I0
I1
I2
I3
I4
I5
I6
I7
I8
I9
I10
I11
I12
I13
I14
I15
B C D A (MSB)
S


Exerccio: Implementar um multiplexador de 16 canais de dados utilizando dois mux de 8 canais
e um de 2 canais de dados.

c) Seleo de Palavras
Muitas vezes interessa a seleo de uma dentre vrias palavras com n bits. Isto possvel
pela distribuio conveniente, nos canais de um multiplexador, dos bits das palavras a serem
selecionadas. No exemplo apresentado deseja-se selecionar uma entre quatro palavras (X, Y, Z e
W), cada uma com 2 bits. Distribui-se a palavra X (X
1
X
0
) nos canais 0, a palavra Y (Y
1
Y
0
) nos
canais 1, a palavra Z (Z
1
Z
0
) nos canais 2 e a palavra W (W
1
W
0
) nos canais 3 em dois
multiplexadores com 4 canais. Uma entrada de seleo, A e B, respectivamente iguais a 0 e 1,
por exemplo, seleciona a palavra Y.


CIRCUITOS COMBINACIONAIS
59
1.4. Circuitos Integrados Comerciais

74157 multiplexador 2:1 qudruplo TTL
74153 multiplexador 4:1 duplo TTL
74151 multiplexador 8:1 TTL
74150 multiplexador 16:1 TTL
74253 seletor de dados/multiplexador 4:1 duplo
4019 multiplexador 2:1 qudruplo CMOS

2- Decodificadores
Um decodificador um circuito lgico que converte um cdigo binrio de N bits que lhe
apresentado como entrada, em M linhas de sada, sendo que cada linha de sada ser ativada
por uma, e somente uma, das possveis combinaes dos bits de entrada (tambm chamados de
cdigos). O nmero de entradas de dados N pode ser um nmero inteiro qualquer e o nmero de
sadas M sempre um inteiro menor ou igual a 2
N
.
A figura abaixo apresenta o diagrama funcional de um decodificador simples. Possui 2
entradas de dados (E
0
e E
1
) e 4 sadas (S
0
, S
1
, S
2
e S
3
).



Cada uma das M sadas associada a uma, e somente uma, das 2
N
combinaes de 0s e
1s nas entradas. Os decodificadores so classificados como circuitos a multifuno, ou seja,
circuitos com mais de uma sada, cada uma correspondendo a uma funo booleana. As sadas
correspondem a funes com as mesmas variveis e devem ser projetadas individualmente.
Para cada uma das combinaes de entrada, apenas uma das M linhas de sada poder
estar ativada (ALTO), devendo as demais estar necessariamente desativadas (BAIXO). Muitos
decodificadores so construdos de forma a produzir sadas ativas-BAIXO, onde somente a linha
de sada selecionada estar no nvel BAIXO, ao passo que todas as demais devero estar no nvel
ALTO. Esta situao indicada com a bolha de inverso nas linhas de sada do decodificador.

Funciona da seguinte forma: a sada S
i
, e somente ela, assume nvel 0 quando a
combinao de 0s e 1s nas entradas for equivalente ao decimal i. Exemplo:

CIRCUITOS COMBINACIONAIS
60




E
1
E
0
S
0
S
1
S
2
S
3

0 0 0 1 1 1
0 1 1 0 1 1
1 0 1 1 0 1
1 1 1 1 1 0

Observa-se neste caso que as sadas ativas esto
em nvel BAIXO (Low) devido a utilizao das
portas lgicas NAND.

Dependendo do nmero de entradas e sadas, os decodificadores recebem denominaes
especiais, tais como, decodificador hexadecimal (4 para 16 linhas), decimal (4 para 10 linhas) ou
decodificador 3/8 (3 para 8 linhas).

2.1. Decodificadores Hexadecimais
A figura seguinte mostra a tabela de combinaes e o smbolo de um circuito
decodificador comercial tpico com 16 sadas.
Alm das entradas de dados DCBA (D corrrespondendo entrada mais significativa), o
circuito possui, tambm, entrada para bloqueio tipo strobe (G), ou seja, a habilitao do circuito.
Enquanto G permanecer em 1, as sadas, independentemente das entradas de dados,
permanecem em 1, ou seja, o circuito no realiza a decodificao. O circuito fica liberado
enquanto o strobe permanecer em nvel 0.



Entradas Sadas
D C B A G S
0
S
1
S
2
S
3
S
4
S
5
S
6
S
7
S
8
S
9
S
10
S
11
S
12
S
13
S
14
S
15

X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1
0 1 0 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1
0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1
0 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1
0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1
1 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1
1 0 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1
1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1
1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1
1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1
1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1
1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1
1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0
Decodificador
Hexadecimal

CIRCUITOS COMBINACIONAIS
61
No projeto de um decodificador devemos considerar o fato de as 16 funes (S
0
S
1
S
2
...
S
15
) possurem as mesmas 5 variveis (DCBAG). Cada funo deve ser projetada
individualmente.
Seja a expresso algbrica minimizada da funo S
8
obtida com o mapa de Karnaugh:
S D C B A G 8 = + + + +
A mesma expresso poderia ser obtida atravs de seu nico maxtermo.
A expresso obtida corresponde a uma porta OR com cinco entradas. Se for
convenientemente manipulada podemos obter uma expresso equivalente a uma porta NAND
com cinco entradas, ou seja:
S DCBA G 8 = .
Nota-se que o termo DCBA corresponde expresso algbrica do mintermo oito e est
diretamente relacionado com a sada S
8
. Ou seja, considerando a similaridade das demais funes
do decodificador, podemos concluir, sem a necessidade da implementao da cada funo no
mapa de Karnaugh, que:

S DCBA G 0 = . S DCBA G 4 = . S DCBA G 8 = . S DCBA G 12 = .
S DCBA G 1 = . S DCBA G 5 = . S DCBA G 9 = . S DCBA G 13 = .
S DCBA G 2 = . S DCBA G 6 = . S DCBA G 10 = . S DCBA G 14 = .
S DCBA G 3 = . S DCBA G 7 = . S DCBA G 11 = . S DCBA G 15 = .

Estas equaes so usadas para a obteno do circuito decodificador hexadecimal com
entrada strobe.

2.2. Decodificadores Decimais
So apresentados a seguir o diagrama funcional, a tabela de combinaes e as equaes
algbricas obtidas de forma similar quelas do hexadecimal, com a excluso da entrada G.



Entradas Sadas
D C B A S
0
S
1
S
2
S
3
S
4
S
5
S
6
S
7
S
8
S
9

0 0 0 0 0 1 1 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1 1 1
0 0 1 1 1 1 1 0 1 1 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1 1 1
0 1 1 0 1 1 1 1 1 1 0 1 1 1
0 1 1 1 1 1 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 1 1 1 1 1 0 1
1 0 0 1 1 1 1 1 1 1 1 1 1 0

Decodificador
Decimal

CIRCUITOS COMBINACIONAIS
62
Seja a expresso algbrica da funo S
0
obtida atravs de seu nico maxtermo ou
minimizada com o mapa de Karnaugh:
A B C D S
0
+ + + =
A expresso obtida corresponde a uma porta OR com quatro entradas. Se for
convenientemente manipulada podemos obter uma expresso equivalente a uma porta NAND
com quatro entradas, ou seja:
A B C D S
0
=
Nota-se que o termo A B C D corresponde expresso algbrica do mintermo zero e est
diretamente relacionado com a sada S
0
. Ou seja, considerando a similaridade das demais funes
do decodificador, podemos concluir, sem a necessidade da implementao da cada funo no
mapa de Karnaugh, que:

S DCBA 0 = S DCBA 1 = S DCBA 2 = S DCBA 3 = S DCBA 4 =
S DCBA 5 = S DCBA 6 = S DCBA 7 = S DCBA 8 = S DCBA 9 =

Nos decodificadores decimais, ou BCD-decimal, no apresentada a lei de formao para
nmeros maiores do que 9, no entanto, se utilizarmos 4 variveis de entrada teremos 16
combinaes possveis, portanto, tanto faz o valor assumido nas possibilidades excedentes j que
estas no iro ocorrer. Normalmente, nos CIs comerciais com sadas ativo-BAIXO, as
combinaes correspondentes aos decimais 10 a 15 apresentam todas as sadas em 1.

2.3. Decodificadores 3/8
A tabela abaixo representa o modo de funcionamento de um decodificador 3/8. Trata-se
de um decodificador 3 para 8 linhas, ou seja, um decodificador com 8 canais de sada. Tambm
chamado de decodificador 1 de 8 pois apenas uma dos 8 canais est ativo em cada instante.

Entradas Sadas
C B A S
0
S
1
S
2
S
3
S
4
S
5
S
6
S
7

0 0 0 0 1 1 1 1 1 1 1
0 0 1 1 0 1 1 1 1 1 1
0 1 0 1 1 0 1 1 1 1 1
0 1 1 1 1 1 0 1 1 1 1
1 0 0 1 1 1 1 0 1 1 1
1 0 1 1 1 1 1 1 0 1 1
1 1 0 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 1 1 1 0

C, B e A so as entradas de seleo, onde C corresponde entrada mais significativa. As
equaes para implementao do decodificador 3 para 8 linhas so obtidas de forma anloga aos
decodificadores anteriores. Se as sadas so ativo-BAIXO a implementao do circuito
realizada com portas NAND.
Poderamos utilizar um decodificador com sadas ativo-ALTO, ou seja, com a sada
habilitada em 1 e as demais sadas desabilitadas em 0. Para implementar o circuito ativo-ALTO
so utilizadas portas AND.
O circuito integrado 74138 pode ser utilizado como decodificador 1 para 8. Este CI
possui 3 entradas de habilitao (
1
E ,
2
E e E
3
) que so usadas para controlar a operao do
circuito. Estas entradas de habilitao esto ligadas a uma porta AND e a sada desta AND deve

CIRCUITOS COMBINACIONAIS
63
estar em nvel lgico ALTO para habilitar o decodificador e este responder as entradas A
2
A
1
A
0
.
Isto s vai ocorrer quando
1
E =
2
E =0 e E
3
=1. Se uma das entradas de habilitao estiver no seu
nvel inativo, a sada da AND ser BAIXO e o decodificador estar desabilitado, independente
do cdigo aplicado na entrada.
A
2
A
1
Decodificador - 74138
A
0
cdigo de
seleo
O
7
O
6
O
5
O
4
O
3
O
2
O
1
O
0
Entrada de habilitao
E
1
E
2
E
3
Porta AND interna,
Habilitada em nvel ALTO


2.4. Aplicaes
a) Gerao de funes
Um decodificador com n entradas pode ser usado para implementar qualquer funo com
n variveis, desde que:
i) Cada linha de sada seja associada a um dos mintermos da funo;
ii) As entradas de mesma significao da funo e do decodificador sejam interligadas;
iii) Se a sada do decodificador for ativo-BAIXO, a sada da funo ser obtida de uma porta
NAND cujas entradas coincidam com as sadas do decodificador correspondentes a mintermos
para os quais a funo assume 1.
iv) Se a sada do decodificador for ativo-ALTO, a sada da funo ser obtida de uma porta OU
cujas entradas coincidam com as sadas do decodificador correspondentes a mintermos para os
quais a funo assume 1.

Por exemplo, deseja-se implementar a funo F(X,Y,Z,W) =
m
(1, 3, 6, 7, 10) usando
decodificador:

Exerccio: Implementar um detetor de nmeros primos utilizando um decocificador com sada
ativo-BAIXO.


CIRCUITOS COMBINACIONAIS
64
b) Associao de decodificadores
Um arranjo conveniente de circuitos decodificadores pode ser desenvolvido para a
obteno de um circuito equivalente a um decodificador com nmero de sadas elevado.
O procedimento apresentado a seguir vale para decodificadores que possuam entradas
tipo enable ou strobe:
i) Selecionar o circuito integrado;
ii) Interligar as entradas com mesma significao;
ii) Obter as entradas de dados a partir das entradas do tipo enable.
iv) Projetar um circuito de controle que garanta a operao de apenas um dos decodificadores,
enquanto os demais ficam bloqueados.

O prximo exemplo apresenta a associao de dois decodificadores com 16 canais para a
obteno de um circuito equivalente a um decodificador com 32 canais. Nas 16 primeiras
combinaes E
4
= 0, o que garante o bloqueio do decodificador inferior.



Exerccio: Mostrar como o 74138 pode ser configurado para funcionar como um decodificador 1
de 16, ou seja, uma sada ativa das 16.

2.5. Circuitos Integrados Comerciais
A tabela abaixo apresenta alguns dos circuitos integrados decodificadores.
74138 decodificador/demultiplexador 3 para 8 linhas
7442 decodificador de BCD para decimal
7445 decodificador de BCD para decimal coletor aberto
74154 decodificador/demultiplexador de 4 para 16 linhas

CIRCUITOS COMBINACIONAIS
65

3- Codificadores
Os codificadores (encoders) executam operao inversa dos decodificadores. Um
codificador opera com entradas que tm a caracterstica de, em qualquer momento, somente uma
ser escolhida para ter nvel lgico diferente de todas as outras. As entradas do codificador muitas
vezes so as sadas de um decodificador. Para cada linha de entrada escolhida, uma palavra de
cdigo correspondente aparece nas linhas de sada.
A figura abaixo apresenta o diagrama funcional de um codificador simples. Possui 4
entradas de dados (E
0
, E
1,
E
2
e E
3
) e 2 sadas (S
0
e S
1
). Em geral, no necessrio que exista uma
relao especial entre o nmero de linhas de entrada e o nmero de linhas de sada.
Cada uma das N entradas E
i
associada ao decimal i. Quando um nvel 0 colocado na
entrada E
i
, o equivalente binrio ao decimal i aparece nas M sadas.







E
0
E
1
E
2
E
3
S
1
S
0

0 1 1 1 0 0
1 0 1 1 0 1
1 1 0 1 1 0
1 1 1 0 1 1

J estudamos o funcionamento de um decodificador 3 para 8 e vimos que ele aceita um
cdigo de entrada de trs bits e ativa uma das oito linhas de sada correspondente a este cdigo.
Um codificador 8 para 3 realiza a funo exatamente oposta: ele aceita oito linhas de entrada e
produz um cdigo de trs bits na sada, correspondente a entrada ativada. A figura abaixo mostra
o diagrama lgico do codificador octal-binrio com entradas ativas-BAIXO e sua tabela verdade.
Podemos verificar que um nvel BAIXO em qualquer uma das entradas vai produzir um cdigo
binrio na sada correspondente a entrada ativada. Por exemplo, um nvel BAIXO
3
A (enquanto
todas as demais entradas estiverem em ALTO) produzir na sada 011, que vem a ser o cdigo
binrio correspondente a 3. Note que
0
A no est conectado as portas lgicas, pois a sada do
decodificador deve ser 000 quando nenhuma das entradas
1
A a
9
A estiver em BAIXO.




O0
LSB
O1
O2
MSB
A0
A1
A2
A3
A4
A5
A6
A7
8
entradas






0
A

1
A

2
A

3
A

4
A

5
A

6
A

7
A

O
2
O
1
O
0

X 1 1 1 1 1 1 1 0 0 0
X 0 1 1 1 1 1 1 0 0 1
X 1 0 1 1 1 1 1 0 1 0
X 1 1 0 1 1 1 1 0 1 1
X 1 1 1 0 1 1 1 1 0 0
X 1 1 1 1 0 1 1 1 0 1
X 1 1 1 1 1 0 1 1 1 0
X 1 1 1 1 1 1 0 1 1 1

CIRCUITOS COMBINACIONAIS
66

7 5 3 1 0
7 6 3 2 1
7 6 5 4 2
A A A A O
A A A A O
A A A A O
+ + + =
+ + + =
+ + + =



Exerccios:
1- Projetar o codificador acima com entrada ativo-ALTO.
2- Projetar o seguinte codificador:
entrada sada
I
0
00110011
I
1
11110000
I
2
01010101
I
3
00011100

O codificador pode ser usado na interface entre um teclado e um circuito digital. Quando
uma tecla pressionada, apenas uma das vrias sadas do teclado desativada (nvel 0) e
consequentemente, apenas uma das entradas do codificador recebe sinal 0. Desta forma, o binrio
na sada do codificador corresponde ao decimal da tecla pressionada.



A tabela de combinaes abaixo representa o codificador com prioridade. Isto porque
quando duas entradas forem acionadas ao mesmo tempo, a sada responder entrada com maior
ndice, ou seja, se as entradas E
5
e E
4
forem acionadas simultaneamente, o circuito optar por
fornecer o binrio equivalente ao decimal 5. Assim, a entrada E
5
tem prioridade sobre as entradas
E
4
, E
3
, E
2
, E
1
e E
0
.
A entrada EI corresponde entrada enable. Quando em nvel 0, o circuito fica habilitado.
As sadas (S
2
, S
1
e S
0
) apresentam resultado na forma complementar, ou seja, quando a entrada
E
5
acionada (nvel 0), em vez de apresentar o resultado 101 (decimal 5), apresenta 010
(complemento de 5).

Entradas Sadas
EI E
0
E
1
E
2
E
3
E
4
E
5
E
6
E
7
S
2
S
1
S
0
GS E0
1 X X X X X X X X 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0

CIRCUITOS COMBINACIONAIS
67
0 X X X X X X X 0 0 0 0 0 1
0 X X X X X X 0 1 0 0 1 0 1
0 X X X X X 0 1 1 0 1 0 0 1
0 X X X X 0 1 1 1 0 1 1 0 1
0 X X X 0 1 1 1 1 1 0 0 0 1
0 X X 0 1 1 1 1 1 1 0 1 0 1
0 X 0 1 1 1 1 1 1 1 1 0 0 1
0 0 1 1 1 1 1 1 1 1 1 1 0 1

GS e E0 correspondem s sadas de controle. Quando em operao (EI = 0) so
complementares entre si. Quando EI = 0, GS assume 0 enquanto uma tecla permanecer
pressionada. Quando a tecla liberada, GS retorna ao nvel 1.
Os sinais gerados em GS e E0 so usados, por exemplo, nas entradas tipo clock (relgio)
de registradores para armazenamento de dados, os quais sero vistos posteriormente.

3.1. Circuitos Integrados Comerciais
A tabela abaixo apresenta alguns dos circuitos integrados codificadores.

74147 codificador decimal-BCD com prioridade
74148 codificador de 8 para 3 linhas com prioridade

4- Demultiplexadores
Estes circuitos realizam a operao inversa quela dos multiplexadores. A informao
recebida acessa uma nica entrada de dados. Esta informao enviada para uma das N sadas
definida por uma combinao binria presente nas M entradas de seleo.
O nmero M de entradas de seleo tal que 2
M
= N. Assim, cada uma das 2
M

combinaes binrias possveis nas entradas de seleo corresponde a um dos N canais de sada.
Em outras palavras, o demultiplexador pega bits de uma fonte de dados, um de cada vez, e os
distribui seletivamente para um dos N caminhos de sada, como se fosse uma chave seletora de
diversas posies.

Abaixo, a tabela correspondente figura anterior e a estrutura lgica de um
demultiplexador de uma linha para quatro linhas (1/4). Note que este ltimo um decodificador
com a modificao que cada porta tem uma entrada adicional a qual ligada linha de dados.

Entradas de seleo Decimal Destino
S
1
S
0
Equivalente do Dado
0 0 0 C
0

0 1 1 C
1

1 0 2 C
2

1 1 3 C
3


CIRCUITOS COMBINACIONAIS
68


4.1. Aplicaes
a) Associao de demultiplexadores
O prodedimento similar quele usado na associao de decodificadores e
multiplexadores. Como exemplo apresentado o circuito equivalente a um demultiplexador com
16 sadas.


b) Uso do decodificador como demux
Um decodificador, quando ligado convenientemente, pode realizar a funo de um
demux. Abaixo so apresentados os procedimentos para obteno de um demux a partir de um
decodificador:
i) No caso de decodificadores com N entradas, considera-se a entrada mais significativa do
decodificador como entrada de dados;
ii) Considera-se as demais entradas do decodificador como entrada de seleo do demux;
iii) Das 2
N
sadas do decodificador, considera-se as primeiras 2
N-1
sadas menos significativas
como sadas do demux.


CIRCUITOS COMBINACIONAIS
69


A entrada D (a mais significativa) usada como entrada de dados, enquanto as demais
entradas (C, B e A) como entradas de seleo do demultiplexador. Somente as oito primeiras
sadas do decodificador foram consideradas como sadas do demux.

Exerccio: O 74154 um decodificador que pode ser usado como demultiplexador de 16 sadas.
Este CI possui 4 entradas de dados, 16 sadas e 2 entradas de habilitao ativo-BAIXO. Utilize
CIs 74154 para construir um demux de 32 canais.

O circuito integrado 74138 pode ser utilizado como decodificador 1 para 8, mas tambm
como um demultiplexador. A entrada de habilitao
1
E usada como entrada de dados,
enquanto as duas outras entradas de habilitao so mantidas em seus estados ativos. As entradas
A
2
A
1
A
0
so usadas como linhas de seleo. Para ilustrar a operao do circuito vamos assumir
que as entradas de seleo so 000. Com tal cdigo de entrada a nica sada ativa
0
O , ao passo
que todas as demais esto no nvel alto.
0
O assume nvel alto se
1
E for para alto e assume nvel
baixo de
1
E for para o nvel baixo. De forma idntica, um outro cdigo aplicado as entradas
A
2
A
1
A
0
vai fazer com que a sada selecionada siga o dado na entrada de dados.

Entrada de dados
+5V
E
1
E
2
E
3
A
2
A
1
Decodificador/demultiplicador - 74138
A
0
cdigo de
seleo
O
7
O
6
O
5
O
4
O
3
O
2
O
1
O
0

4.2. Circuitos Integrados Comerciais
A tabela abaixo apresenta alguns dos circuitos integrados demultiplexadores.

74154 decodificador/demultiplexador de 4 para 16 linhas
74155 decodificador/demultiplexador duplo de 2 para 4 linhas
74138 decodificador/demultiplexador de 3 para 8 linhas

CIRCUITOS COMBINACIONAIS
70

5 Conversores de Cdigos
Freqentemente, uma informao disponvel em forma codificada deve ser traduzida para
um cdigo diferente. Um circuito lgico que realiza esta traduo chamado conversor de
cdigo. Um conversor de cdigo pode ser construdo ligando um decodificador a um codificador
em cascata, conforme a figura abaixo. Um arranjo particular de bits identifica uma linha Z.
Correspondendo linha Z selecionada, um outro arranjo particular de bits, ou seja, uma palavra
caracterstica, aparecer na sada do codificador. O nmero mximo de palavras de sada possvel
2
M
, mas o nmero de bits na palavra de sada no precisa guardar nenhuma relao especial
com o nmero de linhas de entrada do decodificador.

Z0
Z1
.
ZN-1
Codificador Decodificador
A0
A1
.
.
AM-1
B0
B1
.
.
BK-1


5.1. Conversor BCD para 7 segmentos
Um exemplo de conversor de cdigo aparece em conexo com o dispositivo digital de
display representado abaixo. Este dispositivo, chamado display de sete segmentos, possui sete
segmentos, identificados pelas letras de a a g, que podem ser iluminados individualmente para
formar os dgitos decimais de 0 a 9 e algumas vezes os hexadecimais de A a F. A iluminao
feita atravs de diodos emissores de luz (LEDs) que so feitos de um material que emite luz
quando a corrente eltrica passa por eles.



Nos casos destes displays, um decodificador especial, decodificador para sete segmentos,
aciona convenientemente um grupo desses segmentos para formar o caracter desejado. Por
exemplo, se a entrada BCD (decimal codificado em binrio) for DCBA = 0100, correspondente
ao decimal 4, o decodificador aciona os segmentos bcfg, ou seja, os leds contidos em tais
segmentos so acesos. A disposio dos leds no interior dos segmentos pode ser segundo uma
das formas apresentas a seguir:

CIRCUITOS COMBINACIONAIS
71
Decodificador
para 7
Segmentos
Tipo
Anodo
Comum
Decodificador
para 7
Segmentos
Tipo
Catodo
Comum
D
C
B
A
D
C
B
A
Vcc


Na figura anterior esquerda o anodo ligado a Vcc. Neste caso, cada led acende com
um nvel 0 colocado no seu catodo pelo decodificador para 7 segmentos. O display conhecido
como do tipo anodo comum, por exemplo, o 7446. No caso da figura direita, o catodo ligado
terra. Neste caso, o led acende com um nvel 1 colocado no seu anodo pelo decodificador para
sete segmentos. O display conhecido como do tipo catodo comum, por exemplo, o 7448.
Ao se adquirir um display, deve-se cuidar para que ele seja compatvel com o
decodificador, ou seja, ambos devem ser do mesmo tipo: anodo ou catodo comum.
Enquanto os leds operam emitindo luz, os displays tipo cristal lquido (Liquid-Crystal-
Display - LCD) operam refletindo a luz. A grande vantagem dos LCDs sobre os LEDs est no
seu baixo consumo, da ordem de nanowatts. Por esta razo, so usados largamente em circuitos
alimentados por baterias, tais como calculadoras e relgios.
No h concordncia completa sobre a terminologia a ser aplicada a conversores de
cdigo. Por exemplo, o conversor de cdigo BCD para sete segmentos descrito acima, que um
componente comercial disponvel, chamado, por alguns fabricantes, decodificador porque o
conversor de cdigo acoplado ao display recebe a entrada em BCD e mostra a mesma
explicitamente. Vista desta maneira, a combinao de conversor e display constitui-se em um
decodificador e, por extenso, o termo aplicado tambm ao conversor de cdigo.

5.2. Conversor BCD 8421 para Excesso de 3
Monta-se a tabela verdade na qual as entradas so os bits do cdigo de BCD 8421 e as
sadas so os respectivos bits do cdigo Excesso de 3.

BCD 8421 Excesso 3
A B C D S
3
S
2
S
1
S
0

0 0 0 0 0 0 1 1
0 0 0 1 0 1 0 0
0 0 1 0 0 1 0 1
0 0 1 1 0 1 1 0
0 1 0 0 0 1 1 1
0 1 0 1 1 0 0 0
0 1 1 0 1 0 0 1
0 1 1 1 1 0 1 0
1 0 0 0 1 0 1 1
1 0 0 1 1 1 0 0
1 0 1 0 X X X X
1 0 1 1 X X X X
1 1 0 0 X X X X
1 1 0 1 X X X X
1 1 1 0 X X X X
1 1 1 1 X X X X

CIRCUITOS COMBINACIONAIS
72
Nota-se que o cdigo Excesso de 3 utilizado aqui para representar at o algarismo 9. As
outras possibilidades no iro ocorrer, logo, para estas condies a resposta torna-se irrelevante.
Da tabela so extradas as expresses:

S ABCD ABCD ABCD ABCD ABCD 3 = + + + +
S ABCD ABCD ABCD ABCD ABCD 2 = + + + +
S ABCD ABCD ABCD ABCD ABCD 1 = + + + +
S ABCD ABCD ABCD ABCD ABCD 0 = + + + +

Para simplificar as expresses, utiliza-se o mapa de Karnaugh:

S
3

CD CD CD
CD
AB
0 0 0 0
AB
0 1 1 1
AB X X X X
AB
1 1 X X
S A BD BC 3 = + +


S
2

CD CD CD
CD
AB
0 1 1 1
AB
1 0 0 0
AB X X X X
AB
0 1 X X
S BD BC BCD 2 = + +


S
1

CD CD CD
CD
AB
1 0 1 0
AB
1 0 1 0
AB X X X X
AB
1 0 X X
S CD CD 1 = +


S
0

CD CD CD
CD
AB
1 0 0 1
AB
1 0 0 1
AB X X X X
AB
1 0 X X
S D 0 =


O circuito decodificador/conversor fica:


CIRCUITOS COMBINACIONAIS
73


Ao ser aplicado o cdigo BCD nos terminais de entrada A, B, C e D, aparecer o cdigo
Excesso de 3 nos terminais de sada S
3
, S
2
, S
1
e S
0
.
O procedimento anterior o mesmo para o projeto de quaisquer conversores de cdigos.
Dados dois cdigos, um de entrada e outro de sada, projeta-se o circuito combinacional que
realiza a converso entre eles utilizando-se a tabela verdade dos respectivos cdigos e o mapa de
Karnaugh para simplific-lo.

Exerccios: Projetar o circuito combinacional para realizar a converso:
1- do cdigo Gray para binrio.
2- de BCD para binrio.
3- de binrio para BCD.
4- de excesso 3 para BCD
5- de BDC para o cdigo deGray.
6- de BCD para cdigo de 7 segmentos.

6- Circuitos Aritmticos

Denomina-se circuito aritmtico quele capaz de executar operaes aritmticas, tais
como adio, subtrao, multiplicao e diviso.
As operaes aritmticas no sistema binrio seguem o mesmo princpio usado na
aritmtica decimal.

6.1. Adio
Para executar a adio de dois nmeros binrios, deve-se fazer uso da seguinte tabuada:

0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 0 e vai 1
1 + 1 + 1 = 1 e vai 1


CIRCUITOS COMBINACIONAIS
74
Este ltimo caso acontece quando h dois bits 1 em determinada posio e o carry (vai
um) gerado pela posio anterior 1.
O bit vai um (carry) corresponde ao conhecido transporte na adio decimal. Por
exemplo, 9 + 8 = 7 e vai 1.

Exemplo: Realizar a operao 12 + 6 em binrio.

1 1
1 1 0 0 +
0 1 1 0
1 0 0 1 0

Soluo: 10010
2
= 18
10


Adio Binria versus Adio Lgica- importante entender a diferena entre adio
lgica e adio binria. A adio lgica corresponde adio booleana OU, realizada pela porta
lgica OU, a qual produz uma sada 1 sempre que uma ou mais de suas entradas for 1. A adio
binria uma adio aritmtica que produz a soma algbrica de dois nmeros distintos. Embora
o smbolo + seja utilizado para indicar ambas as operaes, o seu significado estar claramente
definido pelo contexto em que for utilizado.
Adio lgica Adio binria
1 + 1 = 1 1 + 1 = 0 e vai 1
1 + 1 + 1 = 1 1 + 1 + 1 = 1 e vai 1

Exerccios: Adicione aritmeticamente os seguintes nmeros binrios:
(a) 10110 + 00111, (b) 011.101 + 010.010, (c) 10001111 + 00000001, (d) 1010 + 1011

O objetivo a seguir projetar um circuito com portas lgicas que permita a obteno da
soma de duas palavras (A e B), cada uma com 4 bits:

C
4
C
3
C
2
C
1
0 Transporte
Palavra A A
4
A
3
A
2
A
1
+

Palavra B B
4
B
3
B
2
B
1
S
4
S
3
S
2
S
1


O circuito que vai executar a soma dos bits A
1
e B
1
conhecido como somador
incompleto. Ele possui duas entradas (A
1
e B
1
) e fornece duas sadas: a soma S
1
e o transporte
C
1
. Este transporte ser acrescentado soma dos bits A
2
e B
2
.
O circuito que vai executar a soma dos bits 2, 3 e 4, ou seja, A
2
com B
2
, A
3
com B
3
e A
4

com B
4
conhecido como somador completo. Ele possui trs entradas: A
i
, B
i
(i = 2, 3, 4) e C
j

(j = 1, 2, 3). Fornece duas sadas: a soma dos bits correspondente e o transporte.

6.1.1. Somador Incompleto (Half Adder)

Entradas Soma Carry
A
i
B
i
S
i
C
i

0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
S
i
= A
i
B
i


CIRCUITOS COMBINACIONAIS
75
C
i
= A
i
B
i




6.1.2. Somador Completo (Full Adder)

C
i
A
i
B
i
S
i
C
o

0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

S
i
= A
i
B
i
C
i

C
o
= A
i
B
i
+ C
i
A
i
+ C
i
B
i




O circuito que executa a soma de duas palavras de 4 bits pode ser obtido pelo
cascateamento de um somador incompleto e trs somadores completos (somador paralelo),
conforme a figura abaixo.
O timo carry (C
4
) pode ser usado como um sinal de overflow (erro de transbordo). Ele
ser igual a 1 quando a soma das duas parcelas ultrapasar o decimal 15. Pode ser considerado
como o bit mais significativo do resultado. Por outro lado, o somador incompleto da figura
anterior pode ser substitudo por um somador completo desde que o carry de entrada seja
colocado em nvel 0.


6.1.3. Somador Completo a partir de Meios Somadores

CIRCUITOS COMBINACIONAIS
76

Pode-se construir um somador completo com dois meios somadores a partir da anlise
das expresses de ambos.
Para o meio somador tem-se:
S
i
= A
i
B
i

C
i
= A
i
B
i

E para o somador completo:
S
i
= A
i
B
i
C
i

C
o
= A
i
B
i
+ C
i
A
i
+ C
i
B
i
= C
i
(A
i
B
i
) + A
i
B
i




6.2. Subtrao

Para executarmos a subtrao de dois nmeros binrios, devemos fazer uso da seguinte
tabuada:
0 0 = 0
0 1 = 1 e empresta 1
1 0 = 1
1 1 = 0

O bit empresta (borrow) tem o mesmo significado daquele do sistema decimal. Por
exemplo, 7 - 9 = 8 e empresta 1.


Exemplo: Realizar a subtrao dos nmeros 1100 e 0110.

-1 -1
1 1 0 0
-
0 1 1 0
0 1 1 0

Soluo: 0110
2
= 6
10


Aqui se pode adotar um procedimento similar adio no projeto de circuitos subtratores
incompleto e completo.



6.2.1. Subtrator Incompleto

CIRCUITOS COMBINACIONAIS
77

Entradas Subtrao Emprstimo
A
1
B
1
S
1
E
1

0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
S A B 1 1 1 =
E A B 1 1 1 =



6.2.2. Subtrator Completo

E
i
A
i
B
i
S
i
E
o

0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
S A B E i i i i =
Ei i Ei i i i o B + A + B A E =




6.3. Somador/Subtrator Completo

Agora pode-se realizar um circuito que realize as duas operaes. Para isso introduzida
outra entrada que permanecendo em nvel 0, faz o circuito efetuar uma soma completa e,
permanecendo em nvel 1, efetua uma subtrao completa.
Monta-se a tabela verdade deste circuito sendo M a varivel de controle, T
i
o transporte
de entrada e T
o
o transporte de sada:


E
I
E
I
E
0

CIRCUITOS COMBINACIONAIS
78
M A B T
i
S T
o

0 0 0 0 0 0
0 0 0 1 1 0
0 0 1 0 1 0
0 0 1 1 0 1
0 1 0 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
0 1 1 1 1 1
1 0 0 0 0 0
1 0 0 1 1 1
1 0 1 0 1 1
1 0 1 1 0 1
1 1 0 0 1 0
1 1 0 1 0 0
1 1 1 0 0 0
1 1 1 1 1 1

As equaes simplificadas ficam:
S = A B T
i

T
o
= B.T
i
+ (M A).(B + T
i
)

Exerccios:
1- Implementar o circuito somador/subtrator com portas lgicas.
2- Esquematizar o circuito de um subtrator completo para dois nmeros de quatro algarismos
utilizando blocos subtratores.

6.4. Nmeros Negativos
A operao subtrao pode ser executada atravs de um procedimento de adio.

6.4.1. Representao sinal-magnitude
Esta notao utiliza um bit a mais para a distino entre nmeros positivos e negativos.
Quando o nmero negativo, o bit mais esquerda deve ser 1; j quando o nmero positivo
este bit deve ser 0.
Exemplo:
+14 = 01110
-14 = 11110

6.4.2. Complemento de 1
Neste caso, o nmero negativo obtido do complemento, bit a bit, do nmero positivo.
Exemplo: Representar o -14 em complemento de 1.
-14 = 0001
6.4.3. Complemento de 2
O nmero negativo obtido da representao em complemento de 1 acrescido de uma
unidade. Se n bits so usados para escrever um nmero, pode-se mostrar que inteiros de (-2
n-1
) a
(2
n-1
)-1 podem ser representados de maneira nica, incluindo o zero.

CIRCUITOS COMBINACIONAIS
79
Por exemplo: com 2 bits temos 4 nmeros que podem ser escritos - -2, -1, 0, 1; com 3 bits temos
8 nmeros diferentes que podem ser representados: -4, -3, -2, -1, 0, 1, 2, 3; com 4 bits podemos
representar os nmeros de 8 a +7.

Exemplo: Representar o -14 em complemento de 2.
Neste exemplo so necessrios, pelo menos, 5 bits, j que este nmero est entre 15 e -16.

0 1 1 1 0 (14 em 5 bits)

1 0 0 0 1 (14 em C1)
+ 1
1 0 0 1 0 (14 em C2)

Dado um nmero representado em complemento de 2, pode-se saber se este nmero
positivo ou negativo observando seu bit mais esquerda. Se for igual a 0 o nmero positivo, e
se for igual a 1 o nmero negativo.
Podemos utilizar outro mtodo para obter o complemento de 2: comeando pelo bit
menos significativo e movendo-se para a esquerda, repetimos cada bit at passarmos pelo
primeiro bit 1, a partir da complementamos cada bit.

Representao de nmeros com sinal em complemento de 2: O sistema em complemento de 2
para representao de nmeros binrios com sinal funciona como a seguir:
Se o nmero positivo, a magnitude representada na forma normal do nmero, com um bit
de sinal de valor 0, colocado a esquerda do bit mais significativo da magnitude. Exemplo:
+45=0101101.
Se o nmero negativo, a magnitude representada na forma de complemento de 2 do
nmero, e um bit de sinal de valor 1 colocado a esquerda do bit mais significativo da
magnitude. Exemplo: -45=1010011.

O mdulo de um nmero negativo representado em complemento de 2 pode ser obtido
realizando-se a operao mostrada no exemplo a seguir.

Exemplo: Seja o nmero 10010 em complemento de 2. Obter o mdulo deste nmero.

1 0 0 1 0 (C2)

0 1 1 0 1 (C1)
+ 1
0 1 1 1 0 (mdulo)

Ou seja: 01110
2
= 14
10

Portanto, o nmero binrio 10010, em complemento de 2, representa o decimal -14.

Exerccios:
1- Transforme os nmeros decimais em nmeros binrios, representando em complemento de 2.
Use um total de cinco bits, incluindo o do sinal: (a) +13, (b) 9, (c) +3, (d) 2, (e) 8.
2- Transforme os nmeros decimais em nmeros binrios, representando em complemento de 2.
Use um total de oito bits, incluindo o do sinal: (a) +32, (b) 14, (c) +63, (d) 104, (e) 1.

CIRCUITOS COMBINACIONAIS
80
3- Cada nmero binrio est representado em complemento de 2. Determine o valor decimal de
cada um deles: (a) 01100, (b) 11010, (c) 10001, (d) 100011, (e) 1000000, (f) 0111111,
(g) 01111011, (h) 100000, (i) 11111111, (j) 10000001.

A operao em complemento de 2 permite transformar uma operao de subtrao em
uma operao de soma.
Pode-se mostrar que quando inteiros sinalizados em complemento de 2, se adicionados na
maneira usual, o resultado ser corretamente expresso em complemento de 2 sendo que somente
os n bits menos significativos so considerados. As parcelas que sero adicionadas devem
apresentar sempre o mesmo nmero de bits e o resultado tambm ter o mesmo nmero de bits.

Exemplo 1: Realizar a operao 72-35 em complemento de 2.
Tem-se que 72-35 = 72 + (-35) e n deve ser, no mnimo, igual a 8, caso no seja
especificado nenhum outro valor (possvel).

Desse modo:
72
10
= 01001000
2

35
10
= 00100011
2
11011100 (C1) 11011101 (C2)

0 1 0 0 1 0 0 0 +
1 1 0 1 1 1 0 1
1 0 0 1 0 0 1 0 1



O resultado obtido 00100101.
um nmero positivo e corresponde ao decimal 37.

Exemplo 2: Realizar a operao -29-90 em complemento de 2.
Tem-se que -29-90 = -29 + (-90) e n deve ser, no mnimo, igual a 8, j que o
resultado deve ser -119 e ser expresso em complemento de 2.

Desse modo:
29
10
= 00011101
2
11100010 (C1) 11100011 (C2)
90
10
= 01011010
2
10100101 (C1) 10100110 (C2)

1 1 1 0 0 0 1 1 +
1 0 1 0 0 1 1 0
1 1 0 0 0 1 0 0 1



O resultado obtido 10001001.

um nmero negativo e, portanto, est em complemento de 2. Para obtermos o
mdulo do nmero correspondente em decimal devemos obter o complemento de 2 do resultado
e, teremos, o decimal -119.

Descartado o resultado contm o mesmo nmero de bits que as parcelas
Descartado

CIRCUITOS COMBINACIONAIS
81
Exerccios:
1- Realize as operaes: a) 20 + 15 b) 20 15, c) 20 + 15, d) 20 15.
2- Adicione os seguintes nmeros binrios com sinal. Expresse a soma como nmero binrio e
como decimal: (a) 100111 + 111011, (b) 100111 + 011001.
3- Encontre o resultado da subtrao dos pares de nmeros listados a seguir, representados em
complemento de 2. Expresse o resultado em binrio e como decimal: (a) 01001 11010,
(b) 10010 - 10011.
4- Efetue as seguintes operaes no sistema em complemento de 2. Use oito bits, incluindo o do
sinal, para cada nmero. Verifique os resultados convertendo de volta para o sistema decimal.
(a) adicione +9 a +6, (b) adicione +14 a 17, (c) adicione +19 a 24, (d) adicione -48 a 80,
(e) subtraia +16 de +17, (f) subtraia +21 de 13, (g) subtraia 36 de 15.

6.5. Multiplicao e Diviso
Multiplicao e diviso no sistema binrio so efetuadas da mesma maneira que no
sistema decimal.

Exemplo de multiplicao em aritmtica binria:

1 1 1 0
1 0 1
1 1 1 0
0 0 0 0
1 1 1 0
1 0 0 0 1 1 0

Exemplo de diviso em aritmtica binria:

1 0 0 1 0 0 1 1 0 1
1 0 1 1 1 1 0
1 0 0 0
1 0 1
0 0 1 1 0
1 0 1
0 0 1 1

Exerccios:
1- Multiplique os seguintes pares de nmeros: (a) 111 x 101, (b) 1011 x 1011,
(c) 101.101 x 110.010, (d) .1101 x .1011
2- Efetue as seguintes divises: (a) 1100 100, (b) 111111 1001, (c) 10111 100

7- Comparadores
Este tipo de circuito usado quando se deseja fazer a comparao entre as magnitudes de
duas palavras (A e B), cada uma com n bits.

O circuito meio-comparador indica as relaes entre duas variveis, sendo cada uma
constituda de um bit. Sua tabela verdade fica:

Resto

CIRCUITOS COMBINACIONAIS
82
A B A > B A < B A = B
0 0 0 0 1
0 1 0 1 0
1 0 1 0 0
1 1 0 0 1

As expresses lgicas so dadas por:
B A B A B A F
B A F
B A F
) B A (
) B A (
) B A (
= + =
=
=
=
<
>


E o circuito:


Em um comparador completo as sadas do meio-comparador so combinadas com os dois
bits de entrada do primeiro para a formao das sadas.
Portas OU-EXCLUSIVO tambm podem ser usadas para comparar dois nmeros e
determinar se eles so iguais. O circuito compara os dois nmeros bit a bit sendo que o bit menos
significativo de cada uma das palavras colocada numa ou-exclusiva, a seguir o prximo bit at
chegarmos nos bits mais significativos. A sada de cada porta ou-exclusiva colocada como
entrada de uma NO-OU. Um 0 na sada da NO-OU indica que os nmeros no so iguais e
um nvel 1 na sada significa que os nmeros so iguais.

8- Unidade Lgica-Aritmtica (ULA)
Uma unidade lgica-aritmtica (ULA) um dispositivo combinacional que aceita duas
palavras de entrada de n bits A = A
n-1
...A
0
e B = B
n-1
...B
0
. As entradas A e B podem ser nmeros
ou, simplesmente, representar alguma informao arbitrria codificada em forma binria. A ULA
tem uma entrada de modo M e um nmero de bits seletores de funo S
0
, S
1
, ... A ULA gera uma
funo de sada F = F
n-1
...F
0
, que relacionada s entradas por lgica ou aritmtica. A entrada de
modo M determina se a funo gerada lgica ou aritmtica. Os bits seletores de funo
determinam a funo especfica a ser gerada.
Como um somador de diversos bits, uma ULA pode ser construda como uma cascata de
estgios idnticos, conforme indicado na figura . Aqui se usou dois bits seletores de funo. Uma
estrutura de portas possvel para cada um dos estgios (idnticos) mostrada na figura 1b.
Quando uma operao lgica for desejada, faz-se M = 0. No modo aritmtico M= 1 e a
porta que recebe o vai-um habilitada.

CIRCUITOS COMBINACIONAIS
83

Figura 1a


Figura 1b

Abaixo, as tabelas de funes geradas pela estrutura lgica da figura 1. Observe que nas
duas ltimas, o smbolo + usado para indicar uma soma e no uma operao lgica OU.

Funo lgica com M = 0
Funo
S
1
S
0
Lgica F
i
Comentrio
0 0 Fi = Ai Entrada A transferida para a sada
0 1
Fi = Ai
Entrada A complementada e transferida
1 0 Fi = Ai Bi OU-EXCLUSIVO
1 1
Fi = Ai Bi
NO-OU-EXCLUSIVO

Funes aritmticas com M = 1 e C
0
= 0
Funo
S
1
S
0
Aritmtica F Comentrio
0 0 F = A Entrada A transferida para a sada
0 1
F = A
Complemento de um de A
1 0 F = A +B Soma de A e B
1 1
F = A +B
Soma de B e complemento de um de A

Funes aritmticas com M = 1 e C
0
= 1

CIRCUITOS COMBINACIONAIS
84
Funo
S
1
S
0
Aritmtica F Comentrio
0 0 F = A +1 Incrementa A
0 1
F = A +1
Complemento de dois de A
1 0 F = A +B+1 Incrementa soma de A e B
1 1
F = A +B+1
B menos A

9- Geradores e Detetores de Paridade
Freqentemente um bit extra adicionado a uma palavra binria para dar paridade a esta
palavra, ou seja, para podermos testar se algum bit da palavra mudou ao longo da transmisso de
dados de um circuito a outro.
Uma palavra binria tem paridade par ou mpar conforme o nmero de bits iguais a 1 na
palavra for par ou mpar. Assim o byte 10000011 tem paridade mpar e o byte 10000001 tem
paridade par.
O estabelecimento de paridade vantajoso quando as palavras devem ser transmitidas de
um ponto a outro e existe a possibilidade de que distrbios aleatrios possam causar erros na
transmisso de modo que um 1 transmitido seja recebido como um 0 ou vice-versa.

9.1. Circuito gerador de paridade
Dada uma palavra com 3 bits, deseja-se realizar um circuito que d paridade mpar a esta
palavra.
A
2
A
1
A
0
P
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0

Logo, 0 1 2 A A A P =

9.2. Circuito detetor de paridade
Dada uma palavra com 4 bits, sendo um bit paridade, deseja-se realizar um circuito que
verifique se a palavra tem paridade mpar. A sada S = 0 indica que o dado est correto. Uma
sada igual a S = 1 indica que houve erro na transmisso.


CIRCUITOS COMBINACIONAIS
85

A
2
A
1
A
0
P S
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 1
0 1 1 1 0
1 0 0 0 0
1 0 0 1 1
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1

Portanto, P A A A S 0 1 2 =

Como ambos circuitos obtidos so semelhantes, pode-se definir uma estrutura que realize
tanto a gerao quanto a deteo de paridade, conforme mostra a figura seguinte.



Operao:
Se X = 0 Y = P (gerador)
Se X = P Y = S (detetor)


Esquema de transmisso paralela de dados com paridade:




CIRCUITOS COMBINACIONAIS
86
Exerccios:

1) Esquematize o bloco de um multiplex para executar a expresso: L = A B C.

2) Utilizando o bloco de um multiplex, elabore o circuito que executa a tabela abaixo:
A B C S
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0

3) Refira-se figura abaixo. Nela so apresentadas as formas de onda nos pinos de seleo e
strobe de um multiplexador. Liste as sadas durante cada um dos pulsos (a, b, c, ...). Considere
que nos canais de dados so apresentados os bits 10010110 e mantidos constantes durante a
operao do mux. Obs.: nvel lgico alto = 1; nvel lgico baixo = 0.


4) Utilizando blocos multiplex, confeccione um decodificador que transforme do sistema binrio
comum para o cdigo de Gray.
A B C D S
1
S
2
S
3
S
4
Canais de Informao
0 0 0 0 0 0 0 0 I
0

0 0 0 1 0 0 0 1 I
1

0 0 1 0 0 0 1 1 I
2

0 0 1 1 0 0 1 0 I
3

0 1 0 0 0 1 1 0 I
4

0 1 0 1 0 1 1 1 I
5

0 1 1 0 0 1 0 1 I
6

0 1 1 1 0 1 0 0 I
7

1 0 0 0 1 1 0 0 I
8

1 0 0 1 1 1 0 1 I
9

1 0 1 0 1 1 1 1 I
10

1 0 1 1 1 1 1 0 I
11

1 1 0 0 1 0 1 0 I
12

1 1 0 1 1 0 1 1 I
13

1 1 1 0 1 0 0 1 I
14

1 1 1 1 1 0 0 0 I
15


5) (a) Use multiplexadores de oito entradas de dados para gerar Z =
m
(0, 3, 5, 6, 9, 10, 12, 15).
(b) Desenhe a estrutura que gera a mesma funo usando somente portas NAND.

CIRCUITOS COMBINACIONAIS
87
(c) Suponha que as portas NAND disponveis so do tipo duplo com quatro entradas (ou seja,
cada CI contm duas portas NAND, e cada porta possui quatro entradas). Compare o
nmero de CIs necessrios para os dois tipos de implementao.

6) Utilizando somente blocos multiplex de oito canais, esquematize um sistema multiplex de 32
canais.

7) Elabore um decodificador 3 para 8 onde, conforme as combinaes entre as entradas, uma
entre as oito sadas ativada em nvel 1.

8) Projete um circuito combinacional para em um conjunto de 4 sadas fornecer nvel 0 em
apenas cada uma delas por vez (estando as demais em nvel 1), conforme seleo binria aplicada
s entradas digitais.

9) Elabore um codificador Decimal/Binrio para, a partir de um conjunto de teclas numeradas de
0 a 9, fornecer nas sadas o cdigo correspondente. Considere que as entradas das portas em
vazio equivalem a aplicao de nvel lgico 1.

10) Desenhe o diagrama lgico de um codificador com prioridade que possua quatro entradas I
0
,
I
1
, I
2
e I
3
e duas sadas A
1
e A
0
. I
3
deve ter prioridade sobre I
2
, e assim por diante. Inclua uma
entrada de habilitao. Faa com que as entradas e sadas sejam ativas quando altas.

11) Liste as leituras (4 bits) nas sadas dos indicadores BCD para cada um dos pulsos mostrados
na figura abaixo.


12) Desenhe o circuito de um demultiplex de 16 canais.

13) Utilizando o bloco de um demultiplex, elabore um decodificador 4 para 16, onde apenas uma
sada ativada para cada combinao da entrada.

14) Projete o circuito lgico de um demux usando um decodificador.

15) Refira-se figura abaixo. Liste a sada (0-7) do demultiplexador que est sendo ativada
durante cada um dos pulsos de entrada

CIRCUITOS COMBINACIONAIS
88


17) Projete um conversor de cdigo que aceite como entrada a representao BCD de um dgito
decimal e, como sadas, linhas que acionem os segmentos apropriados de um display de sete
segmentos (catodo comum) que mostre o dgito decimal que aparece na entrada.

18) Faa o projeto de um circuito para, a partir de um cdigo binrio, escrever a seqncia do
sistema hexadecimal em um display de 7 segmentos anodo comum.

19) Realize as seguintes operaes aritmticas binrias:
a) 11000011 + 00111100
b) 01101110 + 00111101
c) 11011000 00110011
d) 1001 1101

20) O nmero 01111110 est representado em complemento de dois. Este nmero positivo ou
negativo? Por qu?

21) Represente os seguintes nmeros decimais com sinal para sua forma complemento de dois de
um byte e forma sinal-magnitude de 8 bits: +12 12

22) Converta os seguintes nmeros dados em complemento de dois para seus equivalentes
decimais com sinal:
01110100 11011101

23) Faa as seguintes operaes usando nmeros em complemento de dois, primeiro em 8 bits e,
em seguida, utilizando o nmero mnimo de bits:
a) 135 b) 1929 c) 12+13
d)1213 e) 12+13 f) 1213

24) Desenhe um sistema somador para 2 nmeros de 2 bits apenas com blocos de Somadores
Completos.

25) Desenvolva um circuito com uma entrada de controle M, para fornecer sada o
complemento de 1 de um nmero binrio de 1 bit, ou seja,
M = 0 Sada = nmero de entrada ou M = 1 Sada = complemento de 1.
26) Esquematize, em blocos, um sistema subtrator para 2 nmeros de 2 bits.


CIRCUITOS COMBINACIONAIS
89
27) Elabore um Meio Somador (M = 0) / Meio Subtrator (M = 1).

28) Esquematize, em blocos, um sistema subtrator para 2 nmeros de 4 bits.

29) Utilizando o sistema obtido no exerccio anterior, faa um estudo e conclua qual o resultado
obtido no caso do minuendo ser menor que o subtraendo.

30) Esquematize, em blocos, um sistema Somador/Subtrator para 2 nmeros de 4 bits.

31) Utilizando blocos de Somadores Completos, elabore um sistema subtrator para 2 nmeros de
2 bits.

32) Utilizando blocos Somadores Completos, elabore um sistema para nmeros de 2 bits que
faa soma ou subtrao, conforme o nvel aplicado a uma entrada de controle M (M=0 soma,
M=1 subtrao)

33) Esquematize um sistema Somador/Subtrator Completo para dois nmeros binrios de trs
algarismos.

34) Projetar um comparador para duas palavras de dois bits, A
1
A
0
e B
1
B
0
.

35) No esquema de transmisso de dados com paridade apresentado no texto, estes so enviados
em paralelo. Quais elementos digitais poderiam ser includos no esquema para que os dados
fossem transferidos de modo serial? Quais as vantagens de desvantagens dos modos de
transmisso serial e paralelo?

36) O circuito da figura abaixo mostra como um multiplexador de oito entradas pode ser usado
para gerar uma funo lgica de quatro variveis, apesar do MUX ter apenas trs linhas de
seleo. Trs das variveis lgicas, A, B e C, so ligadas s trs entradas de seleo (S
2
MSB),
enquanto a quarta varivel D e seu inverso D so conectadas a algumas entradas de dados do
prprio MUX, de acordo com a funo lgica que desejamos implementar. As outras entradas de
dados so ligadas terra ou Vcc, conforme a funo lgica.
a) Obtenha a tabela verdade da funo implementada pelo MUX mostrando a sada como
funo das 16 possveis combinaes das variveis de entrada.
b) Obtenha a equao minimizada a partir da tabela verdade.

Io I1 I2 I3 I4 I5 I6 I7
E
So MUX
S1
S2
+5V
A
B
C
D
Z

37) O circuito apresentado na figura 1a, o 7445, trata-se de um decodificador BCD para Decimal.
A entrada DCBA do decodificador inicialmente igual a 1111. Para essa condio, todas as

CIRCUITOS COMBINACIONAIS
90
formas de onda de sada comeam altas no diagrama de tempo da figura 1b. Supe-se que um
outro circuito, que no mostrado, produza os seguintes valores de entrada DCBA: 0000, 0001,
0010, 0011, 0100, 0101, 0110, 0111, 1000 e 1001. Analisando as formas de onda de sada (figura
1b) para estas entradas, responda:
a) O que est errado com este circuito lgico? Justifique.
b) Para uma entrada 1000, qual pastilha est ativa? Justifique.

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
A
B
C
D
Pastilha 0 Pastilha 1 Pastilha 9
. . . . . . . . .
Figura 1a

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9
Figura 1b

38) Sejam as variveis inteiras A e B representadas em 16 bits, e a varivel inteira C representada
em 8 bits. Os valores de B e C so, respectivamente, 02BFH e 8CH. O valor de A dado pela
subtrao de B (minuendo) com C (subtraendo). Sabendo que as variveis B e C esto em
complemento de 2, qual o valor de A expresso em hexadecimal?