Mainboard I405

I405
12 NET CHANGE Assignment to DATA :1 North Decoupling
CPU <--> MCH :1 :1
D[0..15]# 12 12% &
&%
+
"# #*+
D[16..31]#
+
#$%
"# #*+
#$&
#*+
D[32..47]# !
"# &(
&
D[48..63]#
+
#$ "#
#*+%
! FSB ADDR&CNTL

+
#$' " :+

#$(

:+ &1
" % &1 '
''

!
+
#$ " :+
HOST --> VRM %) &1 !
+
#$) ! "
:+%
#$

:+& ( &1
" (
(

+
#$
FSB DATA
+
#$
#$%
HOST --> GTerm ) &1

' &1
&
!
+
#$&

&1
+
#$

HOST_ADDRESS #$'

%& &1 '& /&(
&% &1 %# (
&(

+
#$(
MCH <--> CPU
! ) &1
+
#$
#$)

! )%
2"~10"+/-200mil #$

! !

!

+
#$
REF. TO GND #$
HOST <--> ITP
!
#$%

#$&
#,-./ South Decoupling
$#
#$
$# #,-./ !

'
&
+
#$' $# #,-./

+
#$( $#
#,-./%
#$

#,-./& CPU <--> MCH
$# &

+
#$) !

+
#$%
"
#$%

"
! '
')
+
" ! !
+
# "
#
!

('
()
+
# 012 %

HOST <-- CLOCK !
+
#%
012/ %
#&

# #,/

!
+
#' #,/
#(

#,/ CPU <--> MCH

# !
#)
HOST_ADDRESS_PARITY ->NC -- NOT SUPPORT
! !
# %
#
! HOST --> HTrem
%
#
#%

#& !
#
CPU <--> MCH

#'
HOST ADDRESS Storbe !
#(
#,$*/ REQ[0..4],A[16..3]#

#
#,$*/ A[35..17]#
#)

! D[0..15]#

# # #,*1/
#

#,*1/ D[16..31]# ! !
#
# #
#,*1/ D[32..47]#

#%

#,*1/% D[48..63]#

#
"
#& # #,*/ D[0..15]# "
#
" #,*/ D[16..31]#

# "
#' # #,*/ D[32..47]# "

!
#(
" #,*/% D[48..63]#

#
"%
#
CPU <--> MCH
#)
" + ( HOST_DATA_Strobe !

! " " Wide->7mil,space->10mil,Max Length->12000mil
#%
" 3+ (
#%

4&(*

"#
HOST_DATA #%

#
#%%
4-/ (
Trace Length -- See Figure 1

# :1

MCH <--> CPU #%&
# 150/ (
#%

Wide->7mil,space->10mil,Max Length->12000mil 4<';%:

""# " 4*
2"~10"+/-100mil
#
+
#%'
""# #,++/ (
#%(

# #
REF. TO GND #%
# #,*6/

#%)
# #,6/
4<';%:

! # # 4*' # )
+
#& # #,6/
#&
#,$/
# !
#& %# #,50/
wide->7mil, space->13mil
#&%
#,*-./ % ::+

# "
#&& # #,*/
#&

#,#+/ SET 1.2V

"#
#&' "#
#,#+3/
#&(

#,*1+/
"#

#& # #,-4-/
#&)

!
# "
#
P1IN/SAGND need close together and parallel

# # and ground guards.
#%
!

% "
#&
1+

#
" $7 Wide->10mil,Space->10mil,Max Length->8000mil

#' "
#(

!!
#
%%#
#)
"" +7-/ ( Wide->7mil,space->10mil,Max Length->12000mil

! "# $ Wide->7mil,space->10mil,Max Length->12000mil
#' "# 83+/ (
#'

0,$3/ ( Wide->7mil,space->10mil,Max Length->12000mil

#
#' # 51/ ( Wide->7mil,space->10mil,Max Length->12000mil
#'%

% 19,7 (
:%
%% :1

# #,12/
4&(/

"
/

" PLACE AT ICH END OF ROUTE

&
=1' :1
# &
% *-5 " 0+1 %
0+1/ %
( ' 0,1&
" )
#-$- 8
BSEL1 BSEL0 ' % %
"
"!

100Mhz 0 0

''

"
"
133Mhz 0 1 '
"

0,1&
"
PLACE AT CPU END OF ROUTE &
"
4&($

* !
CAD NOTES: 12MIL TRACE 20MIL SPACE * ! 0,1&
:1 :1 AGTL+Vref & 0
PLACE THESE OUTSIDE
SOCKET CAVITY % '
Trace Space --> 20mil Trace Space --> 20mil Place close to the CPU Pin NA

' Trace Wide --> 12mil ) Trace Wide --> 12mil ) ' !!
&);)* H_GTLREF2 TRACE LENGTH < 1500mil &);)* H_GTLREF3 TRACE LENGTH < 1500mil
:1 %
,1&
GTerm --> HOST GTerm --> HOST

( ) % %& ( :1
* 1 1 1 * 1 1 1
'% /
%& ( !
PLACE INSIDE CPU CAVITY PLACE INSIDE CPU CAVITY
& %);*

PLACE CAP CLOSE THE RES. DIVIDER
1.7V*(100/100+49.9)=1.7V*0.667=1.1339V
1.7V*(100/100+49.9)=1.7V*0.667=1.1339V & '
(

PLACE CLOSE TO CPU SOCKET

!
"

CAD NOTE: 5MIL TRACE 15MIL SPACE

! &;*
:
! & &;*
$! ) &;)*
#! () &;)*

:
CAD NOTE:NEAR THE MCH (<500MIL)
(( <:
+
:1 CAD NOTE: 10MIL TRACE 7MIL
!
!

!

!

SPACE
2$ ' %* & *
% 2* 2 (& %1 PLACE CAP NEAR MCH PIN

#$% #

#$&

# '% &1 ( %1 #%"
#$
#
& 3#$$ & 7$ '
#$'

'& &1 & 3#$$
7$ '
# && &1 &
#$(
# & 3#$$ & 7$ ' 1.7V*(150/301+150)=1.7V*0.3326=0.565V
#$
&& &1 & 3#$$%
7$% '
# &&' &1
&

#$) #! ! & 3#$$& & 7$& '
#$

& 3#$$
7$ '
#
&
:
#$ # & 3#$$' ! & 7$' '
#$
& 3#$$(
! 7$( '
# &
#$%
#
! & 3#$$ ! & 7$ '

/0
#$& # & 3#$$) ! &! 7$) ' *-5 %
#$

& 3#$$

7$ '

# & ) ';0 ( /0
#$'
# & 3#$$ &
7$ '
#$(
! & 3#$$
7$ ' GST0:HI SDR MODE
# : &
#$ # ! &
7$% ' LO DDR MODE

&1 ';0 /0
#$) #! & 3# & 7$& '
#$

&&) &1 ! & 3#
7$ '
# & &
% ';0
#$ # & 3# & 7$' '
#$

& 3#%
7$( '
#
&
#$% #

:1
& 3#& & 7$ '
#$&

! & 3#
7$) '
#
&!
#$
# & 3#' & 7$ '
#$'

& 3#(
7$ '
# &1 &
#$( # ! ! & 3#
& 7$ ' 1.7V*(100/100+49.9)=1.7V*0.667=1.1341V
#$
) &1 & 3#)

7$% '
# ) &1 ! &
:1
#$) #!

& 3# &
7$& '
#$%
)' &1 & 3#
7$ '
#
&1 &
) &);)* )& *
#$% #
! & 3# & 7$' '
! &1 ! ! & 3#%
! 7$( '
1

&
# ! & 3#& & 7$ '
#
! )& & 3#
7$) '
PLACE CAP CLOSE THE MCH PIN && 1

&! &% 1
# & 3#'
&
7$% '
#%

)) & 3#(

7$% '

&

#& & 3#
#
! & 3#)
7*-/ '

! &#
#'
! ! & 3# &#
7*-/ ' CAD NOTES: 10MIL TRACE 7MIL SPACE
#(
&& &1 & 3#
7*-/ '
&#
#

& 3# ! &#

7*-/% '
#)
&%) &1
& 3#%
! :
!

#

& 3#& # 7-:-5/ '

#
& 3#
74$3-/ '
&& &1
# " &;(# 5
# ! & 3#' # 77/ ' MCH BALL T13
#%

& 3#(
# 7+6/ '
%%4

"# (
#&
& 3# 71$ ' MCH BALL U13

+
# & 3#) ! $# 7-./ '
#'

! & 3#%

! 71/ ' MCH BALL T17 &;(# 5)
!

%# # %%4
#( & 3#%
# 76/ '
#
& 3#%
MCH BALL U17

+
#) ! & 3#%%
7 '

#
backside caps & 3#%&
7 '

#

& 3#%
7 '
TRACE LENGTH 1500mils
#

& 3#%'

71+1-/ ' CAD NOTE: 5MIL TRACE , 10MIL TRACE SPACE

"#
#%
& 3#%(
# 7*4/ '
#&
& 3#%

% 79*4/ '
)) <:
#

! SMRCOMP TRACE LENGTH < 1000MIL
+
# & 3#%)

!
#'

& 3#&

! ) <:
! ' *
+
#( & 3#& 7$* '

#
& 3#&

7$*/ '
)( &1 #
#) ! & 3#&%
7$* '
#%
' &1 & 3#&&
7$*/ '

&1 #
#%
& 3#& 7** '
PLEASE AS CLOSE TO THE MCH AS POSSIBLE
#%
' &1
& 3#&'

7**/ ' CAD NOTE : 12MIL TRACE, 10MIL SPACE

& &1 #
#%%
& 3#&(

#%&
! ' &1 & 3#&
7*$ '

#% !

& 3#&)
! 7*$ '
#%'

PLACE WITHIN 150MIL & 3#
7*$ ' 1.8V*(150/150+150)=1.8V*1/2=0.9V
!
OF THE MCH
#%(
& 3#
7*$% '
#%
! & 3#
7*$& '

#%)
! & 3#%
7*$ ' RESISTOR DIVIDER PLUS 1CAP PLACED AT MIDPOINT OF BUS
#&
! GND-- LAYER 2 AND 3 & 3#&

7*$' ' SHOULD NOT BE LOCATED MORE THEN 4"

#& & 3# ! 7*$( ' FROM EITHER MCH OR ICH2
#&
25VDDR -- LAYETR 4 & 3#'

!

#&%
& 3#(
#&&
! & 3#

3#'' %
:
"
#& & 3#) ! % !
#&'

& 3#'

$713#4 '
* ( *

() %1 ( %1
#&( :% & 3#'
#&

& 3#'

#5 (

) %1
#&)
!
& 3#'%

#5 (
( %1
# & 3#* #5 (
#

#5% (
& 3#*

# & 3#*
#5& ( PLACE LOCATE WITHIN 0.25" OF THE ICH2 PIN B4

#%
& 3#*%
#5 (
#&

#5' ( PLACE LOCATE WITHIN 0.25" OF THE MCH PIN P26
& 3#*&
# & 3#*
#5( (

#' & 3#*' #5 (
#(
! #5) ( CAD NOTES:USE 10MIL TRACE 7MIL SPACE
& 3#*( !
# #5 (
! !
#) ! & 3#0- #5* (
#'

#5*/ (

& 3#0- # $713#4
#' & 3#0-
#2*-4 (

!
#' & 3#0-%
%
#'%

-:/ (

3#0-& "# %
#,-./ $%# 3#0-
" :
#,-./
( /&;(0 2/'
$#
#,-./ $# ! & 3#*
! PLACE CAPS NEAR MCH FOR EMI

#,-./% $
# & 3#*
#,-./&

$# %
#,$*/ & 3#/9- #
&3#,*

#,$*/ & 3#/$ #
% 03#/
& 3#/$

# #
% 03#
$!

#! % & 0

% & 0

#%"

& 0

PLEASE NEAR THE DIMM1 ( < 1000MIL ) & 0%

" :% & 0&
#,*/ # & 0

&' && ( & & ( ( &) &( ') '%
#,*1/ # # #,$/ & 0'
#*+
# #,6/
" "# # # & 0( 1 1 1 1 1 1 1 1 1 1 1 1
#,*/ # # #,6/ 0

)
#,*1/ # # #,-4-/ 0) !
#*+

#,#+3/
&);)*
" "# "# 0
#,*/ # "# #,#+/ 0

#,*1/
! #,50/
!
# %# %
#*+ ! "# # #,*-./ & 3#

# "#
"
"

#,*/%
# # #,*/ & 3# # %#
#,*1/%
#,*1+/
SEE SDR LAYOUT GUIDE

# "# # &);)* &1 & 3# #
#*+% "
# # #,*6/ & 3#%
#
!

# #,/ & 3#& #
#,/ CAD NOTE: 5MIL TRACE , 12MIL SPACE
# & 3#
# &1
# #,/ & 3#'
#
CAN NOT EXCEED 1.5

#,12/ & 3#( #
3.3V*(150/(150+150))=1.65V 3#
#
Place Near MCH
3#) #!
3#
#
&3#,$ CAD NOTE: 15MIL TRACE , 25 MIL SPACE
3# #
&3#,

!
"

:%
5) 4*'/%

& %% )& )' %& %& %%) 2
+ % %% %% 012/
&1 /2 &1 &1 &1 &1 &1 &1 %%
" % 012

"

PIN8 PIN14 PIN19 PIN32 PIN46 PIN50

% /(

0+1/
1-2 3-4 CLC FILTER PLACE CAP CLOSE TO CK408 PIN
%& /( 0+1

" %) 1

ON OFF AUTO
! )' %% ! % 1
03#/ +50
& %% 03# ( 2*50
1
OFF ON 100 % 1

) 1+50$

)( &(,?
) 1+50*
%' 1
" % 1
OFF OFF 133
) 1+50
&( $
%

&( 5 ' " ! ( %% 1+50$ )
133FSB 1+504
%& 1
%' 0
( %% " %' 1
" " 5$50 1+507
) 0 %)
( 150+#
%' 1
=1 (% %% 1+50 ) ( +#''

% 1
"
%% 1
*-5 ' $71''

( 0 &;(0 %% 1+50* ) 3#''

%'% 1
"
#-$-,8 ( 50&

)% 1
&;(0 % "
100FSB &#

(& %% 1+507
. "

:1 33*%)&
) %% 150+# (
"

)) 0 % 1 $ ) &);)*
&;(0 . ' )& &);)*
( %%

"& 1+504

%)& 6 % &);)*
0 &;%3#> &);)*
"& &);)*

$

%) 1
&);)*
'
:%
( &;(0
' 5% 4*'%/%
&&
/
/&;(0 #

%&% %%

&;(0 &;(0 2 + %% ) %&
&&
&1 %1 %1 %1
) %%
3#''
) &;(0 CLC FILTER
&

( %%
+#'' (
) &;(0
&
PIN 1 PIN 26 PIN 37

!
(' %%
$71'' '

&
PLACE CAP CLOSE TO CK408 PIN !

! %% ! +50
&%
%( %%
&

2*50 (
% %%

50& (

FS4 FS3 FS2 FS1 FS0 CPU 3V66 PCI
3''/)
0 0 0 0 1 100 66.6 33.3
1 0 0 0 1 133 66.6 33.3
1 1 1 1 0 66.6 66.6 33.3
1 1 1 1 1 200 66.6 33.3

!
% "

3++' 3++'

4$$ 4$$

$%&&

$%&& $%

$%&&

$%

$%&&' $%

$%&&

$%'

$%&& $%

$%&&(

$%

$%&&)
$%(

$%&&
$%)

$%&&*

$%&&

$%

$%&& $%*

$%&&
$%

$%

$%

$%

$% $%'

$%

1010000B $% 1010001B

$%(

$2$
$%)

$2$
$%

$2$
$%*

$2$'
$%

$2$
$%

$2$
$%

$2$(

$%'

$2$)

$%

$%

$%+
$%(

$%+

$%)

$%+ $%

$%+'

$%*

$%+
$%'

$%+
$%'

$%+(

$%+)
$%'

$%''

$%, &

$%'

$%,+& $%'

$%'(

$%+ $%') $%+

$%+

$%' $%+

$%+ $%'* $%+(

$%+'
$%+)

$%

$%,-.
$%

$%

$%'

+/ $% +/

+/
$% +/

+/
$%( +/(

+/'
$%) +/)

$%+/. $%+/.

$%+/.
$% $%+/.'

$%*

$%

' ) +0 $%

' ) &
$%

( 8/

$%' 3++'

$%

$%
3++'

$%(

$%) '

-1
$%

$%*

8/

$%(

$%(

$%(

$%('

&$4$$5%46%7 &$4$$5%46%7

3++'
+( + +*( + +' +( + + +* +' +* +) +' +( +' +( +

+*

9 9 89 89 89 89 9 89
89 89 89 89 89 89 89 89 89 89

!

"
#

3++'

4$$'

) :;

$%&&

$%&&

$%
$%&& $%

$%&&'

$%
$%&& $%'

:;
$%&&

$%
$%&&(

$%

$%&&)

$%(
$%&& $%)

$%&&*

$%&& $%

$%&&

$%*
$%&&
$%

$%
$%
$%

$%
$%'
$%
1010010B

$%
)' + )1

+/ ) +' )1

$%( +/

') + )1
$2$
$%) +/
'( + )1
$2$
$% +/'
$2$
$%*

$2$'
$%

) + )1
$2$
$% +/

)) +'* )1
$2$
$% +/

' + )1
$2$(
$%' +/(

+' )1
$2$)
+/)

$%

$%
() + )1
$%+

$%(
) + )1
$%+

$%)
' +'( )1
$%+

$%
) + )1
$%+'

$%*
$%+
$%'

$%+
$%'
$%+(

$%+)
$%'
$%'' PLACE THOSE PARTS BELOW

3RD DIMM FOR TERMINATION
$%, &

$%'
$%,+& $%'

$%'(
$%+ $%')

$%+*

$%'
$%+ $%'*

$%+

$%

$%,-.
$%
$%

$%'
+/ $%

+/*
$%
+/
$%(

+/
$%)
$%+/.

$%+/.
$%
$%*

$%
' ) +0 $%

' ) &
$%

$%'
8/

3++'
$%

$%

$%(
$%)

-1
$%

$%*

$%(

$%(

$%(

$%('

&$4$$5%46%7

!

"
#

IDE TRACE <= 4" :%
1@;;A !# & &;(0

( 1@;;A !#
PRIMARY % &;(0
& %% IDE CONN.
+- &( /0
( *1+/ )( %' /0
% &

' /;'0
( ) /;'0
)

% &
' : : C: :
( %:* :% :%
) $71

( 1-. !% % &
( 1+9/
%#
! '
)' 61--B
( 1+/ !# ( %(
#
( 1+6 ) %

( 1$0/ &( (
% %
( +.& %% %&

( 1$ () 1+./
"# "#
% %' 1$ (

1+/ ()
( 1$ %( % % $71'' # "
7-./
$# # 77/
%) & ! !
+-$1/
)

)

7
7

7
7*4/
# "# 71+1-/
@;;A

( @;;A %
SECONDARY # 79*4/
IDE CONN. 7*$
&' %% 7*$
+-
)

)

& 7*$%
% & 7*$

7**
& # 7**/

' ! !
(
7*$&
7*$
)
7*$(
7*$'

% &

'

'
(
)
)

)

7$%

7$%
7$
( -. !% % & 7$) !
( +9/

)

)

! '
)
! !
7$'
( +/ !# ( &) 7$(
( +6 7$

7$&
) %
&(

( $0/ % %
( +. 7$*

& &#
7$*/
%% %&

( $ 7$%

# 7*-/%
% %' $ (

( $ %( % $
)
$
)

7$

7$
%) &

+-$/ 7$) ! 7$

7$
7$(
7*-/

! #
! 7$'
$
)
$
)

# 74$3-/
2$
7+6/ "# #
( %/ %

4%$
# 76/
7-:-5/ # # !
$
)
%# 71/
& 2* 1+13-/ ()
( / ' # #
! !
71$
#
4%$
7*-/
# 7$
$
)
$
)

7$%
) 7$&

( 1/
2
7$
7$

7$
! 7$)
4%$ 7*-/
7$ #
$
)
$
)

! ! 7$*/
2 7$* & &#
( %1/ 7$(
7$'

%
7$
7$&
4%$

7$
7$%

$
)
$
)

7$
7$ &% / $713#4
& & $713#4
%

1''
&' $71,;:,
&1 : CAD NOTE: PLACE NEAR AGP SLOT
''
$ 0
473P
: &' & &% & '( ' ') (

''
:% : PLACE NEAR THE AGP INTERFACE &1 &1 &1 &1 &1 &1 &1 &1

( CAD NOTE: 12MILTRACE, 25MIL TRACE SPACE
$ 0 '% :%
473P () ;(0 0,? CAD NOTE: PLACE NEAR AGP SLOT
/;(0
PLACE CLOSE TO IDE CONNECTOR PIN
( '' ' ('
1+./ +
1+./ ()
$713#4
&1 &1 &1
& <:
* .% 0,?
/%)& &&
- '&
:% &1 &1
CAD NOTE: PLACE NEAR AGP SLOT
PLACE NEAR MCH PIN AA21
' PLACE NEAR AGP PIN B66 : C: :
1+./
/;(0 1.5V*(1K/1K+1K)=1.5V*1/2=0.75V & & + %(

2
&1 &1
Maximum Trace Spacing Length

Signals Length (5 Mil Trace) Mismatch Relative To
Notes PLACE ON PCI SIDE OF AGP SLOT
PLACE ON PCI SIDE OF AGP SLOT :
1X Timing NONE :
Domain 7.5" 10 Mils N/A N/A
) /';0
2X/4X Timing + / - 0.25" GADSTB0 GADSTB0 AND GADSTB0- & /';0
Domain Set#1 6" 15 Mils GADSTB0- Must be same length # /';0 /';0
( /';0
2X/4X Timing + / - 0.25" GADSTB1 GADSTB1 AND GADSTB1- # ' /';0 /';0
Domain Set#2 6" 15 Mils GADSTB1- Must be same length ! /';0

) ';0 )% /';0
2X/4X Timing + / - 0.25" GSBSTB GSBSTB AND GSBSTB- ) ';0
Domain Set#3 6" 15 Mils GSBSTB- Must be same length ( /';0 % /';0
( /';0
1X TIMING DOMAIN SIGNALS MISCELLANEOUS SIGNALS 2X/4X TIMING DOMAIN " (' ';0 /';0
ROUTE 5 ON 15 FOR STROB SIGNAL ( 1 : 3 ) ) ';0
GFRAME- USBAGP+ STROBE SIGNAL TO OTHERS 5 ON 20 ( 1 : 4 ) % () /';0 < 100MIL
GDEVSEL- USBAGP- (( /';0
GIRDY- AGPOC- GAD[0..31] AGP SLOT
GTRDY- PCIPME- GBE-[0..3] < 500MIL
GSTOP- TYPEDET- GADSTB0
GPAR
GREQ-
GPERR-
GSERR-
GADSTB0-
GADSTB1
AGP SLOT
GGNT- PIRQ0- GADSTB1-
GPIPE-
GRBF-
PIRQ1- GSBA[0..7]
GSBSTB !"#
GWBF- GSBSTB-
GST[0..2]

!
' "

:
%:* %&&
:1
&1
%:* ') :* :1 CLOSE TO ICH
:% : 0 &
:*
&1
NEAR THE ICH2

2$ ' 0 2*

9
$3B 0,$3/ 71
$$& $ : -
) $, $ 125B 51/ 71& 1B 1/ '
$*& 4-/
$$% / '
) $, 6& $ 4-B $ "" #-3/ 9' #3B B -)
) $, $ +7-B +7-/ 51%/ 51,%B 1B% %1/ '
9 " #,++/
$* %/ '
) $,% 9& $% ++B " %! 51,B B%
) $,& $& + " + 190 ! 190
6 * 6'
) $,
$ 3+ $ 3+ 30/ %% 3,190
$*% * 9 4
) $,' $' 3+B 83+/ 919/ 19*B 1$ 1$ '
$$ $$( 4)
) $,( $( 150B 150/ +#+/ +B 1$ 1$ '
$* *% -
) $, $ +B 0*/ 3B 1$ 1$ '
6% % 6( $'
) $,) $) $7$- $7$- 2$B $ $ '
9' $% % 19,7
%( $ 0 $$ ' $ '
) $, 9% $ 12197 250 250 $ *'
) $, $ $ $ '
6'
) 3*$
$$'
) $, 6 $ $& : $*' 3*$$
) $,% $% #5 #5 ) 3*50 3*50
$$' * #5
$*( 7
1-. '
) $,& 6 $& #5 $ ) &1 3*$5-<71 1-. *
) $,
$ #5 #5 -. -. '
: *' #5%
$ 6 4
1$0/ '
) $,' $$ $' #5% *( % &1 -83+/ 3& 71' 1$0B *(
) $,( $( #5& #5& 1+.B#<71 $0B $0/ '
: $ #5
" ) 7) !
1+/ '
) $, $* $ #5 *
+2-B 1+B ( !
) $,) $) #5' #5' +B +/ '
2& $) #5( NEAR ICH2 HL PIN 3) 7 !% 1+9/ '
) $, 9) $ #5( % 50& 1 50& 1+9B ( !%
) $, $ #5 #5 % 2*50 50& +9B +9/ '
2% ' #5)

& 7 !# 1+6 '

) $, 6) $ #5) ( % +#'' 50'' 1+6 $( !#
) $,% $% #5 #5 +6 +6 '
2
) $,& $*) $& #5 $' : 1@;;A
) $,
$ #5* #5* $/ #" $,B 1@;;A '
2 $(
#5*/
1) #)
) $,' 9 $' #5*B $% ) $,6 1 #
) $,( & $( #31 *& $*50 ! 1 $,*+,50 1 =)
) $, $ #2*-4 #2*-4 " $,$$,2 1
6 6 =
) $,) % $) $$+ " 9 $,$$,+ 1% 0
) $,% $$ $% 1 $$+ $,$$,+ 1& 5
) $,% $% 1+.B$ 1+./ ') +#10 )% ;0 10 1
1 1+./ ')
3
1+.B* 1% % ;0 1' 3

1+./ )
$$% 1+.B & 6 1( 5
) ,*-/ ,*-B 1+.B 1+./% ) 5$ 5$<49# 1
% & $*' 9 5
) ,*-/ ' 6 ,*-B 4 5$ $*% 5$<49# 1) 0
) ,*-/ ,*-B +.& +.& ' 5$ 5$<49# 1
( $$) '
+. '
$* 0
) ,*-/% ,*-B% +. 5$% $* 5$%<49#% 1 =
8& $1+50 54$3-/ 54$3-B<49#& 1

) 6% =
9 $1+ 1 ICH2->ATerm 5./ 9% 5.B 1% #
% 150+# % $*( 1+50 $1+ ICH2<->SIO %& $ $$ 5.B 1& #
) -:-5/ -:-5B -+. -+. 10K 4 1
4$3-/ :%
) 4$3-/ # % & # 9 4$3-B @;;A
) +6/ # +6B @;;A '
' # :&
1-./ )
& 9(
) 6/ ! ( 9 6B 1-.B % 2*1C 6 2*11 *)
) 1/ 1B 1-.B 1-./ ) 2*1/ & 2*1
8& $$
1-./ )
$*) )
-:/ ! $$( 1+B 1-.B $* 2*1C $$) 2*11 $
% 1-./% )
) 150/ 9 150B 1-.B% 1& 2*1/ & 9 2*1 %
) 1$ 1$ 1-.B& 1-./& ) 2*1C 2*11 &
9( 6)
) -/ 6( -B 2*1/ & $* 2*1
) 1-/ 6 1-B 3 " 2*1%C $$ 2*1%1 ' -
') 1+13-/ 13-B 7B 17/ ) 2*1%/ 2*1% (
3 " 17/ )
9)
7B & " ! 6 B %:*
7B 17/ ) / B )
* 3%
-.B$<71 7B%
" 17/%
6
B

5 " ! 9 *
7B$<71' 7B& / B%
* 5%
-.B*<71<1-.B
)
) 1-./ " 5& $)
7B*<71(<7B 7 "$ 0& % (( )
5$,8 "$ 5$,8 --, " --, &
7
5$,8
0% $
% 5$,8 # "$ --,+ ! =& --,+
1+.B-<71 5$,8 5$,8 --,2 --,2
4% "$ 5$,8
=% &;(0 &;(0
1+.4 1+.B4<71% 5$,8 4 "$ --,#50 --,#50 2) "
1+.B7<71& 5$,8 5$,8 35+0
5113-/
* $$
71( 5$,8
4 "$ 5$,8 35+0
: "
* 6&
71

:*+$
9& 7% " $ 2 * & 0
71 5$,50 "#" 5$,50 $ 8 :3197 :%
$* #
71% 5$,6 5$,6 8
$ ** :%
& 71 B 0
71) 3 3 :-4
& ' 3 & 0 :
5 71 %%& & :-4
*& 71 %
%
% 71 $& 71 &(%1
GP22_VDDAGP SEL F4,G4,H3,H4,J1,C1,D1,E1,E2,E3,E4,J2 --> NC

71% 71%

GP23_BIOS_WPT $*& ' %:* 1 &1
71( $$& 71(
GP27_FM3570 MUX SEL 71 0 :
:*$ A1 C +#*

8
A2
% &) 0
+#$ 1

*$&< %& && 0

: 1
%&) 1
*
%
%& =1) TRACE 10MIL, LENGTH < 500MIL
0 " 0
C ! &% $
&
2$ 2$ 2* 0 105P % ) &;
:
BAT54C %& & $
' *1+/ & % 15ms % JP3 1-2:NORMAL $
(&(* #&$ #&$ %(& 1 $ ) 2-3:CLEAR CMOS 10K 10K
') 1+/ $
A1 A2 0
%(% 105P 100P :%
% $
0
#" %% #" :%
$6 % &
! % %% ! ;0 ' %% /&;(0
Place 104P in each corner $$2 ( %:* % /&;(0
:%
;08& ) 3*$

%:*
) 3*50

: % %:*

:* %:* * FOR DEBUG ONLY Debug only
%' &% % 0 %&'
&' &1 :% Debug only C: .(
%( )' 0 /(
2 &1 & ;D & %') /;(0

&1 && " ' ;D % '

& &1 " ;D Debug only
) 17/ " '' ;D ( %% %$ %' /0 %&
&&&
17/%
)( 0 19$8
%% &1 " &( ;D ;08&

) 17/ " ;D ) 0 .'

&1 %%%
) 17/ " ;D ;(0
&1

:%
%'& ;D %( ;0 ( ;(0 /(
)) %( &1 &' 0
%(
$ '1 %& 5
18P %1 %& $
& Only for Debug :% :%
&1
;0
CLOSE TO ICH %1 ICH2<->SIO & ;D ( ;0
& * ;D
;D

%1
*
$
)
%
;D
;D
% ;D
Nearthe ICH2 Power pin
% ;D $

!
( "

%%8&
5+/
++/
$4/
1
*/ :
1 %&
&;(08 %&

%%8& && %%

: ' %
:% %& % &

%' & '

(' %& (

&;(0 )& ' 1$$55-5

2( -/ ( )

( &( %&
( 5$ 5$ *B

%:* ' & %% &;(08
( 5$ 5$ 1 & %&
( 5$ 5$ 1

& & %&
( 5$% 5$% 1 %) %'
( 5./ 5.B 1%

& %) ) % %'&

;0 /1 ( 54$3-/ % 54$3-B 1& %( %(

( -:/ 5--B 1

101P %'
%
) 1' % %)
+#+/ ( ( 5113-/ 13-B 1(
% %&
( -+. -+. $0B

! %% #
.% *26 %
) %)
1- !
7 ( %' 0 %
% :% 5

&& &(0 %) /1 &% " %&
&%& 5+B && "
10P ++B

2 & %'' ! 37
&(0 -B &' %%
$4B

&& )
%&( 5 5<71

)
%&( $ $<71 %
1

18&
' & %
18& 18& 18&
! 37
% +50 50+
% 1+504 %& ( 1+50 3
%%
C: ( 250 250+ : C:
2&
37 *
( /&;(0 ' ) C: C
$B 6 $

#! %
0-650/ ) 0*50B $B % " ( 6 $ & "
( $7$- 7$3 +$ 6% $%

- Put caps near the ' '
. % ( 0*/ :*$ 0* $B & ! $ 6 ' !
end of power pin
' /0 * /%)' && &;(0 :* 2$ &) & $ 6 ( *) COM1
' $B % 6& $&
:* $B $% 6%

(& ( ) !

. (0 " ;2 % :*$ +$B 6 $

7 /
% 7 /( (
%

& ' ( /: /%%18&
19 1+B

/ %% '( (

( 919/ ( 12B /%%18& 1 %%
0 %1 15/ 195B<71%

124$ 37

%&

9$4- 4$ %1 ( %&
513/ ( 3B<71%% 1% %'
CPU FAN
5/ 190<71%

: 2' C: 37 %%8&
CHASSIS (%
( 51%/ ) 51,8B<71% & ) C: C
9<71& *B 6 $
OPEN=CASE CLOSE '& () %
25- ) 25-<71% *B " ( 6 $ & "
SYSTEM FAN
15- 15-<71% +* 6% $%

' 3
( #-3/ :B *B % ! $ 6 ' !
*--1 *--1 2* $ 6

( & ( *)

C: $-1 *B 6& $&
: %&% 3
*B
%
$% 6%

(' ) !
/&;(0 $-1-B +*B 6 $
7 /
:+

:+

/#-$- ) ( /: /%%18&
:+ :+
- '
:+
(
.% ( :+ /%%18&
& 12V*(10K+27K/(4.7K+27K+10K))=10.647V :+%
/0* %)' && ' :+%
:+& :+& COM2

14: 12V*(10K/(27K+4.7K))0=2.8776V & 10K : 37
&;(0

:
( . " :1 (
' (0
% 7 /( )
: ' )) :-$ 37
:% :-*
% &

)
C%;%:+

/ 08& ' (&

%1 % 0
08& 0
0 C:
64$ %( 0
)' 4
" C:+

9$4- 4$ %1
:- & %
% %0
" ) '
/: /:+ :<+.+
%%) '0
% "$ (
C: +-8B & )
%% '0
" )& 3$B

/: %%& 0
/:+ *B ' & % 4 -

$B ( '
3*B (
% +B ) )
% &;(0 " % -1B %
64 && " 4$+ 9B % & %
%
%" %" 4$+ 9-B % '

4$+% $0B & %! (
(0
91B % )
% % ' $$B ' % %
% 4$193 #-$B ( %& %%
9$4- 4$ %1 0 TO CPU D+/D- 4$193 0#7B :
1+ :

1+ :-4 7:
%(& %) %( %(% %(( %(' 5& 7$3-
$7 0 0 4*'%/%
#" & 5
%0
0
/0
" % :+ )
;0 %'&
" #" " " :+ 3+<71 ! 5'

:+% 3<+.+
' ;0

71$<71(
5% 71*<71'
DEL RT2 & && ) % # # '# '#
+:* /4*/'/% $ 716<71 & # # % '# '#
08&
0 716<1'<7&

4 5 *: %%1 &1 10K25C /&1 $ $ & '$
" 718<1<7% ' $ $ ' ( '$ %(
718<1&<7

(
4*'/% 71*<1%<7 '$
;$ 15642- CPU1 SYSTEM CASE
71$<1<7

&1 & ;08& '$
=* %'& '' $

5& ' %' ' 3$ $

350
! %'' '% ( $ # !
%''' ' 0$ +8<71' $ #
050 +8<71
5 ' %%8& ') $ (' )% ) ) % () (%
+8<71%&
5%
&(1 1

)( &(1 %1 %1 %1 %1

:

$: 3 3 3 3 *
<
& & &(
10*3 5 ' 9%'(#4 /%1 /%1 )(

=$

5%( &1 &% &% )) )% 7:

" /%1 : $7

< /%1 + ;0
5' ' 1

=1 1& ) ;0
& 1%
:
+:*
'$ % 1 ;0
& % '$
:* 1
'# ) ;0
&(1 &(1 &(1 &(1 ) '# &'
10*3
&1 IrDA
7
37 ) ( &
2-3 ON:K/B POWER ON
%1 %1 %1 %1
%( %) %)
/&(1 /&(1 /&(1
%&

!
"

( 1-./
/: : : C: /: : : C: /: : : C:
:% :% :% :% :%

AD30:D,A,B,C :% AD25:B,C,D,A AD26:C,D,A,B
1+ 1+ 1+%
* $ * $ * $
* /: / $ * /: / $ * /: / $
*% 0 C: $% *% 0 C: $% *% 0 C: $%
*& 7 3 $& *& 7 3 $& *& 7 3 $&
* + $ * + $ * + $
*' C: C: $' *' C: C: $' *' C: C: $'
*( C: +$/ $( *( C: +$/ $( *( C: +$/ $(
* +*/ +/ $ * +*/ +/ $ * +*/ +/ $
*) +/ C: $) *) +/ C: $) *) +/ C: $)
* 1/ : $ * 1/ : $ * 1/ : $

* : C: $ %:* * : C: $ %:* * : C: $ %:*
* 1/ : $ * 1/ : $ * 1/ : $
*% 7 7 $% *% 7 7 $% *% 7 7 $%
*& 7 7 $& *& 7 7 $& *& 7 7 $&
* : : $ * : : $ * : : $
7 --/ 1+/ '( 7 --/ 7 --/
*' $' *' $' *' $'
% 1+50$ *( 50 C: $( " % 1+50* *( 50 C: $( " % 1+50 *( 50 C: $( "
7 7/ 17/ ( 7 7/ 7 7/ 17/& (
* $ * $ * $
*) -./ 7 $) *) -./ 7 $) *) -./ 7 $)
C: : 1+13-/ '( C: : C: :
* $ * $ * $
$E%F $E%F $E%F $E%F ( $,% $E%F $E%F $,% (
* $ * $ * $
* $E)F C%;%: $ * $E)F C%;%: $ ( $,) * $E)F C%;%: $
7 $EF 7 $EF 7 $EF $, (
*% $%
*% $%
*% $%
$,' (
*& $E(F $E'F $& *& $E(F $E'F $& ( $,( *& $E(F $E'F $&
* $EF 7 $ * $EF 7 $ ( $, * $EF 7 $
C%;%: $E&F C%;%: $E&F C%;%: $E&F $,& (
*' $' *' $' *' $'
*( <*-/E%F +-5 $( *( <*-/E%F +-5 $( ( ,*-/% *( <*-/E%F +-5 $(
* $E%F C%;%: $ * $E%F C%;%: $ ( $,% * $E%F C%;%: $
7 $EF 7 $EF 7 $EF $, (
*) $) *) $) *) $)
$EF $EF $EF $EF ( $, $EF $EF $, (
*% $% *% $% *% $%
*% $E)F 7 $% *% $E)F 7 $% ( $,) *% $E)F 7 $%
C%;%: $EF C%;%: $EF C%;%: $EF $, (
*% $%
*% $%
*% $%
$,' (
*%% $E(F $E'F $%% *%% $E(F $E'F $%% ( $,( *%% $E(F $E'F $%%
*%& <*-/EF C%;%: $%& *%& <*-/EF C%;%: $%& ( ,*-/ *%& <*-/EF C%;%: $%&
# *% 7 4$3-/ $% # *% 7 4$3-/ $% # *% 7 4$3-/ $%
*%' +6/ 7 $%' # *%' +6/ 7 $%' # *%' +6/ 7 $%' #
*%( C%;%: 6/ $%( *%( C%;%: 6/ $%( *%( C%;%: 6/ $%(
*% -:-5/ 7 $% ! *% -:-5/ 7 $% ! *% -:-5/ 7 $% !
! *%) 7 1/ $%) ! *%) 7 1/ $%) ! *%) 7 1/ $%)
*& 50/ C%;%: $& !" *& 50/ C%;%: $& !" *& 50/ C%;%: $& !"
*& 1-/ - $& ! *& 1-/ - $& ! *& 1-/ - $& !
*& C%;%: */ $& *& C%;%: */ $& *& C%;%: */ $&
*&% -/ 7 $&% *&% -/ 7 $&% *&% -/ 7 $&%
*&& C%;%: 1$ $&& *&& C%;%: 1$ $&& *&& C%;%: 1$ $&&
<*-/EF $EF <*-/EF $EF ( ,*-/ <*-/EF $EF $, (
*& $& *& $& *& $&
*&' $E&F C%;%: $&' *&' $E&F C%;%: $&' ( $,& *&' $E&F C%;%: $&'
7 $E%F 7 $E%F 7 $E%F $,% (
*&( $&( *&( $&( *&( $&(
$EF $EF $EF $EF ( $, $EF $EF $, (
*& $& *& $& *& $&
*&) $EF 7 $&) *&) $EF 7 $&) ( $, *&) $EF 7 $&)
7 $E)F 7 $E)F 7 $E)F $,) (

KEY KEY KEY
* $ * $ * $ ,*-/ (
*% $EF <*-/EF $% *% $EF <*-/EF $% ( $, *% $EF <*-/EF $%
*& $E(F C%;%: $&
*& $E(F C%;%: $&
( $,( *& $E(F C%;%: $&
C%;%: $E'F C%;%: $E'F C%;%: $E'F $,' (
* $ * $ * $
$EF $E&F $EF $E&F ( $, $EF $E&F $,& (
*' $' *' $' *' $'
*( $E%F 7 $( *( $E%F 7 $( ( $,% *( $E%F 7 $(
7 $EF 7 $EF 7 $EF $, (
* $ * $ * $
$EF $EF $EF $EF ( $, $EF $EF $, (
*) $) *) $) *) $)

*' C: C: $'

*' C: C: $'

*' C: C: $'

*' $0'&/ -.'&/ $' *' $0'&/ -.'&/ $' *' $0'&/ -.'&/ $'
*' C: C: $' *' C: C: $' *' C: C: $'
C: C: C: C: C: C:
1+,, 1+,, 1+,,
'(
:
1
***

( 1-/ %
% ***
! & %
( 150/
' &
"
(

( 17/ " '
( 17/ " ( 1$ ) (
%)

( 17/ " ( -/
( 17/%
;(08

:

1&

( 4$3-/
%
& %
! ' &
( 1/ (
( -:-5/ # '
( 6/ # ) (
( +6/
;(08 :
%' / !" 1%

( 3*50
%( / ! ( 1-./%
( 3*$ ( 1-./&
%
( 1-./ & %
( 1-./ ' &
( 1-./ (
: :% ( 1-./ '
( 1+./ ) (
%) &1 % &1 ( 1+./%
;(08
%( &1 % &1
( &1
% %% ;'0
$ ( ;'0
101P
:%
PLACE CLOSE TO PCI5 SLOTS
%) ;(0
'( 1+./
%:* :%
% 0 % /;0

'( 1+./
22K
Only for Debug

!
) "

:%
78L05
O G I + %' 1K
C: % 5
%' %&' % ) 5++
&1 &1 &1 " 1 5+5
:% $:
&
1K %
$: : " ' 1 5+
2 5
5'
&)
:2
5+- +
+ 4*'/% & 1 1
+ /0 /0
2
DIP

' $5$
!

%& 7 %& % % $7 $7 $7

& 7 &1 / 1 $7

/ /&1 /(5 BODY OF CONNECTOR TO BE GND
$7 $7
4*( '
/&;(0
&
$ 0/S8 A "
$7 ! # "
&% "&"&
$7 '% " % %% "
"
(% #" &" "&"&

& %% (
1 "& "
"
$2+ !! ' / !
5+5 5+ !! ) / ! &%&
'(
! &%& & &1
&;(0 $7
83+
83+-4 &
& !
+
105 10 $7 '
! ' "%&

% "&" "%&
#-$-8 "&
1 & $
' '' % 1 &;('3 '& $
'&
/&;(0 /';0
$7 $7 /+ &
$:

(BOX)
3 8 '&" %
%%&%

!!

$7 $7 % 1

;0 & 0 83+-4
'&% "&%& !!
"&%&

%) " + (
%
2
:%
"&
"
"
"&

'

'

)
! /;0 $7

!
% &

/0 ' 5 %
! 0 " 83+
"%"
3+
% % )( 2 ( 3+
%( % %( %' %& 1 1 1
&1 &1 /&1
10K / 1 1 1
%) %
:
1 1 $7 $7
%
"
LINE_OUT
0 $7
%&
"
* $
* --:- --:- $
0
*% --:- --:- $%
%'
" *& --:- 7 $&
* 7 --:- $
*' --:- --:- $'
0
*( --:- 7 $( "$
"$ 7 5$,8 "$ 5$,8 (
* $
( 5$,8 5$,8 5$,8 5$,8 (
"#" *) $)
( 5$,6 * 5$,6 7 $ "
7 5$,50 5$,50 (
"$ * $ "$ 5$,8 (
( 5$,8 "$ * 5$,8 5$,8 $
( 5$,8 *% 5$,8 --:- $%
*& 7 2*C $&
* --:- 7 $
:* ! *' C:2 2*/ $'
$/ 2*,B C: C:
*( $(
* 7 7 $
/: /: C%;%:2 %:*
:% *) $) :
C%;%: C:
* $ *
7 7
( --,+ * " *
--,2 --,+
$ !
--,2 (
* $
( --,#50 --,#50 --, " --, (
*% $%
" *& 7 3*,$ $& "
* 3*,$ 3*,$ $
%&( 5 "%" 3*,5 3*,$ $ %&(
*' $'
1+3$6,B --B $/ (
*( $(
#" * 7 --:- $ "
( $6 6 $$,+ $$+ (
! *) $) " $$+ (
( $$2 *% $$,2 $$,+ $%
( $*50 *+50 7
&
&& & %' %'
&1 0
&1 &1 0 5(
10
!! %%' &( 10
+
%' ;0 &( &
%'% 0 &1 %
!! %% &( 105
+

5&
:% &1 & &( 102
& ( '
0 0 $ $
101P
& %&
101P
&1 $7
2' $7
'

:11 471+
1'' '

471+ '' '
% &
( 5$ & 49# 471+ %
( 5$ 49# 471+% %
( 5$ ( 49# 471+& ' $28
( 5$% % 49#% $ ( /&;(0
( 54$3-/ 49#& 42 %& :%
42 /&1 '&
;0 %
( -:/ %" & B 42 ) %)% 0 %" $ (& /&;(0 &
++B 42
42 /&1
% C:

% 1+507 50
') ' /$28
( + % &;(0 .%% /&;(0 /&;(0 $7
91B +

% &;(0 % %)&
:% *5B + ) (BOX HEADER)
%% &( ) +%

( 71%

+<:+5 VCCP $7 $7

: :%
:% ( % " &' &;(0 .%& BODY OF CONNECTOR TO BE GND
:$ : ' ( #,++/ HOST->FWH %)&
& 7 '
7$ 7

GP23 &1
HI:UNLOCKED
49#

LO:LOCKED * VOLTAGE MODIFIER : VCCP -> VCC3
32PIN PLCC
'())

!
"

: :
:
%( %)&
:%
%%
<-- IDE1 0 0 & /
&& :
%)' ' +-$1/ <-- FPIO %%% /(
%%0
' +-$/
%& %%(
<-- IDE2 &&
! && &;(0
$/ &(1 %(

SIO-> %' 1
* .&
*--1
0 -
%)& : *2>>
ICH2-> %
* . %
( +#10 %)&
PLED-->L ==> GLED-->Black
PLED-->H ==> GLED-->Light 0 - ' -->FPIO
BIOS --> S1 State : *2>>-
--> FPIO
%)% &(
5%) 2 &;(0
: SIO -->
/4*/'/% & *
5% &1 15- &
4% 2* 2* .% - /&(1
/%)& :*
40Mil Trace width
/4*'/% &
&
)&
%' 4*'/% &;(0
!
( / ! :%
0 2* #-$- 8 SIO -->
5V*(560/(560+470))=2.718V %)) %&&
25-

'0 %'
&1 / &% 5%
/&&
$ FPIO -->
471P /4*'/% %( --> ICH2
3+41/ $ -83+/ (

/
20mil H--> 3.3V &% FPIO --> --> SIO

40Mil Trace width ( L--> 3.3V*(100/(8200+100))=0.0398V /1 %)
5( % % 19

/4*/'/% &1
= &
4 37 20mil
20mil 5V*(10000/(10000+200)=4.902V &%( 0
&1
+:*
20mil
42-,3 5) &
&
% &(<$
! 20mil
( /

10mil
0 & $82* :
5V*(560/(560+470))=2.718V %'' %' 37 41
)) / %)
10mil &1 '0 / #! 1 2
% & 0-650/ 3 4
' '

SPKR 5 6
( %& %% 7 8 POWER LED
) :

9 10
% / RESET 11 12
% & 13 14
' : TURBO LED 15 16 TURBO S/W
%

%&) %% 3+41/

08& : (
)
20mil &) &' %' /%% %) %%
&(1 &(1 :* % :* 1 2
5%& % &
( 2*1/
IDELED 3 4 SMI S/W
5%% & 4,15
( 2*1C 5%'
( 2*1%/

5% & %& %% %((
( 2*1%C 1
8& & 1 2

&( ACPILED 3 4 PWR BTN

&(1 &(1

/&(18&

2*
Close to USB CON.
<1000mils <-- SIO

4*& 4*'%/' :* :* %:* 513/

( 2*1/ %:*
) 0
4*% 4*'%/' & 10K &
( 2*1C %)( &
22ms Delay /

& 2)$ & 2)* /0

4* 4*'%/' %) & 0 --> ICH2
( 2*1/

!

3V % &
30/ (
8&

4* 4*'%/' & .% 0 ( ( ;0 &%
( 2*1C /%)' %)) #&* #&* &;(0 5V*(4.7/(2.2+4.7))=3.406V

' '& '% ' &%% $

1 22K
) &(1 &(1 &(1 &(1 %( %'&
/&(18& /%0 /0

08&
Close to USB CON.37 * .
CAP CLOSE TO USB CONN. /%)&
-
%() 3.3V*(1.2/(3+1.2))=0.943V
/;0 2.5V*(1.2/(3+1.2))=0.714V
WAKE ON MODEM

:*
59$0-
/&& +#+/ (
93

( &&

.)

33*%)&
&' && 0
93 %(

&1 0
:*
95

'

&) +&& WAKE ON LAN

95 &%
&1
&1 &%*)

!
"

C: C: :3

/
&
3*

2 :1
!
) 5 #<+1
) :1 %(
;2< '
%% 2

2 (( ( ) %
%%
+ + + + + + Socket North
.( /2 2 2 2 2 2
VID4 VID3 VID2 VID1 VID0 VCORE
1 1 1 1 1 OFF &;(/ +%(&
' "
1 1 1 1 0 1.100 ;2
1 1 1 0 1 1.125 %%*
% 1937 0
1 1 1 0 0 1.150 .)
1 1 0 1 1 1.175 . & ' ;/ &
1 1 0 1 0 1.200 ( +%(
1 1 0 0 1 1.225 "" 1 + ' + ( + % + % + ' + '(
0
1 1 0 0 0 1.250 :% ') /;/ .%
1 0 1 1 1 1.275 %
& ; 2 2 2 2 /2 2 Socket South
'
1 0 1 1 0 1.300
& &(1 /+%(
1 0 1 0 1 1.325
1 0 1 0 0 1.350 ';)0,? % :3
1 0 0 1 1 1.375 5% #<+1
%% :
1 0 0 1 0 1.400

1 0 0 0 1 1.425 3* 3* (
1 0 0 0 0 1.450 % + )( + + ) + )& + ) + % + ) + % + '( + (%
0 0 2 %( 2
0 1 1 1 1 1.475

0 1 1 1 0 1.500 2 ) .

0 1 1 0 1 1.525

" +%(&
0 1 1 0 0 1.550 &;(/

0 1 0 1 1 1.575 "
0 1 0 1 0 1.600 .
0 1 0 0 1 1.625
"
( ;/ & + (( + + ' + (& + (
"
0 1 0 0 0 1.650 " +%(

0 0 1 1 1 1.675 1

0 0 1 1 0 1.700 " ( /;/
) 0 % &' ; .%'
0 0 1 0 1 1.725 :
!
0 0 1 0 0 1.750 &) &(1 /+%(
0 0 0 1 1 1.775 2%
0 0 0 1 0 1.800 4$)%
0 0 0 0 1 1.825
0 0 0 0 0 1.850 Close CPU
&)
:1
'

&' /
:*
:*
&%
0
&(
&;(0
.&

%)&
15/

& &;(0
:*

. %
&1
(
$9/ %
&& : /: /: :% :% C: :
0 :
.' $819 :
(
' 61--B
)

)

)
%

# 0

5- &&
/-,5- %'' 0
2* %& 2 2 2
% % & ' ) ' %$
19$8 (
! ! :*
(&(* #&$ #&$ (&(*

& & & %)( :%
$819 1 %1 %1
FPIO--> %&(
: 0
% /
2
&1 %% &1 ) %!
C: 190 (
' &1 %'( /
Default VCCP = 1.725V /:
' &1
SIO -->
(&(*
VID[4..0]=1,1,1,1=VCCP->0.000V % &1 Place Caps Close +12VPWR Pin

VID[4..0]=0,0,0,0=VCCP->1.850V /:
5/
%%
Place Caps Close ATXPOWER Pin
:% :%

&1
% $8: 223-101091-110
0
0 C: 5 :3

2

%&( 5
! C:19 <$) %%
%&( $

+ % + %( + &
:+ %" % &1 ' &1 1
:+ " % &1
:+ ) 2<': <': <': <':
:+
:+
" '&
1:+
71( ( TO PWM &1
:+ "
:+% 1:+
:+%
:+& "

1:+
REGULATOR :% :
:+& "
! 1:+% and I/O $81)
:%
1:+&

FOR FM3570 WHM
43%(3
VID Adjusetable Function &1

)

)

$2819 Place Caps Close AUXPWR Pin
/,1&
2<';%:

& /
12VATXPOWER SPEC. Ver. 1.0 +',"!-$.

!
"

:%
(
'',? )
2)$ 2

+ .
%
-
( 53%&3
:

;0,?
% 1.5V/7A
+
2
:*

2.5V :%
% '0,?

: 71 (
5&%
.
1.8V (-

(% 2)* +

%),? /2
+ GP22 VCC15

- 1 1.5V
53%&3 .' 0 1.6V

#24('(%
(&
0,?
:
1.8V/2A
+ &
2
:%
:%
+ +
& 1.25V 2)
;0,? %%( %('

+ 2 2 %:*
.%
ANODE ! - (
53%&3

%
REF CATHODE & 2%
TL431 Top view 0,? /5(/$=
::+
:*
+ 1.2V/0.1A 0.6A

:* " %
2/'

C:
%
$9/
/
' ) :* %'(

+
;2 && %
/2 (
%%
%& /&&
0
2)
1937

%
;0,? 1.0V + 10mS
10V VOUT=1.25*(1+RGND/ROUT)
1V
- .(
%( ( 2&
53%&3 0 % 5(/$=

%) 1V
0,? 2 %:*
:*
" %

DELAY TIMES = 10ms :% 0.6A
3mS :
&& %%'
&;(0 ,? %)

+
- 2
(
* .
%)' %%
C: '&,?

.)
%) %)&
&% (
& /&;(0 ;2 &(

/&;0,? .%

/(-
.%(

%' & /(-

/;2
/)),?

$

!
% "

:%
C / :
& :%
: : / % % %')
+

%%
+
2 : &)
+
A.0 %% %( &1
+
& %( 1
&1 &1 %%
+
&1 %() (
A.0 &%' &1
+
& %' 1
&1 &1
'
%1 &1
1 '
&1

%1 &1
&1 %&( %)
&1
%1 &1
2-

#&$
24
%

#&$

: :%
:%
3 3% 3 3 3' 3&
%&
&1 4+3$0 4+3$0 1$&33 1$&33 1$&33 1$&33
%(
&&(
&1
&1

&1

%)&

&1 =1
=1( =1 =1& =1 =1%
4+3$0/#+1
4+3$0/#+1 4+3$0/#+1 4+3$0/#+1
4+3$0/#+1 4+3$0/#+1
:* %:* 3# 3#

! !

&% %)

: :*$
&1 &1
%)' %%
%% % 3#&
!
&1 &1
&1 &1 %' &%

&1 &1
&' &
3#' 3#% 3#
! ! !
&1 &1

% )

&1 &1

%

!
& "

5$:
5$:

6
5% 5 5
4*'%/% 4*'%/% 4*'%/% 502 8$54*

0 %& ' %
:% ) 3# (G4 :5 .&

:%
/%)' &&
7 ;2 ;2 7 ;2 7 (G4 % 3*
5$:

% 7 7 ( 5(
0
5$: %:* %:* VO33 5$:
59$0-
7 502
8$54* 3*
1+13-/ %% 4*'/%
1+13-/ '()
:5 + %
2 ;2 ;2
%%
;'0
7
5
5-
5$:
5$: 5$: ' / %
/5- ;2 4*'%/%

7

"
&

$"%
$"!

$%

$!

5$:

!

!

!

2 % ;'0
5$:

'
'

'(
'

'"(
'"

"%

/;'0
1+.4 5$$28 :* :* 2(
&) ( 1+.4 1+/ " ' -- -- 5$:
'() 1+/
!
5$50
--0 --0
% 5$50 17/% --+ --+ &
( 17/%
"
"
1-./% -- -- 7
() 1-./% $,% $ % $, % ;2

$,% $, )%&'
7
7

$,) ! $, 7

5$: ! $,%
!

$, ! 5$:
$,( 5$:
!
!
$,' !

$,&
$, $,
!

$,& !
$,'
5$: 5$: 5$:
!

5$: !
5$:
,*-/% $,(
() ,*-/%
!

$,) !!
,*-/
" ,*-/ ()

$,%
7

%

"

!

!

5*5/5.41 + ) ' ) '

!

!

2 ;2 ;2 ;2 ;2 ;2 ;2

!

!
!
"#!
#!
!

!
!
!

!

() ,*-/ ,*-/ ()
() 4$3-/ 1$ ()
() +6/ -/ ()
() 6/ 1-/ ()
() -:-5/ 1/ ()
$,@;;%A
() $,@;;%A
%:*
5$:
25,* CONNECTOR TOP VIEW

5- ! %% P/N:UB1112C-L1 (FONCONN)
5$: 5- %

L9 L10 L11 L12
(
/;2 /;2
+
2
;2
8C
%(
o o o o
8/ L7 L5 L3 L1
% UL-2 LAN o o o o

%

2
o
x H1
o o o o
L8 L6 L4 L2 H2 o
x
8C
8+C %(
( '( % H3 H4
8+/
8/

%

%
%
%

xoooo o
o U1 x U2 U3 U4

' U5 U6 U7 U8
25/ H5 o o o o H6
8/ ' RJ45
UL-1 USB x
o o
x
8C

(

'(

& %)
(
5 o
x H7 H8 x
o

(
4
% 5$: /4*'/%
%

&)
+
&
/ ( (
/;2
/;2

/;2

-++*/0

!
"

Mainboard I405

Загружено:

Сведения о документе

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Mainboard I405

Загружено:

Авторское право:

Доступные форматы

   

  D[48..63]#    

    

   ! 

    

2"~10"+/-200mil  #$   

  $#       & 

      

 #     #,/    

  !   D[0..15]#        

#  :1    

  "#   

   

CAD NOTE: 5MIL TRACE 15MIL SPACE

$! ) &;)*

#! () &;)*

#    

 7 '

#     & 3#%) 

#(     & 3#&   7$* '

     & 3#&(  

 &3#,*    

#! %   & 0    

#%"      

5) 4*'/%  

 %& /(  0+1

#-$-,8   ( 50&

PLACE CAP CLOSE TO CK408 PIN !  

  % %% 

0 0 0 0 1 100 66.6 33.3

1 0 0 0 1 133 66.6 33.3

1 1 1 1 0 66.6 66.6 33.3

1 1 1 1 1 200 66.6 33.3

IDE TRACE <= 4" :%

1@;;A !# & &;(0

( 1+6  ) %  

 '     

 %) & 

+-$/  7$) !  7$ 

/;(0 1.5V*(1K/1K+1K)=1.5V*1/2=0.75V & & + %(

Maximum Trace Spacing Length

& 7 !# 1+6 '

1+.B* 1%  % ;0 1' 3 

8& $1+50   54$3-/ 54$3-B<49#& 1

*$&< %& && 0

 ) 17/ "  ;D ) 0  .'

& %)  ) %  %'& 

% & (   5  5<71

(& (   )  !

/  %% '(  (

124$ 37 

(  & (  *)

/    08& ' (&

" )& 3$B   

/:+ *B '  &  % 4 -

1+   :

=*  %'& '' $  

 )( &(1 %1 %1 %1 %1

5%( &1 &% &% )) )% 7:

:% :% :% :% :%

7 $E)F 7 $E)F 7 $E)F $,) (

%' / !" 1%

 % 0  % /;0

D[48..63]#

!

2"~10"+/-200mil #$

$# &

# #,/

! D[0..15]#

# :1

"#

$! ) &;)*

#! () &;)*

#

7 '

# & 3#%)

#( & 3#& 7$* '

& 3#&(

&3#,*

#! % & 0

#%"

5) 4*'/%

%& /( 0+1

#-$-,8 ( 50&

PLACE CAP CLOSE TO CK408 PIN !

% %%

1@;;A !# & &;(0

( 1+6 ) %

'

%) &

+-$/ 7$) ! 7$

/;(0 1.5V(1K/1K+1K)=1.5V1/2=0.75V & & + %(

& 7 !# 1+6 '

1+.B* 1% % ;0 1' 3

8& $1+50 54$3-/ 54$3-B<49#& 1

*$&< %& && 0

) 17/ " ;D ) 0 .'

& %) ) % %'&

%&( 5 5<71

(& ( ) !

/ %% '( (

124$ 37

( & ( *)

/ 08& ' (&

" )& 3$B

/:+ *B ' & % 4 -

1+ :

=* %'& '' $

)( &(1 %1 %1 %1 %1

5%( &1 &% &% )) )% 7:

7 $E)F 7 $E)F 7 $E)F $,) (

%' / !" 1%

% 0 % /;0

%& 7 %& % % $7 $7 $7

+<:+5 VCCP $7 $7

20mil H--> 3.3V &% FPIO --> --> SIO

/4*/'/% &1

%&) %% 3+41/

&( ACPILED 3 4 PWR BTN

4& 4'%/' :* :* %:* 513/

' '& '% ' &%% $

WAKE ON MODEM

&) +&& WAKE ON LAN

C: C: :3

0 1 1 1 0 1.500 2 ) .

0 0 1 1 1 1.675 1

VID[4..0]=1,1,1,1=VCCP->0.000V % &1 Place Caps Close +12VPWR Pin

VID Adjusetable Function &1

& 1.25V 2)

;0,? %%( %('

%' & /(-

:* %:* 3# 3#

&1 &1 %' &%

/5- ;2 4*'%/%

$,) ! $, 7

5*5/5.41 + ) ' ) '

2 ;2 ;2 ;2 ;2 ;2 ;2