Instituto Tecnolgico Superior

de Nochistln


Ingeniera en Sistemas Computacionales
Fundamento de telecomunicaciones
Ing. Elas Ramrez Daz

Unidad 2: MEDIOS DE TRANSMICIN Y SUS CARACTERISTICAS

Tarea 1.5: Mapa Conceptual de mtodos para la deteccin y correccin de
errores.

Csar Ivn Franco Alans

Nochistln de Meja, Zacatecas. 17 de agosto de 2014






Mtodos para la Deteccin y Correccin de Errores.
VERIFICACIN DE REDUNDANCIA
VERTICAL (VRC)
La verificacin de paridad (a veces
denominada VRC o verificacin de
redundancia vertical) es uno de los
mecanismos de verificacin ms
simples.
Consiste en agregar un bit adicional
(denominado bit de paridad) a un cierto
nmero de bits de datos denominado
palabra cdigo (generalmente 7 bits, de
manera que se forme un byte cuando se
combina con el bit de paridad) cuyo
valor (0 o 1) es tal que el nmero total
de bits 1 es par.
Ejemplo

VERIFICACIN DE REDUNDANCIA LONGITUDINAL
(LRC)
En la verificacin de redundancia longitudinal (LRC), los
bloques de bits se organizan en forma de tabla (filas y
columnas).
Por ejemplo, en lugar de enviar un bloque de 32 bits, se
organizan en una tabla de cuatro filas y ocho columnas,
como se muestra en la figura
Ejemplo

VERIFICACIN DE REDUNDANCIA
CCLICA (CRC).
La tercera y ms potente tcnica de
verificacin de redundancia es la
verificacin de redundancia cclica
(CRC).
La CRC se basa en la divisin binaria. Con
la CRC, se aade una secuencia de bits
redundantes, denominados CRC o
residuo CRC, al final de la unidad de
datos de forma que los datos
resultantes sean divisibles exactamente
por un nmero binario predeterminado.

1er Tipo
2 Tipo 3er Tipo
Son