RESUMEN

El estudio comparativo de los lenguajes HDL y su aplicacin en la implementacin del

laboratorio de sistemas digitales avanzados mediante FPGA en la EIE-CRI, determin
cul de los dos lenguajes VHDL o Verilog es el ms ptimo para programar sistemas de
diseo digital.

El mtodo apropiado para nuestro estudio de investigacin es el Experimental, debido a
que permite realizar pruebas con la tarjeta FPGA y el Software ISE Design Suite 14.7,
con los cuales se realizaron pruebas de programacin para determinar cul de los dos
lenguajes VHDL o Verilog es el ms ptimo en diseo digital. Adems se analiz 10
artculos escritos por expertos, lo cual es referente al mtodo Delphi, que consiste en la
utilizacin sistemtica del juicio intuitivo de un grupo de expertos para obtener un
consenso de opiniones referentes a los lenguajes de la investigacin.

Mediante el estudio comparativo y el anlisis del parmetro de sintaxis de programacin
como: lneas de codificacin, simulacin, libreras, tipos de datos, tipado, sensibilidad y
por preferencia del lenguaje, y analizando artculos cientficos publicados referentes al
tema de Verilog vs VHDL, dando como resultado por parte de la investigacin de los
autores y los artculos cientficos en VHDL un 36,43% y en Verilog un 63.57%
estableciendo una diferencia de aproximadamente un 27,14% entre los HDL.

Se concluye que Verilog es el HDL ms ptimo para diseo digital, debido a que est
basado en el lenguaje C, se recomienda el uso de este HDL para los diseos digitales
avanzados.