Affidabilit di componenti e

sistemi VLSI
Docente: Marco Ottavi
Informazioni
Email docente: ottavi@ing.uniroma2.it
Per favore mettere ASV come prima parte delloggetto della email
Webpage del corso: didattica web 2.0
Orario delle lezioni:
Mercoled14:00 15:45 Aula B10
Gioved 14:00 15:45 Aula B13
Orario di ricevimento:
Dopo le lezioni
Dipartimento di Elettronica secondo piano, stanza B2-08-A
Materiale didattico: lucidi del corso e appunti a lezione
Libri di riferimento:
Parte sulla affidabili di produzione (test) Essentials of Electronic Testing for
Digital, Memory, and Mixed-Signal VLSI Circuits
Parte sulla affidabilit di funzionamento Self-Checking and Fault-Tolerant
Digital Design , Autore Parag K. Lala
Entrambe le parti: System on Chip Test Architectures, Wang,
Stroud, Touba (ed.), Morgan Kaufmann
Modalit d'esame: esame finale scritto e orale

Finalit del corso
Introduzione e descrizione delle problematiche relative alla resa
di produzione, collaudo e affidabilit dei componenti e circuiti
elettronici. Il corso si sviluppa in due parti:

Resa di produzione e collaudo
o Guasti e resa di produzione
o Generazione automatica dei vettori di collaudo
o Tecniche di progettazione orientate al collaudo
Metodologie di progetto per garantire affidabilit
durante la vita utile
o Misure della affidabilit di un sistema
o Tecniche di progettazione fault tolerant
o Codici a correzione d'errore
SvolglmenLo del corso
Lezlonl ln aula
arLe Leorlca su collaudo e amdablllLa
LserclLazlonl
SvolglmenLo dl eserclzl ln classe

Semlnarl
Synopsys
neaL
LSA
Mouvauon
lncreaslng levels of lnLegrauon and complexlLy are
reecLed ln Lhe !"#$!#%&!' )*+'+,-+ &. +/+-%*&,#-
0+1#-+' worldwlde,
23& -&,-!**#,4 facLors are drlvlng Lhe change
56*60#47 '8#9 %& 7!/:;-&*+ 6,0 )6*6//+/ -&7)!:,4
<8*#,= &. 76,!.6-%!*#,4 %+-8,&/&4> %& ,6,&7+%*#-
'-6/+
Amsterdam, September 30, 2014

Manufacturable and Dependable Multi-core Architectures at Nanoscale

5
aradlgm shl Lo mulu-core and
parallel compuung
lrom lncreaslng core clock
frequencles Lo explolung parallellsm
and mulucore chlp archlLecLures

Lxample: l8M ower8 Cu
12 processor cores (elghL Lhread/core)
L1 cache: 64 k8 (u) +32 k8 (l) per core
L2 cache :312k8 (S8AM) per core
L3 cache: 96 M8 (eu8AM) shared
2 lnLegraLed Memory ConLrollers
Cn Chlp Cle ConLroller
Cn Chlp ower ManagemenL
ConLroller & ower gaung

?? ,7 <@A
BCD 77
?

Shrlnk of manufacLurlng Lechnology Lo
nanomeLrlc scale
<8*#,= &. 76,!.6-%!*#,4
%+-8,&/&4> %& ,6,&7+%*#-
'-6/+
Moore's Law sull applles
ln Lhe l18S pro[ecuons
8ecenL lmprovemenL such
as llnlL1 allowed Lo push
furLher Lhe scallng
3u lC manufacLurlng
allows hlgh denslLy
novel Lechnologles are
belng lnLroduced Lo shl
Lo dlerenL paradlgm e.g.
memrlsLors
AmsLerdam, SepLember 30, 2014

Manufacturable and Dependable Multi-core Architectures at Nanoscale

7
Mouvauon

underlylng enabllng facLor Lo Lhe lC1 revoluuon ls
Lhe -&,'%6,% #7)*&1+7+,% &. 76,!.6-%!*#,4
>#+/0 6,0 *+/#6"#/#%> of Lhe devlces
1he novel archlLecLural and Lechnologlcal Lrends
lnLroduce new dependablllLy #''!+' "!% 6/'&
&))&*%!,#:+' relaLed Lo Lhe broader deslgn space
Amsterdam, September 30, 2014

Manufacturable and Dependable Multi-core Architectures at Nanoscale

8
1he lnLerLwlned aspecLs of CuallLy and
8ellablllLy

2+'%EF!6/#%>
CuaranLee LhaL Lhe lC performs lLs funcuon aL L=0 (LesL mode)
Measured ln G5H (defecLs parL per mllllon)
urlven by defecL/faulL coverage & performance guard-bands
I+/#6"#/#%>
CuaranLee LhaL Lhe lC performs lLs funcuon for L >0 (mlsslon
mode)
Measured ln JA2 (lallure ln 10
9
devlce-operaung hours)
urlven by changlng maLerlal properues, appllcauon prole,
envlronmenL.
A synopuc vlew
Causes of faulLs occurs LhroughouL Lhe llfe of a vLSl sysLem
AL producuon ume manufacLurlng defecLs cause faulLs ! reduced yleld
AL L>0 (mlsslon mode) dlerenL causes of faulLs occurrlng aL dlerenL phases
1esL escapes (or lnfanL morLallLy ! early ln llfe)
varlablllLy (LhroughouL)
So Lrrors (LhroughouL)
Aglng (or wearouL ! laLe ln llfe)
Relazione tra guasti ed affidabilit
La presenza di guasti su un componente in fase di produzione
e lo svilupparsi di guasti su un componente durante la sua vita
utile sono eventi correlati.
I meccanismi che causano linsorgere dei guasti possono
essere analoghi, ma con un tempo di attivazione diverso
Andamento dei guasti un funzione del
tempo, la curva ha un tipico andamento
ad U.
Tre fasi:
1. Mortalit infantile (il failure rate
decresce)
2. Vita utile (il failure rate costante)
3. Invecchiamento (Il failure rate cresce)
Il numero di componenti guasti al
momento della produzione pu essere
visto come leffetto del failure rate a
tempo zero
Resa di produzione e collaudo
La produzione dei componenti elettronici inevitabilmente
affetta dalla presenza di difetti. I difetti possono causare guasti
funzionali (functional faults) che riducono la resa del processo
di produzione.

Il collaudo (test) finalizzato a verificare se la presenza di
difetti altera le funzionalit attese dal componente.

In un lotto di produzione il rapporto tra il numero di componenti
non guasti e il numero totale di componenti prodotti
rappresenta la resa del processo produttivo (manufacturing
yield).
Flusso realizzativo di un progetto VLSI
Determine requirements
Write specifications
Design synthesis and Verification
Fabrication
Manufacturing test
Chips to customer
Customers need
Test development
Definizioni
Sintesi di progetto (Design synthesis): Data una
funzione di I/O, sviluppare una procedura per
produrre un componente usando materiali e processi
produttivi noti
Verifica (Verification): Analisi predittiva che
assicura che quando il progetto sar sintetizzato si
comporter seguendo la data funzione di I/O
Collaudo (Test): Un passo del processo di
produzione che assicura che il componente fisico
generato dal progetto sintetizzato non abbia guasti
Differenze tra Verifica e Collaudo
Verifica la correttezza del
progetto.
Fatta tramite simulazione,
emulatori hardware o metodi
formali.
Fatta una volta sola prima della
produzione.
Responsabile per la qualit del
progetto.
Verifica la correttezza dellhardware
prodotto.
Il processo si articola in due parti:
1. Generazione dei vettori di test:
processo software che viene eseguito
solo una volta per ogni iterazione del
progetto
2. Applicazione dei test: i test elettrici
sono effettivamante applicati
allhardware
Ogni componente prodotto passa tramite il
passo della applicazione dei test
Responsabile per la qualit dei componenti
Layout di un componente VLSI
Il processo di produzione a
strati:
Substrato di silicio su cui
vengono realizzati i transistor
Livelli di metallizazione
successivi per il routing dei
segnali e delle alimentazioni.
Connessioni verticali si
chiamano via

Difetti di produzione e di funzionamento
Si pu distinguere tra difetti di produzione e difetti di funzionamento:

Difetto di produzione: presente al momento della produzione e causa
conseguenza immediate sul compente che possono causare dei guasti,
esempio:
difetti spot
difetti sistematici
etc
Difetto di funzionamento: sono difetti che si attivano dopo un periodo di
funzionamento tramite i cosiddetti failure mechanisms. Esempi:
Rottura dellossido di gate
Contatti e riempimenti delle vie incompleti
Elettromigrazione
etc
3+6*;&!% 7+-86,#'7' '!-8 6' :7+ 0+)+,0+,% 0#+/+-%*#- "*+6=0&3, K2GGLM &.
46%+ 0#+/+-%*#-'N 8&% -6**#+* #,O+-:&, KPQAMN ,+46:1+ "#6' %+7)+*6%!*+ #,'%6"#/#%>
KRL2AMN +/+-%*&7#4*6:&, KSHMN 6,0 '%*+'' #,0!-+0 1&#0#,4 K<ATM

I difetti di produzione sono lobiettivo del collaudo mentre i difetti di
funzionamento sono lobiettivo dellaffidabilit
Difetti di produzione
Durante il processo produttivo i componenti possono essere
interessati da:

Difetti spot
Impurit
o missing material che pu causare circuiti aperti
o extra material che pu causare corto circuiti

Difetti sistematici
Process variation: che causa variazioni nelle specifiche dei
transistor
Difetti sulle maschere
Difetti di produzione
I difetti sistematici sono per lo pi presenti nelle fasi iniziali di
un nuovo processo produttivo, per esempio al passaggio a un
nuovo nodo tecnologico come lo scaling da 65 nm a 45 nm.
Parte di questi difetti come per esempio errori sulle maschere
vengono individuati e rimossi col maturare del processo
produttivo.
Difetti di produzione

I progettisti includono la variazione di processo nel design per
poter coprire le rchieste funzionali in tutti le modalit richieste.

I difetti spot continuano ad interessare il processo produttivo
durante tutta la sua vita e sono una causa dominante di guasti
in un processo maturo.
Esempio di Difetti Spot
I difetti spot possono essere modellati con la presenza di
impurit di diametro variabile che possono essere conduttive o
meno. Esempi:
Area critica
Per diventare un guasto un difetto deve essere in una
posizione e dimensione tale da causare
un'interruzione o un corto tra due piste.
Per calcolare la densit di guasti corrispondente ad
una certa densit di difetti viene usata la definizione
di area critica.
Area critica: Per un determinato tipo di difetto, si
definisce area critica Ac(x) l'area nella quale un
difetto di diametro x deve cadere per causare un
guasto. Se si considera una distribuzione uniforme
dei centri dei difetti la percentuale di difetti che
causano un guasto per difetti di diametro x :
f(x) = Ac(x)/Atot
dove Atot l'area toale del chip
Area critica
Esempio di area critica per difetti di tipo extra material:
Area critica
Per ottenere la
probabilit di guasto
l'area critica deve essere
mediata con la funzione
di distribuzione di
probabilit delle
dimensioni dei difetti.
La funzione di
distribuzione d(x)
calcolata empiricamente
ed ha un andamento
approssimativamente
triangolare
http://www.design-reuse.com/articles/10850/improving-yield-in-rtl-to-gdsii-flows.html
Densit di difetti
La probabilit di difetti a raggio nullo uguale a 0, raggiunge un
massimo e poi ha un andamento decrescente al crescere del
raggio. Se d la densit media totale dei difetti di tutte le
dimensioni:

) ( ) ( x s d x d ! =
W. Kuo, W. Chien, T. Kim, Reliability, Yield and Stress Burn-in 1998

Come si vede nella
figura comparato
allarea critica di
destinazione solo le
yield failures
causano guasti,
tuttavia guasti pi
piccoli possono
causare problemi di
affidabilit
Lambda
Facendo la media sui diametri dei difetti con l'area critica si
ottiene il numero di guasti causati da difetti la cui area
comparabile allaea critica.





dove il numero medio di guasti sul chip.





d A dx x s d x f A dx x d x A
c tot c
! = ! ! ! = =
" "
# #
) ( ) ( ) ( ) (
0 0
$
Conclusioni
La produzione dei componenti elettronici inevitabilmente
affetta dalla presenza di difetti
la probabilit di guasto proporzionale non solo alla densit
dei difetti ma anche al layout del chip rappresentato
dall'area critica