Ing. David Ponce Enrquez dponcee@usmp.

pe
Diseo de circuitos usando
VHDL
Ing. David Ponce Enrquez
dponcee@usmp.pe
Ing. David Ponce Enrquez dponcee@usmp.pe
Ejemplo:
Disee un registro de desplazamiento de 4
bits, con reset asncrono
Diagrama de bloques
Declarar entidad y arquitectura en VHDL
Ing. David Ponce Enrquez dponcee@usmp.pe
Ing. David Ponce Enrquez dponcee@usmp.pe
Ing. David Ponce Enrquez dponcee@usmp.pe
Ejemplo:
Disee un circuito divisor de frecuencia de
seales de reloj, con las siguientes
caractersticas:
F
in
= 100 MHz
F
out
= 1 Hz
Ing. David Ponce Enrquez dponcee@usmp.pe
Ing. David Ponce Enrquez dponcee@usmp.pe
Ejemplo:
Disee un contador progresivo de un dgito
(0 -> 9) en VHDL
Ing. David Ponce Enrquez dponcee@usmp.pe
Ejemplo
Disee un controlador de LED de 7 segmentos
que muestre el nmero emitido por el
contador progresivo de un dgito
Ing. David Ponce Enrquez dponcee@usmp.pe
tick_countup
count_unit
"1110"
sseg_pos
ss_digit
clk
rst
A
B
C
D
E
F
G
DP
A
B
C
D
E
F
G
DP
A
B
C
D
E
F
G
DP
A
B
C
D
E
F
G
DP
BCD_7seg
clk
rst
tick_1s
tick
clk
rst
BCD_count
digit countUp
sseg_num [6:0]
FPGA
Ing. David Ponce Enrquez dponcee@usmp.pe
Ing. David Ponce Enrquez dponcee@usmp.pe
Ing. David Ponce Enrquez dponcee@usmp.pe