UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA -UNAD

Escuela de Ciencias Bsicas, Tecnologa e Ingeniera

Fsica Electrnica

Trabajo Colaborativo No 3 ( Gua de Actividades )

FASE 1

Simulacin de Circuitos Electrnicos: realice

digitales y analice los resultados obtenidos.

la simulacin

de los siguientes circuitos

1. COMPUERTAS LGICAS.
En el mercado de la electrnica, es posible encontrar circuitos integrados, llamados
compuertas lgicas, que conectados de cierta forma hacen que su salida sea el resultado de
una operacin lgica sobre sus entradas.
- Generalidades de las compuertas lgicas:
a. Los circuitos integrados de las compuertas lgicas de 2 entradas, traen generalmente 4
compuertas en la disposicin que muestra la figura.

b. Los chips tienen dos terminales para la alimentacin ( Vcc y Gnd ) que deben
conectarse a +5 V y tierra, respectivamente.
c. Para introducir las seales de las entradas ( 1 y 0 ) se suelen emplear interruptores
de 2 vas, que conectan alternadamente un 1 ( + Vcc ) o un 0 ( tierra )
d. Para conocer el estado de la salida de una compuerta, se puede colocar un LED o un
indicador. Si se enciende nos presenta un 1 lgico y si est apagado un 0 lgico.
e. Dentro de las compuertas ms empleadas se encuentran las siguientes referencias:

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA -UNAD

Escuela de Ciencias Bsicas, Tecnologa e Ingeniera
Fsica Electrnica

En la siguiente figura se muestran 2 opciones para realizar la simulacin del comportamiento

de la compuerta lgica AND. Podemos emplear una sola compuerta o el correspondiente
circuito integrado.

SOLUCIN

Compuerta AND
A=0, B=0;

A=1, B=0;

A=0, B=1;

A=1, B=1;

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA -UNAD

Escuela de Ciencias Bsicas, Tecnologa e Ingeniera
Fsica Electrnica

Tabla de verdad compuerta AND

ENTRADA
A
0
1
0
1

ENTRADA
B
0
0
1
1

SALIDA
0
0
0
1

Compuerta OR
A=0, B=0;

A=1, B=1;

A=1, B=0;

A=0, B=1;

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA -UNAD

Escuela de Ciencias Bsicas, Tecnologa e Ingeniera
Fsica Electrnica

Tabla de verdad compuerta OR

ENTRADA
A
0
1
0
1

ENTRADA
B
0
0
1
1

SALIDA
0
1
1
1