Projeto de Circuitos Integrados Analógicos Ifsp Outubro 20 2014

PROJETO DE CIRCUITOS
INTEGRADOS ANALGICOS
INSTITUTO FEDERAL DE EDUCAO,

CINCIA E TECNOLOGIA DE SO PAULO.
Jos Alejandro Amaya Palacio
Estudante de Doutorado
Escola Politcnica da Universidade de So Paulo.
Outubro 20 de 2014.
jamaya@usp.br
CONTEDO DA APRESENTAO
Introduo
Fabricao de Circuitos Integrados
Projeto de Circuitos Integrados
Fluxo de Projeto de Circuitos Integrados Analgicos
Exemplo Bsico: Inversor em Tecnologia CMOS 0,18 m XFAB
Exemplo Real: Gerador de Pulsos Gaussiano Quinta Derivada
Concluses
Introduo
Programa CI Brasil
Concluses
INTRODUO
Microeletrnica
VLSI Very Large Scale Integration
Metodologia de Projeto de Circuitos Integrados
Programa CI Brasil
Centros de Treinamento: Porto Alegre -Rio Grande do Sul, Campinas, e
So Paulo.
Porqu deve-se desenvolver a

Microeletrnica no Brasil?
INTRODUO
Em quais reas tem-se aplicao da

Microeletrnica no Brasil?
Automao
Industrial
Agropecuria
Sade
INTRODUO
A indstria de microeletrnica brasileira move cerca de

US$ 4,5 bilhes por ano, mas esse mercado local
quase totalmente alimentado por fabricantes externos.
Apenas no primeiro semestre de 2011, o Brasil j
gastou US$ 2,4 bilhes com a importao de chips para
a montagem de placas e aparelhos, atividade de baixo
valor agregado a qual se limita boa parte da indstria
no pas.
Tomado de: http://www.telesintese.com.br/brasil-tem-deficit-comercial-deus-45-bi-em-microeletronica/
INTRODUO
Misso
Contribuir para a criao e organizao de um ecossistema de
microeletrnica, visando a inovao em produtos e a insero
do pas no mercado de semicondutores.
Viso
Atuar como um elo eficiente entre os agentes atuantes em
semicondutores, visando a organizao de aes de interesse
comum, para o desenvolvimento do setor.
INTRODUO
Programa CI Brasil
Uma das primeiras aes do programa CI-Brasil foi, a partir de
2005, apoiar a criao, instalao e atrao para o pas, de empresas
que atuam no desenvolvimento de projetos de circuitos integrados:
as Design Houses (DHs).
Como resultado, atualmente, existem 22 DHs distribudas por todo o

territrio nacional. Apoiadas parcialmente pelo programa, treze
dessas organizaes no possuem fins lucrativos. Em sua maioria,
so spin-offs que surgiram ou esto conectadas universidades ou
instituies pblicas de pesquisa.
Tendo originado-se a partir de empresas privadas nacionais,
multinacionais ou startups locais, cinco dessas instituies possuem
fins lucrativos e quatro, embora componham o cenrio brasileiro de
DHs, so completamente independentes do programa.
INTRODUO
Programa CI Brasil
INTRODUO
Empresas Prestadoras do Servio de Fabricao: Multi Project Wafer
EUROPRACTICE
MOSIS
Empresas Fabricantes
INTRODUO
Software EDA (Electronic Design Automation) para
desenvolver Projetos de Circuitos Integrados
CADENCE
MENTOR GRAPHICS SYNOPSYS
Open Source IC Layout Software
TANNER
INTRODUO
INTRODUO
Vdeo ICNT - NAMITEC
Introduo
Concluses
FABRICAO DE CIRCUITOS INTEGRADOS
O Processo de Fabricao de Circuitos. A Wafer de Slicio.
O Processo de Fabricao de Circuitos. A Lmina de Slicio.
O Processo de Fabricao de Circuitos. A Fotolitografia.
O Processo de Fabricao de Circuitos. O Processo Foto-litogrfico.
parecido com o Processo de Fabricao de Placas de Circuito

Impresso.
http://www.geocities.com/jf_moreira/pcb.html
parecido com Processo de Fabricao de Placas de Circuito

Impresso.
parecido com Processo de Fabricao de Placas de Circuito

Impresso.
parecido com o Processo de Fabricao de Placas de Circuito

Impresso.
260 m
Fernando Silveira. Universidade da Repblica.
320 m
O Dimetro mdio de um fio de cabelo est entre 60 80 m.
106,1 m
56,0 m
60 m
Na Tecnologia 130 nm, 86 milhes de

Transistores ocupan a rea de um fio
de cabelo.
2 m
O Processo de Fabricao de Circuitos Integrado requer um grande

nmero de passos. Vamos analisar o Processo tomando como
exemplo um circuito simples: O inversor CMOS.
VD
D
Q2
vin
vout
Q1
VSS
O Processo de Fabricao de Circuitos Integrado requer um grande

nmero de passos. Usa-se a Fotoligrafia. Vamos analisar o
Processo tomando como exemplo um circuito simples: O inversor
CMOS.
Microelectronic Circuits, Sixth Edition
Sedra/Smith
Copyright 2010 by Oxford University Press, Inc.
O Transistor NMOS:
Sedra/Smith Copyright 2010 by Oxford University Press, Inc.
O Transistor NMOS:
=

2

Figure 5.11 (a) Circuit symbol for the n-channel enhancement-type MOSFET. (b) Modified circuit symbol with an arrowhead on the source
terminal to distinguish it from the drain and to indicate device polarity (i.e., n channel). (c) Simplified circuit symbol to be used when the
source is connected to the body or when the effect of the body on device operation is unimportant.
Sedra/Smith
O Transistor NMOS:
=

2

Figure A.1 Photolithography using positive or negative photoresist.
Sedra/Smith

Oxidao Superficial
SiO2
Substrato de Si
Dr. Jos Fco. Lpez
Desp. 307, Pab. A
lopez@iuma.ulpgc.es

Aplicao do Fotorresiste
Fotorresiste
SiO2
Substrato de Si
Dr. Jos Fco. Lpez
Desp. 307, Pab. A
lopez@iuma.ulpgc.es

Exposio Luz Ultra-Violeta (UV)
insolvel
insolvel
Fotorresiste
SiO2
Substrato de Si
Dr. Jos Fco. Lpez
Desp. 307, Pab. A
lopez@iuma.ulpgc.es

Revelado do Fotorresiste e Aquecimento
Fotorresiste
SiO2
Substrato de Si
Dr. Jos Fco. Lpez
Desp. 307, Pab. A
lopez@iuma.ulpgc.es

Corroso
Fotorresiste
SiO2
Substrato de Si
Dr. Jos Fco. Lpez
Desp. 307, Pab. A
lopez@iuma.ulpgc.es

Centrifugao e secado
Fotorresist
SiO2
Substrato de Si
Dr. Jos Fco. Lpez
Desp. 307, Pab. A
lopez@iuma.ulpgc.es

Outros Passos: Implantao de ons, deposio de
metal, etc.
Fotorresist
SiO2
Substrato de Si
Dr. Jos Fco. Lpez
Desp. 307, Pab. A
lopez@iuma.ulpgc.es

Eliminao do Fotorresiste
Fotorresist
SiO2
Substrato de Si
Dr. Jos Fco. Lpez
Desp. 307, Pab. A
lopez@iuma.ulpgc.es

Exemplo de Implantao de ons para criar um n well (Cavidade - n)
Implantao de ons
Fotorresiste
xido de silicio
Cavidade-n
Substrato tipo-p
Dr. Jos Fco. Lpez

Desp. 307, Pab. A
lopez@iuma.ulpgc.es

Exemplo de Implantao de ons para criar um n -well
Fotorresiste
xido de silicio
Cavidade-n
Substrato tipo-p
Dr. Jos Fco. Lpez

Desp. 307, Pab. A
lopez@iuma.ulpgc.es

Exemplo:
Fabricao de um
Inversor CMOS ao
nvel de mscaras.
Sedra/Smith
Figure A.14 A CMOS inverter schematic and its layout.
CADENCE 6 - XFAB 0,18 m
Figure A.15 Cross section along the plane AA' of a CMOS inverter. Note that this particular layout is
good for illustration purposes, but is not necessarily appropriate for latchup prevention.
Sedra/Smith
Copyright 2010 by
Oxford University Press, Inc.
Figure A.16 A set of photomasks for the n-well CMOS inverter. Note that each layer requires
a separate plate. Photo-plates (a), (d), (e), and (f) are dark-field masks, while (b), (c), and (g)
are clear-field masks.
Sedra/Smith
Copyright 2010 by
Oxford University Press, Inc.
VDD
In
Gnd
Out
VDD
In
Gnd
Out
VDD
In
Gnd
Out
N-well
VDD
In
Gnd
Out
N-well
VDD
Difuso de
Fsforo
In
Gnd
Out
VDD
In
Gnd
Regio
Ativa
(LOCOS)
Out
VDD
In
Gnd
Regio
Ativa
(LOCOS)
Out
Oxidao
para
formao
de SiO2
VDD
In
Gnd
Silcio Poli
Out
VDD
In
Gnd
Silcio Poli
Out
VDD
In
Gnd
Silcio Poli
Out
Formao
da Porta
de Si-Poli
Difuso n+
VDD
In
Gnd
Out
Difuso n+
VDD
In
Gnd
Out
Difuso n+
VDD
In
Gnd
Out
Implantao
De Arsnio
Difuso p+
VDD
In
Gnd
Out
Difuso p+
VDD
In
Gnd
Out
Implantao
De Boro
Contatos
VDD
In
Gnd
Out
Contatos
VDD
In
Gnd
Out
Contatos
VDD
In
Gnd
Out
Metal 1
VDD
In
Gnd
Out
Metal 1
VDD
In
Gnd
Out
Metal 1
VDD
In
Out
Metalizao
Gnd
VDD
In
Gnd
Out
Introduo
Concluses
PROJETO DE CIRCUITOS INTEGRADOS
De maneira geral, pode-se classificar os fluxos existentes

em trs categorias, conforme a sequncia em que do
evoluo ao projeto. So elas:
Top-down
Bottom-up
Middle-out
CIRCUITOS INTEGRADOS
DIGITAIS
CIRCUITOS INTEGRADOS
ANALGICOS
Standard - Cells
Gate Array
Full - Custom
Full - Custom

SISTEMA: FILTRO PASSA-BAIXAS
Especificaes
Amplificador operacional.
Circuito: nvel de transistores
Arquitetura: Nvel de Circuito

DISPOSITIVO: AMPLICADOR OPERACIONAL CMOS
Figure 12.1 The basic two-stage CMOS op-amp configuration.
Sedra/Smith

AMPLICADOR OPERACIONAL 741
Sedra/Smith

SISTEMA: SOMADOR BINARIO

SISTEMA: SOMADOR
Introduo
Concluses
FLUXO DE PROJETO DE CIRCUITOS INTEGRADOS ANALGICOS
[Lucas Compassi Severo, 2010]
http://hdl.handle.net/10183/44110
Metodologia Full-Custom
Estratgia Top-Down
Especificaes Nvel do Sistema.
Seleciona-se a Arquitetura do Circuito a nvel
de transistores Circuito Esquemtico.
Calculam-se as dimenses dos Transistores.
Utilizam-se Ferramentas EDA para obter o

Layout, simulao e verificao.
Schematic Capture
Schematic Simulation
Layout
Ferramentas
Virtuoso
(Composer)
(Spectre,
HSPICE)
Virtuoso
DRC / ERC
Assura
LVS
Extract - QRC
(Diva ou
Dracula)
Virtuoso
(Spectre,
Post-Layout Simulation
HSPICE)
PADS PROTECES GDS : Arquivo final para fabricao.
(FileExportStream...)
Fabricao.
Encapsulado.
Testes e Verificao.
Aprovao.
Introduo
Concluses
EXEMPLO BSICO: INVERSOR CMOS
Especificao.
Minha_Biblioteca
Inversor
Schematic
Symbol
Layout
Analog Extracted
Escolhem-se os materias dos PINS
Esquemtico do Circuito. Nvel do Transistores.
Smbolo para simulao e utilizao.
Test-Bench.
Simulao.
Layout e Verificao.
Assura
Run DRC
Run ERC
Run LVS
Run QRC
Extrao de
parmetros
Layout e Verificao.
Assura
Run DRC
Run ERC
Run LVS
Run QRC
Extrao de
parmetros
Extrao dos parmetros.
Introduo
Concluses
University of So Paulo
Polytechnic School
Integrated Systems Laboratory
Pervasive and High Performance Computing
UWB SYSTEM FOR BREAST CANCER

DETECTION BASED ON THE FIFTH
DERIVATIVE GAUSSIAN PULSE GENERATOR
Authors: Stelvio Henrique Igncio Barboza,
Jos Alejandro Amaya Palacio
Elvis Pontes
Sergio Takeo Kofuji
INTRODUCTION
Microwave Tomography
Basically, a transmitter is used to illuminate the breast with electromagnetic fields in
microwave frequency, propagating across the breast and being detected by receptor
positioned around the breast.
ANALYSIS AND DISCUSSION
Microwave imaging for breast cancer detection using Ultra-Wideband

signals have a significant importance as noninvasive screening tool in order
to replace the current X-ray mammography [1], [2] and [3].
X-ray mammography
(Klemm,2008)
Microwave imaging
METHODS AND MATERIALS
The implemented layout and a photograph of fabricated and

tested integrated circuit.
CORE - 97x73um
CHIP - 745x626um
IBM 0.18um CMOS
IBM 0.18um CMOS - MOSIS
IBM 0.18um CMOS - MOSIS
Posio [mm]
Posio [mm]
Dimetro tumor = 20 [mm]
TRANSMISSOR UWB
(ARQUITETURA)
5ta Derivada da Funo Gaussiana = 6e-11%

0.06
Pulso 5ta Deriv
0.04
Amplitude [V]
0.02
-0.02
-0.04
-0.06
-4
-3
-2
-1
0
tempo [s]
4
-10
x 10
Fonte: MOREIRA, SILVEIRA, NOIJE, TAKEO (2010).
96
TRANSMISSOR UWB
(FORMADOR DE ONDA QUADRADA)
Baseado em (CABRERA RIAO ,2010)
97
TRANSMISSOR UWB
(CIRCUITO GERADOR DE ATRASOS)
98
TRANSMISSOR UWB
(CIRCUITO DETECTOR DE FASE )
O circuito detector de fase composto de trs blocos: um

bloco n-dinmico, um n-latch e um inversor esttico .
V [Volts]
V1
V2
Phase Difference
VOUT
t [ps]
99
TRANSMISSOR UWB
(CIRCUITO FORMADOR DE PULSO)

V [Volts]
VA
VDD
VB
VC
C
VDD
VOUT
RL
VD
D
Trasistor L [um] W [um]

M1
0,18
3,5
M2
0,18
3
M3
0,18
3,5
M4
0,18
2
VOUT
100
t [ps]
TRANSMISSOR UWB
(CIRCUITO PRINCIPAL)
Layout do circuito principal excludo o circuito gerador de
onda quadrada e PADS, realizado no ambiente software
CADENCE com o design kit da IBM 0.18 m Tecnologia.
101
TRANSMISSOR UWB
Layout geral do CI implementado incluindo PADS e protees realizado no
ambiente software CADENCE com o design kit da IBM 0.18 m Tecnologia
CMOS
CORE - 97x73um
CHIP - 745x626um
IBM 0.18um CMOS
102
TRANSMISSOR UWB
Sinais gerados em simulao a partir dos parmetros ps-layout extrados
do chip fabricado
103
TRANSMISSOR UWB
Comparao Pulso Medido no CI fabricado, Pulso obtido da
simulao e Pulso terico ideal da quinta derivada da funo
Gaussiana
104
TRANSMISSOR UWB
(TESTE DO CIRCUITO INTEGRADO)

A caracterizao do chip do transmissor foi feita variando os
valores de frequncia do sinal de entrada e a tenso de
alimentao do chip, para tanto foram utilizados 5 chips.
Tabela: Valores mdios dos parmetros coletados
Sinusoidal Input Signal
=
=
=
=
=
=
Valores Mdios das Medies

156,82
118,62
410,60
200,05
120,68
409,40
244,44
115,20
407,80
Tabela: Desvio padro dos parmetros

Desvio Padro das Medies
coletados
Sinusoidal Input Signal

=
=
=
=
=
=
9,73
2,55
2,33
8,41
2,69
7,68
8,04
6,61
3,80
105
TRANSMISSOR UWB
Faixa de frequncia mdia

2,15 a 8,8 GHz
106
TRANSMISSOR UWB

Tabela 1. Desempenho e comparao em relao a geradores de pulsos gaussianos UWB.
PARAMETROS
Este trabalho
(Fabricado)
(MOREIRA,
SILVEIRA, et al.,
2010)
(No fabricado)
(SALEHI-ABARI e
PLETT, 2010)
(Fabricado)
[]
0.18
0.18
0.13
1.8
2.0
1.2
rea do
745x626
---
800x540
rea do
97x73
53.4x43.6
---
407.8
187
510
100
100
300
115.2
156
540
Fonte: Autor
107
TRANSMISSOR UWB
108
Introduo
Concluses
CONCLUSES
CONCLUSES
Para desenvolver Projetos de Circuitos

Integrados Analgicos precisa-se
fundamentalmente criatividade e o que mais
temos no Brasil.
A desenvolver Projetos de Microeletrnica!.
OBRIGADO!
jamaya@usp.br

Projeto de Circuitos Integrados Analógicos Ifsp Outubro 20 2014

Загружено:

Сведения о документе

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Projeto de Circuitos Integrados Analógicos Ifsp Outubro 20 2014

Загружено:

Авторское право:

Доступные форматы

PROJETO DE CIRCUITOS

INSTITUTO FEDERAL DE EDUCAO,

Porqu deve-se desenvolver a

Em quais reas tem-se aplicao da

A indstria de microeletrnica brasileira move cerca de

Como resultado, atualmente, existem 22 DHs distribudas por todo o

MENTOR GRAPHICS SYNOPSYS

Open Source IC Layout Software

Vdeo ICNT - NAMITEC

FABRICAO DE CIRCUITOS INTEGRADOS

O Processo de Fabricao de Circuitos. A Wafer de Slicio.

FABRICAO DE CIRCUITOS INTEGRADOS

O Processo de Fabricao de Circuitos. A Lmina de Slicio.

FABRICAO DE CIRCUITOS INTEGRADOS

O Processo de Fabricao de Circuitos. A Fotolitografia.

FABRICAO DE CIRCUITOS INTEGRADOS

O Processo de Fabricao de Circuitos. O Processo Foto-litogrfico.

FABRICAO DE CIRCUITOS INTEGRADOS

parecido com o Processo de Fabricao de Placas de Circuito

FABRICAO DE CIRCUITOS INTEGRADOS

parecido com Processo de Fabricao de Placas de Circuito

FABRICAO DE CIRCUITOS INTEGRADOS

parecido com Processo de Fabricao de Placas de Circuito

FABRICAO DE CIRCUITOS INTEGRADOS

parecido com o Processo de Fabricao de Placas de Circuito

Fernando Silveira. Universidade da Repblica.

FABRICAO DE CIRCUITOS INTEGRADOS

O Dimetro mdio de um fio de cabelo est entre 60 80 m.

FABRICAO DE CIRCUITOS INTEGRADOS

Na Tecnologia 130 nm, 86 milhes de

FABRICAO DE CIRCUITOS INTEGRADOS

FABRICAO DE CIRCUITOS INTEGRADOS

O Processo de Fabricao de Circuitos Integrado requer um grande

FABRICAO DE CIRCUITOS INTEGRADOS

O Processo de Fabricao de Circuitos Integrado requer um grande

Microelectronic Circuits, Sixth Edition

FABRICAO DE CIRCUITOS INTEGRADOS

Microelectronic Circuits, Sixth Edition

Sedra/Smith Copyright 2010 by Oxford University Press, Inc.

FABRICAO DE CIRCUITOS INTEGRADOS

Microelectronic Circuits, Sixth Edition

Copyright 2010 by Oxford University Press, Inc.

FABRICAO DE CIRCUITOS INTEGRADOS

FABRICAO DE CIRCUITOS INTEGRADOS

Figure A.1 Photolithography using positive or negative photoresist.

Microelectronic Circuits, Sixth Edition

FABRICAO DE CIRCUITOS INTEGRADOS

FABRICAO DE CIRCUITOS INTEGRADOS

FABRICAO DE CIRCUITOS INTEGRADOS

FABRICAO DE CIRCUITOS INTEGRADOS

FABRICAO DE CIRCUITOS INTEGRADOS

FABRICAO DE CIRCUITOS INTEGRADOS

FABRICAO DE CIRCUITOS INTEGRADOS

FABRICAO DE CIRCUITOS INTEGRADOS

FABRICAO DE CIRCUITOS INTEGRADOS

Dr. Jos Fco. Lpez

FABRICAO DE CIRCUITOS INTEGRADOS

Dr. Jos Fco. Lpez

FABRICAO DE CIRCUITOS INTEGRADOS

Microelectronic Circuits, Sixth Edition

Figure A.14 A CMOS inverter schematic and its layout.

CADENCE 6 - XFAB 0,18 m

Microelectronic Circuits, Sixth Edition

CADENCE 6 - XFAB 0,18 m