INSTITUTO POLITECNICO NACIONAL

INSTITUTO POLITECNICO NACIONAL

ESCUELA SUPERIOR DE INGENIERIA MECANICA
Y ELECTRICA
UNIDAD CULHUACAN
INGENIERIA EN COMPUTACION
ILLIAC IV
GARCA CRDENAS PAOLA JACQUELINE 2013350141
ARQUITECTURA DE COMPUTADORAS
6CX32
GARCIA RUIZ JESUS
20 ABRIL 2015

ILLIAC IV
En el ao de 1966, la Agencia de Proyectos de Investigacin del Departamento de Defensa de los
Estados Unidos contrat a la Universidad de Illinois para construir la Illiac IV, que comenz a operar
hasta 1972 en el Centro de Investigacin Ames de la NASA.
Esta computadora mejor la velocidad de procesamiento de 200 millones de operaciones por
segundo en un 50% con un billn de bits por segundo de transferencia de entrada/salida (I/O).

La arquitectura de esta computadora consista en cuatro arreglos de 64 unidades de procesamiento

(PU), cada arreglo era controlado por una unidad de control (CU). Los cuatro arreglos de 64 PUs
dan un total de 256 procesadores. Las CUs compartan datos e instrucciones y realizaban
instrucciones de control de ciclos. Cada PU poda acceder a 2048 palabras de una memoria RAM
con tiempos de acceso de 250ns. La I/O era controlada por el sistema Borroughts B6500.
Cabe notar que antes de la aparicin de la Illiac IV ya haba computadoras paralelas, pero la Illiac IV
fue la primera en llamar la atencin de una gran cantidad de cientficos. A pesar de la dificultad de
su programacin, su rendimiento moderado y su alto costo fue una seal del advenimiento de las
supercomputadoras paralelas. La Illiac IV fue slo un proyecto de investigacin, pero hubo mucha
gente que se dedic a desarrollar herramientas de software y lenguajes de programacin como
Glypnyr y Fortran, estas personas hicieron contribuciones significativas que permitieron el desarrollo
de otros equipos posteriores.
En muchos sentidos la mquina fue tratada como un diseo experimental, as que inclua las ms
avanzadas caractersticas entonces disponibles. Los circuitos lgicos estaban basados en circuitos
integrados (CI) de lgica de emisores acoplados o ECL, cuando muchas de las mquinas de la
poca todava dependan de transistores individuales o CI de baja velocidad. Texas Instruments fue
contratada para los CI basados en ECL. Cada EP fue dado 2048-palabras de 240 ns memorias de
pelcula fina (ms tarde reemplazados por memoria de semiconductor) para el almacenamiento de
resultados. Burroughs tambin suministraba las unidades de disco especializadas, las cuales se
caracterizaban por una cabeza estacionaria separada para cada pista y poda ofrecer velocidades
hasta de 500 Mbit/s y almacenaba cerca de 80 MB por cada disco de 36". Ellos tambin
suministraban el mainframe Burroughs B6500 que actuaba como controlador de front-end.
Conectado al B6500 estaba un medio de almacenamiento de lser ptico, un sistema de una sola
escritura que almacenaba hasta 1 Tbit en un disco de plstico cubierto por una fina capa de pelcula
metlica.
El ILLIAC fue un diseo 64-bit, en una era pre-ASCII donde las mquinas de 48-bits eran los ms
comn y no exista una longitud de palabra "estndar". La CPU tena sesenta y cuatro registros de
64-bits y otros cuatro acumuladores de 64-bit. Los EP tenan solo seis registros de 64-bits, cada uno
con propsito especial. Uno de estos, RGR, era usado para comunicar datos a los EP vecinos,
moviendo un "hop" por ciclo de reloj. Otro, RGD, indicaba si el EP estaba activo en ese momento.

Los EP tenan formatos de instrucciones para datos de 64, 32 y 8-bit, y podan ser colocados en
modo de 32-bit que haca que pareciese que haba 128 EP.
El objetivo del diseo buscaba una computadora con la habilidad de procesar un billn de
operaciones de coma flotante por segundo, o en la terminologa de hoy, 1 GFLOPS. Para realizar
esto el diseo bsico requerira 256 EP corriendo a 13 MHz, dirigidos por cuatro CPUs.
Originalmente ellos pretendan colocar todos los 256 EP en un nico y gran mainframe, pero el
proyecto rpidamente empez a ir por detrs de lo planificado. En vez de eso, una modificacin fue
hecha para dividir las ALUs en cuadrantes de 64 con una sola UC cada, colocados en armarios
separados. Finalmente se hizo evidente que solo un cuadrante podra estar disponible en un tiempo
realista, reduciendo la capacidad de 1 GFLOPS a cerca de 200 MFLOPS.

Referencias

http://jupiter.utm.mx/~tesis_dig/7896.pdf
http://archive.computerhistory.org/resources/text/Burroughs/Burroughs.ILLIACIV.1974.10262
4911.pdf
http://es.wikipedia.org/wiki/ILLIAC_IV