FSM Finite State Machines

Taiser Barros
taiser@unisc.br

Finite State Machine

Uma FSM um modelo utilizado para representar
o comportamento de um circuito sequencial (ou at
mesmo de um programa).
Pode estar em um entre finitos estados, porm a
cada instate pode assumer um nico estado, o qual
chamado estado atual.

Circuitos Lgicos Taiser Barros

Slide 2

MOORE

Circuitos Lgicos Taiser Barros

Slide 3

MEALY

Circuitos Lgicos Taiser Barros

Slide 4

Finite State Machine

Exerccio: Projetar um contador cclico de 0 7,
crescente/decrescente com indicador do nmero
de bits 1.
Desenhar o diagram de estados para uma mquina
Moore e para uma mquina Mealy, e implementar
as duas lgicas.

Circuitos Lgicos Taiser Barros

Slide 5