3 Unidad Central de Proceso

Funcionamiento del
procesador
TEMA: 3 Unidad Central de Proceso

Arquitectura de Computadores
1.
2.
3.
4.
Lenguaje ensamblador
Estructura y funcionamiento del CPU
RISC vs CISC
Procesadores super escalares
UNIDADES
Organizacin del procesador

Requisitos a cumplir:
1. Captar instruccin.
El procesador lee una instruccin de la memoria (registro, cach o memoria
principal)
2. Interpretar instruccin.
La instruccin se decodifica para determinar qu accin es necesaria.
3. Captar datos.
La ejecucin de una instruccin puede exigir leer datos de la memoria o de
un mdulo de E/S.
4. Procesar datos.
La ejecucin de una instruccin puede exigir llevar a cabo alguna operacin
aritmtica o lgica con los datos.
5. Escribir datos.
Los resultados de una ejecucin pueden exigir escribir datos en la memoria
o en mdulo de E/S.

Conjunto de posiciones
almacenamiento = registros
de
Clculo y procesamiento de datos
Controla las transferencias de datos e

instrucciones hacia dentro y hacia
fuera del CPU.
Organizacin de los Registros

Los registros del procesador son de dos tipos:
1. Registros visibles por el usuario
El programador de lenguaje ensamblador minimiza las referencias a
memoria principal por medio de la optimizacin del uso de registros.
2. Registros de control y de estado:
Usados por la unidad de control para controlar el funcionamiento del
procesador y por programas privilegiados del SO para controlar la ejecucin
de programas.
Registros visibles por el usuario
Registro visible puede ser referenciado por medio del lenguaje de mquina.
Clasificacin en las siguientes categoras:
Uso general.
Datos.
Direcciones.
Cdigos de condicin.
Registros de control y de estado
La mayora de registros no son visibles por el usuario.

Algunos pueden ser visibles por ciertas instrucciones mquina ejecutadas en
modo de control o de sistema operativo.
Tipos de registros:
1. Contador de programa (PC): Contiene la direccin de la instruccin a captar.
2. Registro de instruccin (IR): Contiene la instruccin captada ms
recientemente.
3. Registro de direccin de memoria (MAR): Contiene la direccin de una
posicin de memoria.
4. Registro de intermedio de memoria (MBR): Contiene la palabra de datos a
escribir en memoria o la palabra leda ms recientemente.
Ciclo de instruccin
El ciclo de instruccin posee los siguientes subciclos:
1. Captacin
Llevar la siguiente instruccin de la memoria al procesador.
2. Ejecucin
Interpretar el cdigo de operacin y realizar la operacin indicada.
3. Interrupcin
En caso de que las interrupciones se encuentren habilitadas y se ha
producido una interrupcin, se deber guardar el proceso actual y atender a
la interrupcin.
Ciclo de instruccin- Ciclo indirecto
La ejecucin de una instruccin puede involucrar uno o ms operandos en

memoria, los cuales requieren acceso a memoria, y si se usa direccionamiento
indirecto sern necesarios accesos a memoria adicionales.
Alternar la captacin y ejecucin

1. Captacin de una instruccin
2. Determinar si incluye direccionamiento
indirecto.
1. Si: Los operandos requeridos se
captan usando direccionamiento
indirecto.
3. Ejecucin
4. Procesar la interrupcin.
Ciclo de instruccin- Flujo de Datos
Segmentacin de instrucciones
Cadena de montaje de una fbrica.

Varias etapas de produccin.
Se puede trabajar sobre los productos en varias etapas simultneamente.
Subdivisin del procesamiento de una instruccin en dos etapas:

1. Captar la instruccin.
2. Ejecucin de la instruccin.
Existen periodos en la ejecucin de una instruccin en los que no se accede a
memoria principal, siendo este tiempo utilizado en captar la siguiente instruccin
en paralelo con la ejecucin actual.
Solapamiento de la captacin.
La primera etapa capta la instruccin y la almacena en un buffer.
La segunda etapa se encuentra libre, la primera le pasa la instruccin almacenada.
La segunda etapa ejecuta la instruccin.
La primera etapa usa algn ciclo de memoria libre para captar y almacenar la
siguiente instruccin.
Razones por las que la duplicacin de la velocidad de ejecucin es poco probable:
1. Tiempo de ejecucin suele ser ms largo que el tiempo de captacin, ya que
implica la lectura y almacenamiento de operandos y la realizacin de alguna
operacin.
2. En una instruccin de salto condicional la direccin de la siguiente instruccin a
captar es desconocida, por lo que en la etapa de captacin se debe esperar
hasta que reciba la direccin de la siguiente instruccin.
A pesar de que estos factores reducen la efectividad potencial del cauce de dos
etapas, se produce cierta aceleracin.
Para conseguir mayor aceleracin, el cauce debe tener ms etapas.
Descomposicin del procesamiento de una instruccin:
1. Captar instruccin (FI): Lectura de la siguiente instruccin del buffer.
2. Decodificar instruccin (DI): Determinar el cdigo de operacin y los campos
de operando.
3. Calcular operandos (CO): Calcula la direccin efectiva de cada operando
fuente.
4. Captar operandos (FO): Capta cada operando que resida en memoria. Los
operandos en registros no tienen que ser captados.
5. Ejecutar instruccin (EI): Realiza la operacin indicada y almacena el resultado
en la posicin de operando destino especificada.
6. Escribir operando (WO): Almacena el resultado en memoria.
Un cauce de seis etapas puede reducir el tiempo de ejecucin de 9 instrucciones
de 54 a 14 unidades de tiempo.
Un salto es una interrupcin del flujo normal de las instrucciones, haciendo que el
procesador contine en otro punto del programa ("salta" a otra parte del
programa). Un salto condicional es una instruccin (ms bien una familia de
instrucciones) que realiza el salto si se cumple una condicin determinada con
anterioridad. El problema es que el procesador no sabe si se realizar el salto o no
hasta que se evala la condicin y si esto ocurre en la mitad del pipeline, es posible
que tenga que borrar el pipeline y comenzar de nuevo en el nuevo punto de
ejecucin, perdiendo tiempo y trabajo.
Factores que frustran el patrn de diseo de altas prestaciones:
1. En cada etapa del cauce, existe algn gasto extra por la transferencia de datos
de buffer a buffer y a la realizacin de varias funciones de preparacin y
distribucin.
Esto es importante cuando las instrucciones secuenciales son lgicamente
dependientes por un uso abundante de bifurcaciones o por dependencia de
acceso a memoria.
2. La cantidad de lgica de control necesaria para manejar dependencias de

memoria y de registros y para optimizar el uso del cauce aumenta con el
nmero de etapas.
Segmentacin de instrucciones Tratamiento de

saltos
Uno de los mayores problemas es la instruccin de salto condicional, ya que hasta

que la instruccin no se ejecuta realmente, es imposible determinar si el salto se
producir o no.
Se han considerado varias aproximaciones en el tratamiento del salto condicional:
1.
2.
3.
4.
5.
Flujos mltiples.
Precaptar el destino del salto.
Buffer de bucles.
Prediccin de saltos.
Salto retardado.

saltos
1. Flujos mltiples.
Debe escoger una de las dos instrucciones a captar a continuacin y puede hacer
una eleccin equivocada.
La solucin es duplicar las partes iniciales del cauce y dejar que este capte las dos
instrucciones usando los dos caminos.
Problemas:
Con cauces mltiples hay retardos debido a la competencia por el acceso a los
registros y a la memoria.
Pueden entrar en el cauce instrucciones de salto adicionales antes de que se
resuelva la decisin del salto original. Cada una de estas instrucciones exige un
flujo adicional.

saltos
1. Precaptar el destino del salto.

Cuando se identificar un salto condicional, se precapta la instruccin destino del
salo y la siguiente a la del salto, guardando esta instruccin hasta que se ejecute la
instruccin de salto. Si se produce el salto, el destino ya habr sido precaptado.
1. Buffer de bucles
Es una memoria pequea de gran velocidad gestionada por la etapa de captacin
de instruccin del cauce, que contiene secuencialmente las n instrucciones
captadas ms recientemente.
Si se va a producir un salto, el hardware comprueba en primer lugar si el destino
del salto est en el buffer, si es as, la siguiente instruccin se capta del buffer.
El buffer de bucles es similar a una cach de instrucciones, a diferencia de que el
primero slo guarda instrucciones consecutivas y es mucho ms pequeo en
tamao.

saltos
1. Prediccin de saltos
Tcnicas para predecir saltos:
Predecir que nunca se salta.

Predecir que siempre se salta.
Predecir segn el cdigo de operacin.
Conmutador saltar/no saltar.
Tabla de historia de saltos.

saltos
1. Prediccin de saltos
Tcnicas para predecir saltos:
Predecir que nunca se salta.

Predecir que siempre se salta.
Predecir segn el cdigo de operacin.
Conmutador saltar/no saltar.
Tabla de historia de saltos.
Lenguaje ensamblador Instrucciones de

mquina
Caractersticas de una instruccin mquina:

Cada instruccin debe contener la informacin que necesita el procesador para su
ejecucin:
Cdigo de operacin: Especifica la operacin a realizar, mediante un cdigo
binario denominado cdigo de operacin (codop).
Referencia a operandos fuente u origen: Operandos que son entradas para la
instruccin.
Referencia al operando de destino o resultado: La operacin puede producir un
resultado.
Referencia a la siguiente instruccin: Le indica al procesador de donde captar la
siguiente instruccin tras completarse la ejecucin de la instruccin actual.

mquina
Los operandos de origen y destino pueden estar en alguna de las siguientes reas:
1. Memoria principal o virtual: Para las referencias a instrucciones siguientes, se
debe indicar la direccin de memoria principal o memoria virtual.
2. Registro del procesador: El procesador contiene uno o ms registros que
pueden ser referenciados por instrucciones mquina. Si existen varios registros
tendr cada uno asignado un nmero nico y la instruccin tendr el nmero
del registro deseado.
3. Dispositivo de E/S: La instruccin debe especificar el mdulo y dispositivo de
E/S para la operacin.

mquina
Cada instruccin se representa por una secuencia de bits, que est dividida en
campos correspondientes a los elementos constitutivos de la misma.
Durante su ejecucin, la instruccin se escribe en un registro de instruccin (IR) del

procesador.
El procesador debe ser capaz de extraer los datos de los distintos campos de la
instruccin para realizar la operacin requerida.

mquina
Los codops se representan mediante abreviaturas, denominadas nemotcnicos,

que indican la operacin en cuestin, como son:
ADD
SUB
MPY
DIV
LOAD
STOR
Sumar
Restar
Multiplicar
Dividir
Cargar datos de memoria
Almacenar datos en memoria

mquina
Los operandos tambin suelen representarse simblicamente.

Ejemplo:
Sumar el valor contenido en la posicin de datos Y al contenido del registro R.
Y = Hace referencia a la direccin de una posicin de memoria.
R = Hace referencia a un registro particular.
Lenguaje ensamblador Tipos de instrucciones
Considere una expresin de alto nivel y como se expresara:

X=X+Y
Supongamos que las variables X e Y corresponden a las posicione 513 y 514.
La operacin podra realizarse mediante las siguientes instrucciones:
1. Cargar un registro con el contenido de la posicin de memoria 513.
2. Sumar al registro el contenido de la posicin de memoria 514.
3. Memorizar el contenido del registro en la posicin de memoria 513.
Un lenguaje de mquina expresa las operaciones de una manera elemental,
implicando operaciones de transferencia de datos a o desde registros.
Lenguaje ensamblador Tipos de instrucciones
Los tipos de instrucciones se pueden clasificar en:

De procesamiento de datos: Instrucciones aritmticas y lgicas.
Instrucciones aritmticas: Procesar datos numricos.
Instrucciones lgicas: Operan con los bits de una palabra
De almacenamiento de datos: Instrucciones de memoria.
Transferir los datos entre memoria y los registros.
De transferencia de datos: Instrucciones de E/S.

Deben existir instrucciones de memoria para transferir los datos entre la
memoria y los registros.
De control: Instrucciones de comprobacin y de bifurcacin.
Se usan para comprobar el valor de una palabra de datos o el estado de un
clculo.
Lenguaje ensamblador Tipos de operandos
Las instrucciones mquina operan con datos. Las categoras ms importantes de

datos son:
Direcciones.
Nmeros
Caracteres
Datos lgicos.
Direcciones.
Las direcciones son un tipo de dato.
En muchos casos se debe realizar algn clculo sobre la referencia a un operando
de una instruccin a fin de determinar la direccin de memoria principal o virtual.
Nmeros
Los nmeros usados en el computador se encuentran limitados:
1. Hay un lmite para la magnitud de los nmeros representables en una mquina.
2. En el caso de nmeros en coma flotante, su precisin est limitada.
Tipos de datos numricos usuales:
Enteros o en coma fija.

En coma flotante.
En decimal.
Caracteres
Texto o secuencia de caracteres.
Informacin no puede ser almacenada o transmitida fcilmente en forma de
caracteres por los sistemas de comunicacin y de procesamiento de datos, ya que
se encuentran diseados para datos binarios.
Ideado diversos cdigos que permiten representar caracteres mediante secuencias

de bits:
Cdigo morse.
ASCII- Cada carcter es representado por un patrn distinto de 7 bits (128
caracteres diferentes)
Datos Lgicos
Una unidad de n bits como n elementos o datos de un bit, donde cada elemento
tiene un valor 1 o 0.
Ventajas:
A veces suele interesar almacenar una matriz de elementos binarios o
booleanos, en la que cada elemento pueda tomar solo los valores 1 (verdadero)
o 0(falso).
Se necesite manipular bits individuales de un dato.
Los mismos datos suelen ser tratados como datos lgicos y otras como numricos o
como texto. El tipo de una unidad de datos viene determinado por la operacin
que se est realizando con ella.
Lenguaje ensamblador Tipos de operaciones
El nmero de cdigos de operacin (codops) varan de un computador a otro. A

continuacin se presenta una clasificacin tipica y til:
Transferencia de datos.
Aritmticas.
Lgicas.
De conversin.
De E/S.
De control del sistema.
De control de flujo.
Lenguaje ensamblador Direccionamiento
Inmediato
Operando = A
El operando est presente en la propia instruccin.
Este modo es usado para definir y usar constantes o para fijar valores iniciales de
variables.
Ventaja:
Una vez captada la instruccin, no se requiere una referencia a memoria para
obtener el operando, ahorrndose un ciclo de memoria o de cach en el ciclo
de instruccin.
Desventaja:
El tamao del nmero est restringido a la longitud del campo de direcciones
que suele ser pequeo comparado con la longitud de la palabra.
Directo
EA = A
El campo de direcciones contiene la direccin efectiva del operando.
Slo necesita una referencia a memoria y no necesita ningn clculo especial.
La limitacin es que proporciona un espacio de direcciones restringido.
Indirecto
EA = (A)
Problema: l
RISC y CISC Introduccin

CISC (Complex instruction set computer)
RISC (Reduced instruction set computer)
Un procesador RISC tpico tiene una capacidad de procesamiento de dos a
cuatro veces mayor que la de un CISC.
La arquitectura del procesador es lo que hace la diferencia a nivel del rendimiento.
En base de como el procesador almacene los operandos de las instrucciones de la
CPU.
Juego de instrucciones:
Juego de instrucciones para arquitecturas basadas en pilas.
Juego de instrucciones para arquitecturas basadas en acumulador.
Juego de instrucciones para arquitecturas basadas en registros.

reas principales a considerar en el procesador:
Arquitectura:
Atributos de un sistemas que son visibles al programador.
Tecnologa de proceso:
Materiales y tcnicas usadas en la fabricacin del circuito integrado.
Encapsulado:
Manera de como se integra un procesador con el sistema que lo rodea, lo cual
tiene cierta incidencia en la velocidad total del sistema.

CISC
Naci con Intel.
1972 con el 8080.
Primer procesador capaz de procesar 8 bits, suficiente para representar
nmeros y letras.
Este tipo de arquitectura dificulta el paralelismo entre instrucciones =
instrucciones complejas se convierten en instrucciones simples
(microinstrucciones)
Microprogramacin = Cada instruccin de mquina es interpretada por un
microprograma localizado en una memoria en el circuito integrado del
procesador.

CISC
PASOS: El SO o una APP necesitan realizar una accin.

Enva al CPU el nombre del comando y el resto de informacin necesaria.
Los comandos de la ROM del CISC varan de tamao y, por lo tanto.
El CPU verifica cuanto espacio requiere el comando para ejecutarse y poder as
reservrselo en la memoria interna.
El CPU determina la forma de carga y almacenamiento del comando.
EL CPU enva el comando solicitado a una unidad que lo descodifica en
instrucciones ms pequeas que pueden ser ejecutadas por un nano
procesador una instruccin a la vez.
PERO
El microprograma crece.
Incrementa el nmero de instrucciones.
Crecimiento por compatibilidad de familias.

RISC
Mediante una determinada arquitectura base, la ejecucin de programas
compilados directamente con microinstrucciones y residentes en memoria
externa al circuito integrado = eficiente.
Puede ejecutar hasta 10 comandos a la vez, ya que el compilador determina
qu comandos son independientes
Comandos pasan por menos transistores, ejecutando las instrucciones con
mayor rapidez.
Conjunto de instrucciones simplificado se puede Implantar por hardware
directamente en la CPU.
Eliminando: a) Microcdigo b) Decodificacin de las instrucciones complejas

RISC
Caractersticas:
Codificacin uniforme de instrucciones.
Reduccin del conjunto de instrucciones a instrucciones bsicas simples, con la
que pueden implantarse todas las operaciones complejas.
Reduce el nmero de acceso a memoria.
Casi todas las instrucciones pueden ejecutarse dentro de un ciclo de reloj.
Pipeline (Ejecucin simultnea de varias instrucciones, es decir, permite que
una instruccin pueda empezar a ejecutarse antes de que haya terminado la
anterior)
Conjunto de registros homogneo.
Objetivo: Posibilitar la segmentacin y el paralelismo en la ejecucin

de instrucciones y reducir los acceso a memoria.
RISC y CISC Caractersticas de la Ejecucin de

instrucciones
Conforme el coste del hardware ha disminuido, el coste relativo del software ha

ido creciendo, incluido el inconveniente de la falta de fiabilidad.
Coste principal del ciclo de vida de un sistema sea el software, no el hardware.
Programacin de alto nivel.

Salto semntico:
Diferencia entre las operaciones que proporcional los HLL y las que
proporciona la arquitectura del PC.
Ineficiencia de la ejecucin.
Tamao excesivo del programa en lenguaje mquina.
Complejidad de los compiladores.
Solucin:
Repertorios de instrucciones grandes.
Docenas de modos de direccionamiento
Determinadas sentencias HLL implementadas en el hardware.
RISC y CISC Caractersticas de la Ejecucin de

instrucciones
Caractersticas de la ejecucin de instrucciones:

Operaciones realizadas: Define las funciones que lleva a cabo el procesador y su
interaccin con la memoria.
Operandos usados: Se refiere a los tipos de operandos y su frecuencia de uso =
determinan la organizacin de memoria para almacenarlos y los modos de
direccionamiento.
Secuenciamiento de la ejecucin: Define la organizacin del control y del cauce

segmentado.
RISC y CISC Optimizacin de Registros basada en

el Compilador
Ejemplo: PC con RISC que contiene un pequeo nmero de registros.

Uso optimizado de registros es responsabilidad del compilador
Una APP es lenguaje de alto nivel no tiene referencias explcitas a los registros.
Objetivo del compilador:

Mantener en registros en lugar de en memoria los operandos necesarios
para tantos clculos como sea posible.
Minimizar las operaciones de carga y almacenamiento.
RISC y CISC Segmentacin

Mediante la segmentacin se puede solapar la ejecucin de mltiples
instrucciones.
Cada etapa de la segmentacin (segmento) completa una subtarea de la tarea
total.
Los segmentos se encuentran conectados cada uno con el siguiente, de forma
que la salida de uno viene a ser la entrada del siguiente segmento.
Las diferentes subtareas pueden procesarse de forma simultnea, aunque se
realice sobre distintos datos.
Posibilidad de comenzar una tarea sin necesidad de que la anterior se haya
terminado.
Es necesario redundar recursos como son: registros, circuitos aritmticos, entre
otros.

Para que el tiempo de latencia del procesador segmentado sea el mnimo
posible, es necesario que el procesador se encuentre equilibrado
Todas las subtareas en que se ha dividido la tarea total tarden en procesarse el
mismo tiempo.
Las tareas no podrn evolucionar al segmento siguiente hasta que no se haya
terminado la subtarea ms lenta.
RISC y CISC Clasificacin de los procesadores
Clasificacin propuesta por Handler (1977):

Segmentacin aritmtica
La ALU se segmenta para la ejecucin de algoritmos aritmticos complejos.
La segmentacin aritmtica es til para procesar instrucciones vectoriales
(operaciones que deben repetirse de la misma forma sobre los componentes
de un vector).
Un segmento de la unidad aritmtica trabaje sobre una de las componentes,

mientras los dems trabajan sobre los siguientes componentes.
Procesadores superescalares
Se conoce como arquitectura superescalar a la implementacin que es capaz de

iniciar varias instrucciones de manera simultanea y ejecutarse de manera
independiente por cada ciclo de reloj.
Este trmino se contrapone a la arquitectura que escalar que es capaz de ejecutar
una instruccin por ciclo de reloj.
Cabe mencionar que el diseo superescalar puede ser usado tanto en una
arquitectura RISC como en una arquitectura CISC , sin embargo todas las
implementaciones superescalares se han basado en una arquitectura RISC.
Procesadores superescalares
Procesadores superescalares Visin de conjunto
Cuando hablamos de superescalar nos referimos a una mquina diseada para

mejorar la velocidad de ejecucin en comparacin a las mquinas escalares.
La aproximacin superescalar implica una evolucin de los procesadores de altas
prestaciones, contrastando de tal manera con el propsito de los procesadores
vectoriales.
Existen pruebas realizadas por investigadores con procesadores similares a los
superescalares, sin embargo los resultados obtenidos dependian de las
caracteristicas del hardware y de las diferencias entre las aplicaciones que se
simularon, obteniendo como resultado que los procesadores superescalares
representan cierto grado de mejora de prestaciones.
Procesadores multinucleo
Cuando hablamos de superescalar nos referimos a una mquina diseada para

mejorar la velocidad de ejecucin en comparacin a las mquinas escalares.
La aproximacin superescalar implica una evolucin de los procesadores de altas
prestaciones, contrastando de tal manera con el propsito de los procesadores
vectoriales.
Existen pruebas realizadas por investigadores con procesadores similares a los
superescalares, sin embargo los resultados obtenidos dependian de las
caracteristicas del hardware y de las diferencias entre las aplicaciones que se
simularon, obteniendo como resultado que los procesadores superescalares
representan cierto grado de mejora de prestaciones.
TAREA
Realizar un cuadro sinptico sobre el ciclo de instruccin.
Definicin
Secuencia de eventos que se presentan durante el ciclo de instruccin.
PREGUNTAS DE REPASO
1.
2.
3.
4.
Qu papeles desempean en general los registros del procesador?

Qu tipos de datos son admitidos por los registros visibles por el usuario?
Cul es la funcin de los cdigos de condicin?
Porqu es improbable que un cauce de instrucciones de dos etapas reduzca
el tiempo de ciclo de instruccin a la mitad, en comparacin con un diseo
no segmentado?
5. Enumere y explique brevemente varias formas de las que un cauce de
instrucciones puede ocuparse de las instrucciones de salto condicional.

3 Unidad Central de Proceso

Загружено:

Сведения о документе

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

3 Unidad Central de Proceso

Загружено:

Авторское право:

Доступные форматы

Funcionamiento del

TEMA: 3 Unidad Central de Proceso

Organizacin del procesador

Organizacin del procesador

Clculo y procesamiento de datos

Controla las transferencias de datos e

Organizacin del procesador

Organizacin de los Registros

Registros visibles por el usuario

Registros de control y de estado

La mayora de registros no son visibles por el usuario.

Ciclo de instruccin- Ciclo indirecto

La ejecucin de una instruccin puede involucrar uno o ms operandos en

Alternar la captacin y ejecucin

Ciclo de instruccin- Flujo de Datos

Cadena de montaje de una fbrica.

Subdivisin del procesamiento de una instruccin en dos etapas:

2. La cantidad de lgica de control necesaria para manejar dependencias de

Segmentacin de instrucciones Tratamiento de

Uno de los mayores problemas es la instruccin de salto condicional, ya que hasta

Segmentacin de instrucciones Tratamiento de

Segmentacin de instrucciones Tratamiento de

1. Precaptar el destino del salto.

Segmentacin de instrucciones Tratamiento de

Predecir que nunca se salta.

Segmentacin de instrucciones Tratamiento de

Predecir que nunca se salta.

Lenguaje ensamblador Instrucciones de

Caractersticas de una instruccin mquina:

Lenguaje ensamblador Instrucciones de

Lenguaje ensamblador Instrucciones de

Durante su ejecucin, la instruccin se escribe en un registro de instruccin (IR) del

Lenguaje ensamblador Instrucciones de

Los codops se representan mediante abreviaturas, denominadas nemotcnicos,

Lenguaje ensamblador Instrucciones de

Los operandos tambin suelen representarse simblicamente.

Lenguaje ensamblador Tipos de instrucciones

Considere una expresin de alto nivel y como se expresara:

Lenguaje ensamblador Tipos de instrucciones

Los tipos de instrucciones se pueden clasificar en:

De transferencia de datos: Instrucciones de E/S.

Lenguaje ensamblador Tipos de operandos

Las instrucciones mquina operan con datos. Las categoras ms importantes de

Lenguaje ensamblador Tipos de operandos

Enteros o en coma fija.

Lenguaje ensamblador Tipos de operandos

Ideado diversos cdigos que permiten representar caracteres mediante secuencias

Lenguaje ensamblador Tipos de operandos

Lenguaje ensamblador Tipos de operaciones

El nmero de cdigos de operacin (codops) varan de un computador a otro. A

Lenguaje ensamblador Tipos de operaciones

Lenguaje ensamblador Tipos de operaciones

Lenguaje ensamblador Direccionamiento

Lenguaje ensamblador Direccionamiento

Lenguaje ensamblador Direccionamiento

Lenguaje ensamblador Direccionamiento

RISC y CISC Introduccin

RISC y CISC Introduccin

RISC y CISC Introduccin

RISC y CISC Introduccin

PASOS: El SO o una APP necesitan realizar una accin.

RISC y CISC Introduccin

RISC y CISC Introduccin

RISC y CISC Introduccin