INF01 118

Tcnicas
Digitais para
Computao
Famlias Lgicas

Aula 9

Informtica
UFRGS

Tcnicas Digitais

1. Resistor - Transistor Logic ( RTL )

Vcc

1.1 Porta Bsica

R0
C
B

Q1

A
R1

Q2

R2

R3

Q3

Qualquer entrada HIGH => transistor correspondente conduz => Vout = LOW
Todas entradas LOW => nenhum T conduz => Vout = HIGH
A B
L L
L L
L H
:
:
H H

C
L
H
L
:
H

OUT
H
L
L
:
L

NOR ( OR + NOT )
A
B
C

OUT

Informtica
UFRGS

Tcnicas Digitais

Outro modo de encarar a porta:

A
B
C

OUT

OUT

A
B
C

WIRED - AND

A+B+C=A.B.C

( DeMorgan)
+5

1.2. FAN-IN e FAN-OUT

NOR tem 3 entradas.
Pode-se fazer NOR com 10 entradas ?
Quando Qi est cortado => R CE(OFF) @ 20 K
Com 10 transistores em paralelo
=> RCE (OFF) Equiv = 20 K = 2K
10

R0 = 2K
Vout = 2,5 V se no houver carga

R CE (OFF) EQUIV = 2K

Informtica
UFRGS

Tcnicas Digitais

Conectando sada a 2 entradas

+5
2K

+5
2K

5,6 K

2K

Vout cai
p/ 2,0 V

2K
5,6 K

5,6K = 2,8 K
2
+
0,6

Ligando a mais entradas => Vout cai abaixo do valor mnimo para HIGH

Concluso:
- Aumento no nro. de entradas diminui fan-out
Definio:
- FAN-IN o nro. mximo de entradas que uma porta pode ter.

Informtica
UFRGS

Tcnicas Digitais

2.DIODE - TRANSISTOR LOGIC

Vcc
R3
2K

R1
2K

Vx

Vz

D1

Vy

Q1
D2

D3

R2
20K

D4

D1,D2,R1 funcionam como uma porta AND

R2,Q1,R3 funcionam como um inversor
X
Y

X
Y

Z NAND

Informtica
UFRGS

Tcnicas Digitais

Quando Vx e Vy = HIGH
D1 e D2, polarizados inversamente, no conduzem
Corrente flui atravs de R1 e R2 // Q1
IR1 = 5 - 3 x 0,6 = 5 - 1,8 = 1,6 mA
2K
2K

IR2 = 0,6 = 30 mA
20K

I b Q1 = IR1 - IR2

1,6 mA

Garante Q1 saturado pois

I C Q1 = 5 - 0,2 = 2,4 mA
2K

D3 e D4 servem para aumentar valor LOW

Vx e Vy podem ir at 1,2V sem que Q1 conduza
=> vantagem sobre RTL, onde LOW s vai at 0,6 V
FANOUT - mostra-se que o fan-out bem melhor do que a lgica
RTL nos casos de sada LOW e HIGH.

Informtica
UFRGS

Tcnicas Digitais

3. Transistor - Transistor Logic (TTL)

3.1. Porta Bsica - NAND
Vcc
R1
4K
VA

R2
1,6K

R3
130W
VC

Q4

Q1

D1

Y
VB

Q2

Z
VD

Q3

R4
1K

HIGH : 2,0 a 5,0 V

LOW : 0 a 0,8 V

Informtica
UFRGS

Tcnicas Digitais

Comparando com a Lgica DTL:

diodos D1 e D2 substitudos por Q1, um T com mltiplos emissores,
que implementa o AND.
diodos polarizados inversamente entre as entradas e AND , para melhorar
qualidade do sinal.
diodos D3 e D4 substitudos por Q2
Q2 aumenta Ib para Q3 quando Vz = LOW
aumenta fan - out quando Vz = LOW

aumenta Ic para Q3

resistor pull -up de 2K do DTL substitudo por Q4, D1 e pull-up de 130 W

Quando Vz = HIGH a corrente fornecida na sada maior do que no DTL
fan -out maior quando Vz = HIGH

Informtica
UFRGS

Tcnicas Digitais

3.2 Funcionamento da Porta

Caso 1 : Todas as entradas HIGH
- No flui corrente em nenhuma funo B-E de Q1 (exceto I leakage)
- Funo B-C de Q1 est polarizada diretamente ( ! )
Corrente flui Vcc => R1 => B-C de Q1 => B de Q2
Q2 conduz
Ie de Q2 providencia Ib de Q3
Q3 conduz => Vz = LOW = 0,2 V
- VD = 0.6 => VB = 1.2 => VA = 1.8
Se Vx = Vy > 2V , ento B-E de Q1 esto de fato polarizadas inversamente
- Q2 e Q3 saturados
VD = 0,6 => Vc = 0,6 + V CE (SAT) Q2 = 0,8 V
Para que Q4 conduzisse, Vc deveria ser
Vc > V CE(SAT )Q3 + VD1 + V BE (Q4) = 1,4 V
Como Vc < 1,4V Q4 est cortado
- Q3 conduzindo, Q4 cortado
corrente entra pela sada quando Vz = LOW

Informtica
UFRGS

Tcnicas Digitais

Caso 2 : Uma entrada LOW

- Correspondente juno B-E estar polarizada diretamente
- Corrente flui Vcc => R1 => B-E de Q1 => entrada
Portanto: Corrente sai pela entrada, e uma porta ligada nesta entrada
deve consumir corrente
VB = VIN + V CE(SAT) Q1
- Q1 saturado
Pior caso para VIN = 0.8 V

VB =1,0 V

- Como seria necessrio VB > 1.2 para ligar Q2 e Q3

Q2 e Q3 cortados
R2 puxa Vc para cima
Q4 conduz
Vz = HIGH
- Q3 cortado, Q4 conduzindo
corrente sai pela sada
porta ligada nesta sada deve consumir corrente
I leakage de Q1

Informtica
UFRGS

Tcnicas Digitais

3.3 FANOUT
Sada = LOW
I ENTRADA < -1,6 mA (sinal indica corrente saindo)
I SAIDA pode ir at 16 mA garantindo LOW vlido
(valor maior de I aumenta queda de tenso sobre R CE (SAT)Q3 )
Fan - out LOW = 16 mA = 10
1,6 mA
Sda = HIGH

50W x 16mA = 800mV = 0,8

I ENTRADA < + 40 mA ( I LEAKAGE de Q1)

I SADA pode ir at - 400 mA garantindo HIGH vlido
(valor maior aumenta queda de tenso sobre R3, Q4)

Fan-out HIGH = 400 ms = 10

40ms

Informtica
UFRGS

Tcnicas Digitais

3.4 Famlias TTL

74

TRADICIONAL

74 H

HIGH-SPEED -

diminuindo valores de resistncias, diminui

74 L LOW-POWER - aumenta valores de resistncias, diminui corrente

74 S SCHOTTKY
- usa T no saturados, diminui tempos de chaveamento
74 LS LOW-POWER SCHOTTKY
74 AS ADVANCED SCHOTTKY - ainda mais rpidos
74 ALSADVANCED LOW-POWER SCHOTTKY
atraso
potncia
propagao consumida
(ns)
(mW)
Tabela para
NAND
2 entradas

74
74 L
74 H
74 S
74 LS
74 AS
74 ALS

9
33
6
3
9
1,6
5

10
1
22
20
2
20
1,3

Informtica
UFRGS

Tcnicas Digitais

4. Outras Famlias

ECL - EMITTER-COUPLED LOGIC

delays de propagao 1 ns
maior potncia consumida
OBS: usado nos CRAY

MOS - METAL-OXIDO SEMICONDUTOR

menor potncia consumida
maior integrao (portas menores)
apropriada p/ circuitos integrados VLSI
delays de propagao maiores devido a maiores capacitncia
e resistncia quando conduzindo

Informtica
UFRGS

Tcnicas Digitais

5. Inversor NMOS
Equao:

S=E

Esquema Lgico

S
sempre ativo
resistncia variavel

Esquema Eltrico:

Vcc

NMOS

Transistor de Depleo

S
1
0

E
0
1

DV

Transistor N
Terra

Informtica
UFRGS

Tcnicas Digitais

6. Porta NAND NMOS

Esquema Lgico :

Equao Lgica:

S=A.B

Esquema Eltrico:

Vcc

S
A
B
Terra

Informtica
UFRGS

Tcnicas Digitais

7. Porta NOR NMOS

Esquema Lgico :

Equao:

S=A+B

Esquema Eltrico NMOS

VCC

S
A

terra

Informtica
UFRGS

Tcnicas Digitais

8. Inversor CMOS
Equao:

S=E

Esquema Lgico

Esquema Eltrico CMOS

Vcc
DV

Transistor P

S 10
E

0
1

Transistor N

DV
Terra

Informtica
UFRGS

Tcnicas Digitais

9. Porta NAND CMOS

Esquema Lgico :

Equao Lgica:

S=A.B

Esquema Eltrico:
Vcc

S
A
B
Terra