Pasogy PasoParaninfo PROBLEMAS RESUELTOS DE ELECTRONICA DIGITAL © JAVIER GARCIA ZUBIA Gerente Editorial Area Universitaria: Disefio de cubiert Andrés Otero Reguera Montytexto Editora de Produccién: Consuelo Garcia Asansio lara M2, De la Fuente Rojo Pre impresién: Produccién Industrial: Copibook ‘Susana Pavon Sanchez Impresién Graficas Rogar Pto Ind. Alparreche Navalearnero (Madrid) COPYRIGHT © 2003 international Pieters Wes derettioe ‘pat trce ne pales de rau, Sopa ‘Tomson Ediciones Soan todos eo teal Tatras Ee toa, De confomiiad oan lo de one taee autee Sidon psa oc elaine oe Seas Rerad qlee eee se cat reas Sstopn tan ma itaprogn og Esperia Publicacién, incluido el disefio de Epa ete la cubierta, puede ser reproduct iso sears ooeres meee Be mn cee Sat Magallanes. 25, 28015 Madrid, ESPANA Teletono: 92 985 240, Fax: 914 453 218 clentes@paraninfo.es vworw-paraninio esPrdlogo . CAPITULO 1. 1x Cédigos binarios 1 1.1. Transcodificacién binario-decimal, 2 1.2. Paso de decimal a eédigo binario de palabra 2 1.3. De decimal sin signo a binario puro sin signo , 2 De binario puro sin signo a decimal sin signo . 3 De decimal con signo a binario puro con signo en complemento aI © en comple. mento a2. f z - 3 6. De decimal con signo a binaria puro con exceso a2”! —1y 2". 3 1.7. Paso de binario a Gray, y viceversa. 4 8, Paso de cualquier cédigo binario de Palabra a decimal « 4 1.9. Paso de decimal a cédigo binario BCD . 4 1.10. Paso de eédigo BCD a decimal tre 5 LLL. Operaciones con informacién binaria ........ 3 1.12. Sumaen binario puro sin signo . 5 1.13. Suman binario puro con signo en complemento a2 5 1.14. Sumaen binario puro con signo en complemento al .... . 5 1.15. Complemento a 1 de una secuencia binatia......66600 eect 5 1.16. Complemento a 2 de una secuencia binaria. . 6 117, Resta en binario puro con signo en complemento al. 6 118, Resta en binario puro con signo en complemento a2... 6 1.19. Aumentar el niimero de bits del nimero representado . 6 1.20. El c6digo decimal con signo en complemento aC-10 . 6 1.21. Consejos finales para los ejercicios 7 1.22, Comentarios a los ejercicios .... REA S WERE LENT NTATAWEN AE 7 Pivthine feivlioe score acnecetrenaraesme F Problemas propuestos. secs scenes “ con 0 ‘© ITES-PararinfoVIL indice de materias CAPITULO 2. CAPITULO 3. CAPITULO 4. CAPITULO 5. CAPITULO 6. © MTES-Paraninto Manipulacion basica booleana........... Operadores basicos y no bisicos booleanos. . . Obtener la tabla de verdad de cualquier expresién booleana Demostracién de un teorema booleano por induccién perfecta, . Obtener ta forma normal de una tabla de verdad hse In Bi de vera do ia ape Negar una expresién booleana...... Negar una suma de productos (SOP) o un producto de sumas 5 POS), Implementacién de una expresién booleana. Implementacién de una suma de productos (SOP). Implementacién de un producto de sumas (POS), 2.11, Implementacién de funciones slo con NAND 0 con NOR . Problemas resueltos . Problemas propuestos. . Diagramas de Veitch-Karnaugh Escritura u obtencidn de un V-K a partir de la tabla de verdad Simplificacién o lectura de un V-K Leer lazos de un V-X Comentarios a los ejercicios ........ Problemas resueltos .. Problemas propuestos. Sistemas combinacionales a nivel de bit o puerta légica. 4.1. Comentarios a los ejercicios ..... 5... Problemas resueltos .. Problemas propuestos. ‘Sistemas combinacionales a nivel de palabra, funcional 0 MSI Bloques funcionales (palabras) mas comunes Consejos de diseiio con bloques funcionales . Implementacién de circuitos ..... Comeniarios a los ejercicios Problemas resueltos .. Problemas propuestos. Biestables 6.1, Comportamiento de biestables 6.2. Obiencién de un cronograma. . .. ‘ 63. Anilisis de un circuito secuencial bésico. .- 6A, Comentarios a los ejercicios ..... Problemas resueltos .. Problemas propuestos. 23 4 24 24 25 25 25, 25, 26 26 26 26 27 4 67 107 13, 14 14 115 116 116 136Indice de materias VIL CAPITULO'7,, Regktroe y contadores 3115 /iii0sss sR AST TA. Blregistro........ 158 Elcontador.. 2... 158 7.3. Dispositives MSI 158 7A. Comentarios a los ejercicios 159 Problemas resueltos verses . foes cece 160 Problemas propuestos. vee 184 CAPITULO'S,, Automiitas :c2ccncacswes sansesssastimaramcnmasmmmneecmnNTET 187 8.1. Sistemas secuenciales sincronos, méquinas de estados finitos o autématas . 188 82. Diagrama de transicién de estados ..... 188 83. Disefto de un automata ane Gas 188 84. Diseio de un autémata de Mealy 190 Problemas resueltos 195 Problemas propuestos. 295 Soluciones a los problemas propuestos... . 307 Indice alfabBtC0 virion BEE © (TES ParainfoA Evaristo Kahoraho Bukubiye, en signo de agradecimiento. Cuando el lector hojee este libro podra comprobar varias cosas, algunas ya conocidas. El libro es una recopilacién de ejercicios de electr6nica digital; en este sentido el libro es uno mas. Pero tiene algunas particularidadcs que conviene resaltar y que lo hacen apetecible como lo demuestra su reimpresién un aiio después de su primera edicién. Para empezar el texto sigue el formato de esta coleccién en Thomson Paraninfo. Asi, cada capitulo comienza con una breve descripcidn tevrica del tema a tatar, Pero mejor seria decir que el texto comienza con una recapitulacién metodolégica del tema, Es decir, en el libro interesa mas el para qué y cémo se hace que el por qué. El esfuerzo clarificador es mucho, ya que estas introducciones no pasan de las 5 pa- zinas. El lector interesado en profundizar en la teoria dispone del libro Sistemas digitales. Tecnologia de Computadores editado por Thomson Paraninfo, siendo sus autores J. M.* Angulo y J. Garefa Zubia, au- tor también de este libro de ejercicios. Siguicndo con la estructura, cl lector enconiraré al final de cada capitulo una serie de ejercicios pro- puestos, cuya solucién se encuentra al final del libro. ‘Otra particularidad del texto es la complejidad de los ejercicios. En este sentido las ideas han sido dos. Por un lado la complejidad es creciente; situacién muy comin en ottos libros. Pero por otro lado, cl libro intenta no rebasar un determinado nivel. En este texto es mas fécil encontrar varios ejercicios de com- plejidad media para reforzar el aprendizaje del alumno, que uno muy dificil que s6lo consigue ahuyentar © desmoralizar al lector. Pero es que ademis la tecnologia actual implementa los sistemas complejos sin contar con los 74XXX; lo hace mediante légice programable, microcontroladores, etc, En cuanto a los destinatarios, el libro se adapta a la perfeccién tanto al nivel universitario de un pri- mer curso de electrénica digital, como también al nivel de formacién profesional, tanto para electrSnicos, como para informiticos. En cuanto a los temas, ésios se dividen en cuatro partes. Los tres primeros capitulos abordan la metodologia bisica de la electrénica digital: eddigos binarios, élgebra de Boole y diagramas de Veitch- Karnaugh. En el segundo bloque el lector podra encontrar sistemas combinacionaies a nivel de bit tabla de verdad (Capitulo 4), y sistemas combinacionales a nivel de palabra o estindar (Capitulo 5). Los Capitulos 6 y 7 abordan el disefio de sistemas secuenciales con contadores y registros, Por ditimo, en el Capitulo 8 se resuelven o presentan casi 50 autématas de Moore y Mealy, Este nimero eleva, y su di- versidad y sencillez dotan al libro de un plus que el lector avezado sabré apreciar. Por dillimo, recordar que el libro hace hincapié en el uso del programa BOOLE-DEUSTO, Este pro- Brama, del que es coautor el autor de este libro, cubre al completo las expectativas de cualquier estudio- so de la electrénica digital, como lo demuestra su implantacién universitaria, tanto en Espafia como en el extranjero, El programa BOOLE-DEUSTO se puede descargar de forma gratuita en la pégina Web de la editorial Thomson Paraninfo en la direccién www.thomsonparaninfo.com dentro de la seccién dedicada al material de apoyo de este libro. S6lo decir que en el libro el lector aprender a usar el BOOLE y a apreciar su potencia, comparable o superior a la de otros programas exitanjeros, como el Logic Aid del profesor Roth de la Universidad de Texas. ‘© ITES-Pararinfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.Cédgos binarios 3 1.4. DE BINARIO PURO SIN SIGNO A DECIMAL SIN SIGNO Se obtiene el sumatorio de los bits ponderados con las correspondientes potencias de 2. Por ejemplo: 10011 en binario puro es 19 en decimal OIL = 1x 2 +OXPHOXP+IKIW+1KW= 1640404241 Pero igual que en el caso anterior, nadie aplica esta regla tan larga como exacta, una vex que tenga~ mos confianza leeremos directamente del binario, 1.5. DE DECIMAL CON SIGNO A BINARIO PURO CON SIGNO EN COMPLEMENTO A 1 0 EN COMPLEMENTO A 2 La regla de escritura es muy sencilla, como muestra la siguiente tabla. Las operaciones de C-1 y C explicarén en un punto posterior. Binario puro con C-l Binario puro con C-2 Positivos: binario puro y afiadir 0 ‘| Positivos: binario puro y afadir 0 Negativos: C-l del postive Negativos: C-2 de positivo Decimal rio puro sin signo | Binario puro con C-1_ | Binario puro con C-2 +3 01 ore om 3 10010 10011 +1 1 ol o =i 0 1 [ o 0 00 00 1.6. DE DECIMAL CON SIGNO A BINARIO PURO CON EXCESO aor '—ty2"" Lo primero es decir que n se refiere al ntimero de bits utilizados. Bueno, pues escribir en este c6digo es tan sencillo como saber sumar en decimal y eseribiren binario puro. La regla es sumar el exceso (por eso se llama asi e| c6digo) al decimal original, y luego codificar esta suma en binario puro sin signo, En la tabla de ejemplos consideraremos que los bits son siempre 5, siendo el exceso 15 6 15. Decimal Binario puro eon X16 Binario puro eon X15 +B (3 +16) = 29> 11101 (13 + 15) = 28 11100 3B (-B + 16)= 3 00011 (C13 + 15) =2 > 00010 +1 G1 + 16) = 17 10001 (41 + 15) = 16 10000 =I (FI +16) = 15 401111 (1+ 15 = 14501110 i o (0 + 16) = 16 + 10000 (0+ 15) = 150111 © (TES Parainfo4 Problemas resueltos de Electrénica Digital 1.7. PASO DE BINARIO A GRAY, Y VICEVERSA Si bien hay una relacién entre el decimal y el cédigo Gray, realmente el Gray se relaciona con el binatio. Las reglas de transformacién Gray-Binario, y viceversa, son muy sencillas. A continuacién se muestra la correspondiente a4 bits El cédigo Gray es muy apreciado en algunos casos y tiene caracteristicas que le hacen aparecer con profusidn en los libros de texto. En este libro no se le dard demasiada importancia. Binario > Gray Gray > Binario p-8 3 Om gl = Ob1 20 = bt Ob 1.8. Paso DE CUALQUIER CODIGO BINARIO DE PALABRA A DECIMAL En este caso basta con aplicar el método inverso de cada c6digo. No es necesario alargar mas esta parte de la metodologia, Sélo un consejo: se dehe aplicar con rigor y sin miedo Ia regla del cédigo utilizado, no valen excepciones, 1.9. PASO DE DECIMAL A CODIGO BINARIO BCD Si los anteriores eédigos se basaban en una regla, éstos se basan en una tabla, El método consiste en sus- tituir cada digito decimal por los cuatro bits correspondientes. A continuaciéa se ofrece una tabla con al- guno de los eédigos BCD, con los més comunes, Decimal BCD puro BCD X83 Aiken BCD 5421 ° 000 om 0900 000 Hi noi 0100 001 coor 2 oro O01 ono 10 3 oon O10 oon ont + 100 om 100 ‘100 5 0101 1000) oir 1000 é ono 1001 1100 1001 7 oti i010 Hol 1010 8 1000 1011 110 1011 i 9 1401 1100 nm 1100) Algunos tienen tendencia a buscar y aprender la regla que subyace en esta tabla, pero no siendo esto malo debe recordarse que la que manda es la tabla, no la regla intuida, Por ejemplo: © MTES-ParanintoCédgos binarios 5 Decimal BCD puro BCD X83 Aiken BCD 5421 2 (0100 0010 O11 0101 (0100 0010 (0100 0010 75 DIT O101 1010 1000) 1101 1011 1010 1000 wo 000 0000 011 0011 ‘0000 0000 (0000 0000 oo 1001 1001 1100 1100 rit 1100 1100 1.10. Paso bE coviao BCD a pecimaL Para pasar de un eédigo BCD a decimal habra que aplicar la tabla inversa a cada grupo de cuatro bits. Parece sencillo aunque tiene alguna particularidad. 1.11. OPERACIONES CON INFORMACION BINARIA Basicamente hablamos de operaciones I6gicas: AND. OR, NOT, etc. y aritméticas: suma, resta y com- plemento, Pasemos a las aritmétices. Una vez més todo pasa por aplicar el método rigurosan métodos, que si bien se parecen, no deben confundii rigor. fe. Como hay varios eddigos, habré varios allo més tipico es no aplicar la regla con 1.12. SUMA EN BINARIO PURO SIN SIGNO ‘Esta es La suma basica, y es tan sencilla como sumar en decim La tabla de Ia suma es: 0+ Oy me eve 0S = Oy C= 0) y me Hlevo 0(S y me Hlevo 0(S y me Hlevo 1 (S 1.13. SUMA EN BINARIO PURO CON SIGNO EN COMPLEMENTO A 2 1. Sumar las secuencias binarias segain la regla del binario puro, 2. Despreciar el acarteo final. 3. Habra desborde si los dos iltimos acarteos son distintos 1.14. SUMA EN BINARIO PURO CON SIGNO EN COMPLEMENTO A 1 1. Sumar las secuencias binarias segdn la regla de] binario puro. 2. Recircular el acarreo final, volverlo a sumar en el primer bit, 3. Habra desborde si los dos iltimos acarreos son distintos, 1.15. CoMPLEMENTO A 1 DE UNA SECUENCIA BINARIA 1. Negar los bits, los 0 se convierten en I, y viceversa. © (TES Paraninfo6 Probiemas resueltos de Electrénica Digital 1.16. COMPLEMENTO A 2 DE UNA SECUENCIA BINARIA 1. Complementar a 1 2. Sumar 1, despreciando el acarreo final si e produce. 1.17. RESTA EN BINARIO PURO CON SIGNO EN COMPLEMENTO A 1 1. Complementar a 1 el sustraendo. 2, Sumar el minuendo y el sustraendo negado segin la regia de la suma con C-1 1.18. RESTA EN BINARIO PURO CON SIGNO EN COMPLEMENTO A 2 1. Complementar a 2 el sustraendo, 2, Sumar el minuendo y el sustraendo negado segiin la regla de la suma con C-2, 1.19. AUMENTAR EL NUMERO DE BITS DEL NUMERO REPRESENTADO A veces, al sumar y al restar sobre todo, hay que adecuar el niimero de bits de una secuencia binaria, ge- neralmente afiadiendo mas bits. 1 Para afadir bits a un mimero codificado en binario puro sin signo basta con afiadirle ceros por la izquierda. 2, Para aiadir bits a un niimero positive codificado en binario puro con signo en C-1 0 C-2 basta ‘con aiiadirle ceros por la izquierda. 3. Para afiadir bits a un nimero negativo codi irle unos por Ia izquierda, jo en binario puro con signo en C-1 0 C-2 basta 1.20. EL copIGo DECIMAL CON SIGNO EN COMPLEMENTO A C-10 En la vida diatia uiilizamos el c6digo decimal, si ademas queremos manejar cifras con signo simplemente Ie afiadimos eso, el signo. Pero este signo, + 0 —, yano es un simbolo decimal, es otro simbolo, Asi nuestto cédigo ya no tendria 10 simbolos, sino 12. Este aumento de simbolos no supone para nosotros problema alguno, usamos con normalidad el + y el —. Ahora bien, también podsfamos representar mag- niitudes con signo en eédigo decimal con complemento a 10 (0 complemento a9). Veamos e6mo hacetlo: + Un nimero positivo se eser + Un niimero negativo se escribe: complemento a 10 del positive, + Complemento a 10: complemento a9 + 1. C-10(A) = C-9(A) + L. Je: magnitud precedida de un 0, Complements 49:99.99 ~ A (anos 9 como digton de). Todo niimero positive empieza por 0, y todo negativo por 9. Por ejemplo: [3 [62 [a0 [so [3 [12 [= 180 | = 100 [pes [ora [oro [ovo [or | ose | oxsr0 | soo 12 + C-10(012) = C-9(012) + 1 = (999 — 012) + 1 = 987 + 1 = 988 =1430 > C-10(01430) = (99999 — 01430) + 1 = 98569 + 1 = 98570 © MTES-ParanintoCédgos binaios 7 Ya tenemos una representacién decimal de niimeros con signo sin utilizar ni el +, ni el — falta saber ccémo sumar y restar. Tan simple como con el binario puro con C + Sumar A y B segiin la tabla de ta suma decimal sin signo. + Despreciar el acarreo final. + Habra desborde si los dos tltimos acarreos son distintos, + Si hubiera que restar, bastarfa con oblener el C-10 del sustraendo y luego sumar A y C-10(B) + Para afiadir digitos a un nimero en C-10 basta con affadirle ceros por la izquienda, si ésie es positi- vo, 0 nueves por la izquierda, si es negativo, Por ejemplo: (+12) + (09), C12) + (=36), ( #12) + (= 12),(4 12) + (+99) Ome a ial oe En el ultimo ejemplo el resultado “no o12 o12 012 012 es leible”, es un error por desborde. oot 964 988, 09 B 003 976 00 rm (ls fila superior con trama son los acarreos o Hevadas) 1.21. CoNSEJOS FINALES PARA LOS EJERCICIOS + Identificar bien cual es el cédigo de partida y cual es el de legada. + [dentificar si el niimero a leer o escribir tiene signo o no. + Tener presemte (@ la vista) Ia regia o tabla que se va a aplicar. + Aplicar ef método o tabla radicalmente. + Recordar que un cédigo es algo arbitrario y no necesita de inteligencia + Comprobar el resultado en la medida de Io posible, 1.22. CoMENTARIOS A LOS EJERCICIOS En principio, los ejercicios enunciados se resuclven aplicando los métodos y tablas explicados en los pi rrafos anteriores. En cada ejercicio se resolveri alguno de los casos planteados y se haan comentarios te6ricos, pero éstos seran pocos. El lector con dudas en algén ejercicio hard bien en releer las notas te6- ricas, 0 completar el estudio con ua libro de texto. Por ejemplo, Angulo, J. M. y Garefa Zubia, J. (2001), Sistemas digitales y tecnologia de computadores, Madrid, Ed. Paraninfo. En este tema se han planteado exclusivamente ejercicios que sean de alguna manera “tiles” a la elec- ica digital, prescindiendo de aquellos que sélo tienen interés algebraico, PROBLEMAS RESUELTOS ersa, ® T.1. Completar la tabla de conversi n decimal a binario puro, y vi Binario Decimal Decimal Binario oO 1 1 1 W101 3 7 un 1100 2 ° 1001 un 18 2 1100 © (TES Pararinfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.1.9. 1.10. 11. Codigos binarics 21 Codificar en binario puro con signo en complemento a 2 los siguientes mimeros decimales: +17, +91, —100, =14, =73 y +22.315 ‘Codificar en decimal las siguientes secuencias binarias codifieadas en binario puro con signo en complemen- to a2;010001, 01011011, 10011100, 10010, 10110111 y 0101011100101011 Codificar y completar en binario puro con signo en complemento a 2 las siguientes operaciones decimales: (43) + (45), (43) + (5), (3) + 45), (=3) + (5), (= 1.585) + (+2.876), (+1585) + (2.876) y (1.585) + (+1.585). En todos los casos estudiar el desborde, © (TES Parainfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.‘Manipulacin basica booleana 25, 2.4. OBTENER LA FORMA NORMAL DE UNA TABLA DE VERDAD de la entrada de la tabla de verdad: + Minitérmino: producto de variables cuyo valor es 1 para 1 fila en cuestién + Maxitérmino: suma de variables euyo valor es 0 para la fila en cuesti6n Primero hay que asignar un minitémino y un maxitérmino a cada fil Para obtener las formas notmales se procede: + Forma normal disyuntiva: sumar los minitérminos de aquellas filas de entrada con un 1 en 1a salida f. + Forma normal conjuntiva: multiplicar los maxitérminos de aquellas filas de entrada con un 0 en ta salida f general s Jaxitérminos rminos) 0 trabaja © con minitérmin« formas no y formas normales disyuntivas (suma de les conjuntivas (producto de maxitérminos), Este planteamiento y método tiznen un gran trasfondo te6rico (teorema de Shannon), pero su apli in practica en los ejercicios es muy facil 2.5. OBTENER LA TABLA DE VERDAD DE UN CIRCUITO LOGICO La operacién es tan lenta como sencilla: asignar a las variables los Oy 1 de una fila de la tabla de verdad, y seguir el efecto de estos bits a través de las puertas hasta llegar a la salida, Por ejemplo, la siguiente figura muestra la obtencidn de la salida del circuito para la entrada 000. CII] AB G4 L ° 0 oa . 8 D7 po os + 2 > ° Th si 0 o Si(00) = 0 y Ci(000) Visto cémo obtener una fila de la tabla, las demas son tan ficiles como lentas de obtener. 2.6. NEGAR UNA EXPRESION BOOLEANA Para negar ung expresién booleana cualquiera basta con aplicar el eorema de De Morgan recursivamente: 1. La negacién de una suma es el producto de las variables negadas. 2. Lanegacién de un producto es la suma de las variables negadas. 2.7. NEGAR UNA SUMA DE PRODUCTOS (SOP) o UN PRODUCTO DE sumas (POS) 1. Una SOP negada se convierte en una POS con las variables negadas 2. Una POS aegada se convierte en una SOP con las variables negadas, © (TES Pararinfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.‘Teorema de tres variables: ‘Manipulacin basica booleana 29 Propiedad Distributiva xyz] xXytZ X-Y+X-Z] X4+(-Z) K+Y)-K+I 000 0 0 0 o oo1 ° o o > 010 0 0 0 o oun 0 ° 1 It 100 ° ° 1 1 LoL 1 1 1 L 110 1 1 1 It hit 1 1 1 ' ‘Teorema de Demorgan Extend xYz| KFYFZ XYZ YZ) Rei+7 000 1 1 1 1 001 0 0 1 1 010 0 0 1 1 out 0 o 1 1 100 0 0 1 1 lor 0 0 1 1 110 0 0 1 1 nt 0 ° 0 0 Ese ejercicio, muy sencillo en lo tesrieo y en lo practico, tor: dado un teorema siempre podré decir si es correcto 0 no. sin mas que obtener sus tablas de verdad, aunque no lo entienda o site. s muy interesante por lo que aporta al lee 2.3. Completar las columnas de maxitérminos y minitérminos y obtener las expresiones de las siguientes fun. ciones booleanas como suma de minitérminos y como producto de maxitérmings. Utilizar también las, formas compactas de sumatorio y factorial. Por Gitimo obtener los circuitos Igicos correspondientes a cada funcién, tanto para Las sumas de minitérminos, como para los productos de maxitérminos, © (TES Parainfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.‘Manipulacién basica booleana 37 XIAL Bi ZICi fl 2 Si ci 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 1 0 0 0 I 0 0 1 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 1 1 0 1 1 1 0 1 1 0 1 ComeNTarios: + Este e cireuito lgico. icio es tan lento y pesado como formativo, ayuda a comprender la realidad digital de un + Para obtener Ia tabla de verdad de un circuito Kigico hay que ser muy paciente: dibujar en las entradas los valores 000, propagar su efecto a través de las puertas hasta llegar a la salida y apuntar su valor, + Repetir el proceso anterior para cada fila de la tabla de verdad. + Para analizar circuitos el programa Electronics WorkBench es inmejorable: cémodo y potente, 2.9. Analizar el siguiente circuito ebteniendo su tabla de verdad, 83 B82 a aD wm B20 BLO | XS) X2 XO o o o0 o fo o «@ @ oo 9 «]o 4 0 0 oo « of o «ao 4 © (TES Pararinfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.‘Manipulacién basica booleana 41 PROBLEMAS PROPUESTOS 2.1. Obtener las tablas de verdad de las funciones: f= A+B + DKA + CKB + DIA + D) 2.2. Obtener el sumatorio compacto de las anteriores funciones f-f4, 2.3. Obtener las expresiones NAND de las siguientes sumas de productos. f1=AB+ApcD+BCD Q=BD+BCcD+BC 2.4. Obtener las tablas de verdad de los siguientes cireuitos ligicos. ct co. e CT Do— =e) ro) be D3 Uso pe BOOLE-DEUSTO* Dentro de este capitulo el uso de BOOLE puede ayudar mucho. En casi la totalidad de los ejercicios se pue- de usar esta calculadora booleana, Describiremos brevemente el uso de BOOLE en este capitulo, * Este programa se puede descargar de forma gratuits de Ia pagina Web dela editorial Thomson Paraniafo www.thomsonparaninfo.com dentro ‘dela sovcign dedieada al material de apoyo de exe libro. © (TES Pararinfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.‘© ITES-Pararinfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.B 1 D va 9 =E(1,3,5,7,9, 1, 13, 15) n c B pi{fi fafa fa rfafala n= Ec, fu x}fa}ail]x B x D ri x 1 EU25,1 £13, (1, 13, 14, 15) Diagramas de Veitch-Kamaugh 49 18 = E(1-9, 12, 15) x F10 = 10 ¥ (0, 2,4,6, 8, 10, 12, 14) f2 = £12 EG, 4,13, 14) X = E 7-12) fd fia x x 1 1 1 x x[x|[a E (0-4, 8-12) X a rfajada a]a x x x rfafaja © (TES Parainfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.Diagramas de Veitch-Kamaugh 53 fil fz Fr 1c] f : af cP 8 7} ic D| T p| {far icp fll = BCD + ABC + BCD D f12 = ACD + BCD + ACD + BCD ino formar el 1azo central! c £13 fa al) fa BI 1CERER1 | p| || cr 4 7 £13, BD f14= ACD + ABD + BCD + BCD + ACD fs < f13 = ABC + BCD + ABD + ABCD. £16 D+ BC +AB+AD+CD+ABC f17 p| |] ac 1 fl7 = ABC + BCD + ABD + ABCD. f18=A+B+C+D © (TES Parainfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.143 £43 44 145 145 146 = 147 (47 = 148 = 49 149 £50 c 0 oe oo 0 ot 0 0 o-[ fo (A +O) (A +B) ABCD. ofx|x|x Diagramas de Veitch-Kamaugh 57 fag o 0 o-oo flo 0 0 oto, f aa f oy p| [Fe | o-pet Poy oo OA + B)(A+ B+ D) HA+C+D) D)B+OA+BA+D) £ 146 £ 0 0 0 0 Bi of : F | op © A+B+C+D(A+B+E4+D) OA+C+DAt+BtD) B+QB+c+ dD A+B + Dd) #50 A +B + C, jno formar el lazo horizontal de 41 BD(A+C) © (TES Parainfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.Diagramas de Veitch-Kamaugh 61 f17 — £18 * pi {fi fx fo pl {fa |x [x | | x 1 [x 3.2. Para practicar con més ejere con el BOOLE. O mejor atin, lector debe saber que en el Capitulo 4 apare basta con que el lector los plantee sobre un V-K en blanco y luego los corija jue lo haga todo en el BOOLE, utilizando el Modo de Aprendizaje. Ademés el -n un gran niimero de V-K como parte de los ejercicios planteados. Uso pe BOOLE-DEUSTO EL uso de BOOLE en este capitulo ha de ser intensivo. El lector encontrard en él una gran ayuda. Esta parte del BOOLE es una de las més apreciadas por cuantos alumnos y profesores ya usan BOLE. BOOLE no sélo obtiene la expresién simplificada, sino que ademis pinta los lazos e indica el nombre de cada uno de ellos, Ademis tisne una opcién en la que el Ieetor frente a un V-K introduce su solucién, indicin- dole el BOOLE lo acertado de ésta. El uso de BOOLE en este capitulo da sentido al nombre de calculadora booleana que damos el programa. Diagramas de Veitch-Karnaugh Al activar la opcin Diagrama V-K (tipo 1 6 2) el usuario puede cargar el V-K mediante simples clic de ra- t6n. Ademas puede ayudarse en la opcién de completar el V-K. Lo que nunca podré es dejar el V-K incomple- to. Al finalizar la carga hay que sctivar Evaluar y Salir. Ademas de la anterior carga directa del V-K,, el usuario puede obtener el V-K de la funcién en curso, que él habré cargado como sea: tabla de verdad, forma normal, expresién booleana, etc., como el que usa una calcula dora, De este modo el usuario ve el V-K de una forma nommal, asi se resuelve el ejercicio 3.1 La Figura 3.1 muestra la carga de un V-K de cuatro variables con condiciones libres. a) = — Pt ae + x8 “" eee |e ee Figura 3.1. Carga de un diagrama de Veitch-Karnaugh. © MTES-Pararinfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.combinacio a nivel de D puerta log oOo © ITES-Pararinfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.‘Sistemas combinacionales a nivel de bit o puerta légica 69 Fila 4: 1 (01) entre 0 (00) puede dar 1 (01) y el resto es 1 (OL). Fila 8:2 (10) entre 0 (00) puede dar 2 (10) y el resto es 2 (10). Fila 0:0 (00) entre 0 (00) puede dar 0 (0) y el resto es 0 (00). En las tres tiltimas filas el cociente puede ser cualquier valor, en nuestro caso tomamos el del divi- dendo. Un consejo: pignsese en que lo que se reparte son tartas, y que éstas se dan enteras, Forma Normal Disyuntiva C1 = 28,9, 12, 13) CO = E04, 5. 10, 12. 13, 14, 15) RI = 28, 11,12) RO = E(4,6, 7, 12, 14) Diagramas de Veitch-Karnaugh BI BI C1 ‘at co a 7 1 aa 1) ao| Bi I Bo) I Yl b RL so RO 4 Ad r Ad Ba Bo L simplificadas SOP Bi) B1- BD) + (A0- BI) + (Al AO) “BI - BD) + (AL+A0- BI -BO) RO =(A0- BO) + (AT-A0- BI) Cireuito togico At et Da © (TES Parainfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.‘Sistemas combinacionales a nivel de bit o puerta légica 73 > Implementar el menor cireuito capaz. de multiplicar dos niimeros en binario puro de dos bits cada uno. (A1A0 y B1BO), 1A0 y BIBO S28 180 ‘Tabla de verdad AL AO) BL BO | S382 SS ofo o 0 o fo o 0 0 1fo o o «fo o 0 ©o z[o o « 0 fo 0 0 0 s/o o 1 1 |o o 0 0 4fo 1 0 o fo 0 0 0 sfo 31 0 1 fo 0 o 4 ofo 1 1 o0 fo o 1 0 7[o «@ 1 1 fo o 8 fF s[ i oo © o]0 o o 0 oft oo o «fo o 1 © wlr oo 1 o fo 2 © © ufo oo 1. 1 fo a 9 0 afr 1 0 0 fo o 0 0 Bf:r oo. 0 1 fo o 8 4 afro. 1 0 fo 1 1 0 sfroo. 1 1 fro o 8 ExpicaciOn: No es mas que multiplicar. Por ejemplo: Fila 6:01 X 10 es 1X 2, que da 2, que en binario se eseribe 0010. Fila 12: 11 X 00 es 3 X 0, que da 0, que en binario se escribe 0000, Fila 15: 11 [1 es 3 X 3, que da 9, que en binario se eseribe 1001. Esta diltima fila es la que obliga a que la salida tenga cuatro bits, y no tres. Forma Normal Conjuntiva $3 = 1,1, 2.3.4, 5,6, 7, 8,9, 10, 11, 12, 13, 14) 10, 1, 2, 3,4, 5.6, 7, 8,9, 12, 13, 15) TO, 1, 2, 3,4, 5, 8, 10, 12, 15) SO = M0, 1, 2, 3.4, 6. 8,9, 10, 11, 12, 14) © (TES Parainfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.‘Sistemas combinacionales a nivel de bit o puerta légica 77 0&1 co ® 4.6. Obtener el menor circuito capaz de obtener el C-9 de un nimero BCD. les de entrada: cuatro bits: B3-BO. jaz cuatro bits: CO3-COO. ‘Tabla de verdad BS BZ OBLCBO | C9392 CHL. of] o 0 0 0 1 0 0 1 1 fo 0 0 1 1 0 0 0 2/0 0 1 o | o I 1 1 3] 0 0 1 1 0 1 1 0 af[o 1 0 o | o 1 0 1 5s | 0 1 0 1 0 I 0 0 6 | o 1 1 o | o 0 L 1 7 | 0 1 1 1 0 0 1 0 s |]. 0 0 o | o 0 0 I ofa 0 0 1 0 0 0 0 wo [ot 0 1 o [x x x «x 1 1 0 1 1 KX xX xX Xx moo 1 0 o fx x x «x alot 1 0 1 x x xX Xx ult 1 1 o fx «x. x «x i]t 1 1 1 x xX xX Xx ExpLicaciOn: Elcomplemento a9 de un nimero B es: C-9(B) Fila 0: 0000 en BCD es 0 en decimal, C-9(0) = 9 = Fila 6: 0110 en BCD es 6 en decimal, C-9(6) = 9 ~ Fila 10: 1010 en BCD no existe, no es ningin niimero en decimal. © (TES Pararinfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.‘Sistemas combinacionales a nivel de bit o puerta légica 79 Bi Bz =a i at cot 80 4.7. En una produccisn en serie el sistema de control extrae 4 unidades de cada lote. Si la unidad es aproba- da su sensor muestra un 1, siendo un (en caso conirario, Se desea determinar: + Si todas las unidades han sido aprobadas, + Si la mayoria han sido aprobadas. + Si hay igual niimero de aprobadas y rechazadas. hay mayoria de rechazadas. Disefiar el circuito légico correspondiente a la funcién descrita, Variables de entrada: cuatro Variables de salida: cuatro bit ‘Tabla de verdad ts: control de piezas extraidas MI-M4, control exploracién TA, MA, Ly MR. MIoM2 M3 Ma | TA MA ofo oo o of]/o o o 4 1[o o o 1 fo o o 4 2,0 o + o fo o o @ s/o o 1 +t {[o o « 0 a4fo 1 0 o fo o o sfo 72 0 1 fo o @ 0 «fo «1 «1 o fo o 1 © 7P/o 1 « «1 fo tf 0 0 efi oo o o0 fo 0 o 4 of 1 0 o «fo o 1 © wlio 1 0 fo o @ 0 ufr oo 1 1 fo 1 0 0 ofr 1 0 0 fo o 8 0 Bolt ot 0 1 [o a 0 Oo afar o?t 1 0 fo 1 0 0 ofr. +1 1 {rt 0 © Oo © (TES Pararinfo80) Problemas resueltes de Electronica Digital EXPLICACION: Basta con tener en cuenta que un 1 es pieza aprobada, y un 0 To contrario, Adems de las cuatro sali- das una, slo una y siempre una estaré a 1. indicando el resultado de la exploracién, Fila 0: todas las piezas (0000) han sido rechazadas: MR = 1 Fila 6: dos piezas (0110) han sido aprobadas y dos rechazadas: 1 Fila 11: tes piezas (1011) han sido aceptadas: MA = 1, Fila 15: todas las piezas (1111) han sido aceptadas: TA = 1, no tiene sentido poner MA = 1, ya que esto es implicito a TA = 1 Forma Normal Disyuntiva TA = Eas) MA = 3(7, 11, 13, 14) 1= 5G, 5,6,9, 10, 12) MR = X(0, 1,2, 4,8) Diagramas de Veiteh-Karnaugh M3 M3 TA “i MA “i md 7 1 M4 i Mo} | 1 1 M M 1 i MI Funciones simplificadas SOP TA = (MI- M2 M3 -M4) MA = (M+ M2+M3 Problemas resueltes de Electronica Digital N 0 os fy | [Wa Repen alco el 7 segmentos. anterior, pero en caio de que las sefiales aporten informacién erréaca se excitard todo Variables de entrada: cuatro bits: rumbo N.S. E yO. Variables de salida: siete bits: 7 segmentos ‘Tabla de verdad ofo o o oft uououda4 4 r/o 0 0 «t]o 0 0 0 1 + O 2/0 0 1 ofo 1 1 0 0 0 Oo s/o o 1 @]t 1 t 9 1 9 1 afo 1 0 clo © 0 1 0 0 © sfo 1 0 1/0 0 o + 1 0 0 6fo 1 1 clo o t 1 0 0 oO ee ee s]1 0 0 oft 0 0 0 0 0 0 of: 0 o t/t © 09 0 © 1 Oo ExPLicacion: La tabla es casi igual ala anterior, silo cambia que las X de antes se han convertido en 1. De esta for- ma sil piloto ve todo el 7-segmentos encendido, sabré que algo va mal, Esta solucién parece més ade- ‘cuada que la anterior, sobre todo desde el punto de vista del piloto, La anterior situacién era mas jugosa porque aportaba Xa los V-K. © MTES-Paranintoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.86 problemas resueltes de Electronica Digital Funciones simplificadas SOP E-0) + @-0) +(N) S§-B) + (6-0) + (N-8)+.6-B) 0) +E-0)+@-8)+.N-B 0) +(E-0) + (8) E) + © +0) + (N-S) + W-0) B) + (E-0) + (N-S)+ 6-0) ) + (EO) + (N+ S) 2B za a4 Circuito logico © MTES-Paranintoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.88 problemas resueltes de Electronica Digital Bs BD BI BO] a b © doe f g e6fo 1 1 ofo o 1 ao aoa. gt 7J/o 1 1 t]a 1 1 0 0 0 0 afr oo o oft to to oaorougd oft oo o tft otorot oo 4 wit oo 1 o|x x Xx X X X X uf? o 1 «|X X X X X X X nla oto ol|x x xX xX xX xX X blaiot oo tx x x x x x Xx ular ot o;x xX xX xX xX xX x fio ot oi i[x x x xX xX x Xx Expuicacion: Resulta algo lento completar la tabla, Un consejp: téngase delante, dibujedo, un 7-segmentos, y en él ir dibujando cada nimero, Hacerlo de cabeza es algo dificil, los segmentos parecen bailar. Por ejemplo: Fila 0: el 0 se dibuja excitando todos tos segmentos menos a 1111110. Fila I: el I se dibuja excitando los segmentos by c: 0110000. Fila 2: el 2 se dibuja excitando los segmentos a,b, 4, e y g: 1101101 Fila 6: el 6 se dibuja excitando los segmentos de ¢ @ g: 0011111, El que quiera que le afiada el rabi- 1 al 6, activando a: HOLL. Fila 10: el 1010 no es BCD, luego le asignamos X. También podriamos haber activado: 1001111, 0 sea, una E de error. Las filas 10-15 son consideradas imposibles, asigndndoles X Forma Normal Disyuntiva 20, 2,3.5,7.8,9) © MTES-Paraninto‘Sistemas combinacionales a nivel de bit o puerta légica 89 bi BI BS qd B3 BL e Bs p+} xt J f By x | xh Bo x x Bi 8 che” af x [xP pol || «|x | ik = (BI - BO) + (B2- BO) + (B2-B1) + (3) (B2 - BI) + (B2 -B1) + (B3) + (B2- BO) Circuito ligico Bo 81 82 BS ly © (TES Pararinfo90 Problemas resueltes de Electronica Digital B81 82 ly —— bot a2 l¥|¥ BO Bi 82 > VU | HT D411, Disehar un comparador de dos nimeros A y B de dos bits, que indique si A > B,A = By A B,A = By ABA-B AqBl ofo o o of 0 1 0 rfo o o ifo o 1 2[ 0 o 1 of «© o 49 s[o o 1 «t/ co 0 10 4fo 1 0 of 1 0 0 s[o 1 o t/o 1 © ofo «a «7 of @ 0 4 7[o 1 1 t] co 0 0 s[1 0 © of 1 0 0 oft o o «| 1 0 0 w/t o 1 of « 1 0 ufa oo 1 «[ eo 4 wla ito of 1 0 o pli oto tft oo wpa a of + oo oe er) Expuicacis! Es muy fécil: leemos en cada fila el valor de A y de B, los comparamos y excitamos una de las sali Por ejemplo: Fila 0: A es 0 (00) y Bes 0 (00), Aes igual a B: (A = B) = 1 Fila 3: A es 0 (00) y Bes 3(11), Aes menor que B:(A B) = 1. Forma Normal Disyuntiva ZC. 8, 9. 12. 13. 14) (0, 5,10, 15) (AB a Ai BL AO pol || 1 1 © (TES Parainfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.25A 258 5 Tf) —0s 2A 258 [Dota 10 25a 255 ‘Sistemas combinacionales a nivel de bit o puerta légica 95 [one 4.43. Lanota de un alumnno se recibe codificada en binario puro, Obtener 1 menor circuito con puertas NAND. que visualice la nota en un 7 segmentos de cétodo comin segtin la sigu Suspenso (0-4): Aprobato (5): excita el segmento g Excita el segmento a. * Bien (6): Excita los segmentos a y b. + Notable (7-8): Excita los segmentos a. b y €. + Sobresaliente (9): Excita los segmentos a, b.¢ y d ‘+ Mairicula de Honor (10): Excita todos tos segmentos menos el g. ‘Variables de entrada: cuatro bits: nota del alumno N3-NO. Variables de salida: siete bits: 7 segmentos a,b, c,d. , Fy g. ‘Tabla de verdad nte rela NS NZ NI ND[ a ob c doe Ff g ofo o o clo o 0 © 0 o 9 1fo © o +[o «© 0 © 0 © 4 z}o o 1 cfo o © o 0 oO F 3}0 0 1 1/0 o 0 0 0 0 Ff 4fo 1 0 clo o 0 © 0 o 4 o 1 0 +1fi @ 0 0 0 0 oO «fo 1 1 ofa 1 0 0 0 0 0 o 1 1 1fi t 1 0 0 0 0 s{1 0 0 of/1 1 1 0 0 0 O oft o o tft a 4 1 0 0 Oo © (TES Pararinfo96 — Problemas resueltes de Electronica Digital N3 NZ NO NO] a ob c¢ doe f g wl roo 1 oft 4 4 7 1 4 0 ufaoo oa afx x x x x x xX nl aor 0 of[x x x x x x x Bl 1 o1 0 1][x x x xX x x x ular oro o1ool/x x x x x x x i} ror 1 atx x x x x x x ExPLicaciOn: - cee fila describe la nota del alumno, s6lo queda activar los segmentos adecuados a cada nota, Por Fila 0: suspenso (0000), s6lo se activa g: 0000001. Fila 5: aprobado (0101), sélo se activa a: 1000000. Fila 7: notable (0111), se activan a,b yc: 1110000. Fila 10: matricula de honor (1010), sé activan todos menos g: 1111110. Cuidado posible, la nota puede ser un 1D: no confundirse con el BCD. Fila 12: imposible (1100), la nota no puede ser mayor que 10: XXXXXXX. Forma Normal Disyuntiva a= 35-10) e = 310) f= 310) B= 0-4) X = X(11-15) Diagramas de Veiteh-Karnaugh a b wo ih x2 x2] x NO} NO} x 1x ¢ wo a ipa - x2 x [ xa] x | ki Na} x | xi No x kl ree Ag © MTES-Paraninto‘Sistemas combinacionales a nivel de bit o puerta légica 97 NI NI : Ni f Ni 1 1 n2 x | al N2 x No) x |x No x x x 8 N: No} x Funciones simplificadas SOP + NO) + (N2=N1) + (N3) + NI) + (N3) + NI--NO) + (N3) ~ NO) + (N3 -N1) “NI NY) eae N2) + (N3-NI- 0), Circuito ligico NO ONT NZ NB =a No ONT NB Nt NZ NB No ONT ON NB Nt NB CER p> | Ly, © (TES Pararinfo98 — Problemas resueltes de Electronica Digital ut L NO ONT NZ NB 5 4.14. Tiaplementar el minimo circuito capaz de activar una de las dos salidas led rojo, LR, y led verde, LV, El led verde se aetivaré cuando la temperatura de entrada esté entre —3 y +4 °C, ambas incluidas, y el rojo cn el resto de los casos. La temperatura estaré codificada con cuatro bits en binario puro con signo en ‘complemento a 2, Variables de entrada: cuatro bits: temperatura T3-T0. Variables de salida: dos bits: leds verde y rojo, LV y LR. Tabla de verdad B PR Th |W IR ofo oo o o|f7 0 ‘fo o o «]i 0 2/0 o 7 oO] 1 0 3/0 0 1 «t]1 0 4[0 oo 0 sje io ifo «fo i 17 ofo 4 7/o « 1 «fo a e)) oe oo ofo 4 ofr 0 0 a|]e 1 ofr eo 1 o fe it uf? oe 7 tfe eof? 1 o© ofe Bilii o 1|i 0 4 0 0 ofr. ot tft oe © MTES-Paraninto‘Sistemas combinacionales a nivel de bit o puerta légica 99 EXPLICACION: ‘Cada fila describe una temperatura en binatio puro con signo en complemento a 2, segiin sea su va- lor excitaremos un led 0 el otro. Por ejemplo: Fila 0:0 grados (0000), en el rango normal, se activa el verde: LV Fila 2: +2 grados (0010), en el rango normal, se activa el verde: LV Fila 6: +6 grados (0110), demasiado alta, se activa el rojo: LR Fila 8: —8 grados (1000), demasiado baja, se activa el rojo: LR Fila 15: —1 grados (1111), en el rango normal, se activa el verde: LV Forma Normal Disyuntiva Diagramas de Veitch-Karnaugh TI TL od = be a Circuito logico vun tn © (TES Parainfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.102 Problemas resueltos de Electrénica Digital P 446. Una rotonda tiene cuatro calles de entrada y cuatro de salida, La calle A aporta de media 5 coches por cfm y la D 30 ¢/m, Cuatro sensores, uno por calle, nos indi Ie estén circulando coches. Las calles de salida son SA, SB. coches por minuto respectivamente, Teniendo en cuenta que como maximo s6lo puede haber coches en dos calles de entrada simultaneamente, activar los semiforos de las calles de salida para que salgan tan. minuto, Ia B 15 elm, laC tos coches como entran. Ps ca P10 Pe P25 P50 P50 £20 ES En Variables de entrada: cuatro bits: cuatro calles de entrada, A, B, Cy D. ‘Variables de salida: cuatro bil ‘Tabla de verdad cuatro semaforos, SA, SB, SC y SD. AG) BUS) C28) GO [8aG) SBM) SCD SD 40] of o 0 o o fo o o oO 1} oo o « fo « 4 oO 2/0 o +t oO ft Oo @ Oo 3] 0 o + «1 ft oa o 4 4] 0 1 o o fa a © 0 sfo 1 0 «1 ft 0 0 4 of o 1 «t 0 fo o 08 4 7Po 1 « 1 fx x x x sf 1 0 0 o ft 0 o 0 © MTES-Paraninto y SD y pueden recoger 5, 10, 20 y 40Sistemas combinacionales ¢ nivel de bit o puerta kégica 103 A) BUS) C128) D0) ]$A (5) SB (19) SC (20) SD (40)] 9} 4 0 0 1 1 1 1 0 wf oo 0 1 0 0 1 1 0 nfo 0 1 1 XX xX Xx 2] oo 1 0 0 0 0 1 0 Bmflo4 1 0 I x x x wf] ot 1 1 0 x ox Xx is] ot 1 1 1 x x & ExPLicaciOn: Una vez més, cada fila nos describe una situacién de tréfico, basta con abrir en la salida los seméfo- ros adecuados, Por ejemplo: Fila 0: no hay trafico (0000), no hay que abrir ningun semaforo: 0000. Fila 2: entran 25 coches (0010), hay que abrir los semaforos de $ (A) y 20 (C) coches: 1010. Fila 6: entran 40 coches (0110), hay que abrir el semaforo de 40 coches (D): 0001, Fila 9: enttan 35 coches (1001), hay que abrir los semaforos de 5 (A), 10 (B) y 20 (C) coches: 1110, Fila 15: imposible que entren por kas cuatro calles (1111), no pueden entrar por mas de dos ealles: XXXX, Est claro que asignar X quizé es demasiado arriesgado; también se pueden asignar 0) 6 | Forma Normal Disyuntiva SA = 3(2-5,89) SB SC =E(129,10,12) SD X= X(711,13-15) 1,3,49,10) 26.5.6) Diagramas de Veitch-Karnaugh SA é SB u Le B|/ i x B o| fT [x [x [x D x c sc sp 1h B B > 7 D i | x © (TES Parainfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.Sistemas combinacionales ¢ nivel de bit o puerta kégica 105 ‘Tabla de verdad E3 £2 EL £0 |A3 A2 Al AO B3 B2 BI BO ofo o 0 ofo 0 0 0 0 0 0 0 rfo o 0 1fo 0 0 0 0 0 0 4 2}o0 0 1 ofo 60 0 09 © 0 1 0 3/0 o 1 1/0 0 0 09 60 o 4 4 s/o 1 0 of0 0 0 0 60 1 0 0 slo 1 0 t]o 0 © 0 © + oO 4 6fo 1 1 ofo0 0 0 09 0 1 1 0 7/0 1 1 1/0 60 0 0 0 1 1 4 s|1 0 0 of0 6 0 0 1 0 0 0 of 1 0 0 1/0 0 69 0 1 0 Oo 9 wl 1 o + 0/0 0 0 t © 0 © 0 ufaroo or tfo o 0 1 60 0 0 4 alr 1 0 ofo 0 0 1 © oO 4 0 Bl io1 oo 1fo 0 0 1 0 0 4 4 wlio ot 4 of]o o o +t © 1 © © iw] a ot 1 t]o 0 o t © 1 © 4 ExPLicaciOn: Basta saber qué ntimero decimal es el binario puro de cada fila y escribirlo en BCD. Hay que tener en cuenta que si el numero decimal es mayor o igual a 10, entonces el BCD tendra dos digitos. Por ejemplo: Fila 0:e1 0000 en binario puro es el Oen decimal, que se escribe como 0 decenas y 0 unidades: 0000 0000. 10: el 1010 en binario puro es el 10 en decimal, que se escribe como 1 decena y 0 unidades: 0001 0000. 15: el 11 [1 en binario puro es el 15 en decimal, que se eseribe como | decena y 5 unidades: 0001 0101 Podrfamos prescindir de los tres bits de mas peso de las decenas, pero me parece mejor dejatlos por coherencia con el BCD. Forma Normal Disyuntiva A2= 0 AL= 30 AO = Z(10-15) £(8,9) B2=T47, 4, 15) Bl = 22,3, 6,7, 12, 13) BO = E(1,3, 5, 7,9, 11, 13, 15) © (TES Parainfo© MTES-Paraninto Diagramas de Veltch-Karnaugh 80 — Ba E2 1 1 B2| | Fo EL Ba so BL e291 uy 2 7 o| [ip a ai 9] BO | el | ee aa Funciones simplificadas SOP A2=AL=0 El) + (E3- £2) E2- El) (BS - £2) + (E2- EO) BI = (E3-£2-Ei) + @3-E1 BO = £0 Cireuito logico AS AD AL ELSistemas combinacionales ¢ nivel de bit o puerta kégica 107 er es Pep 53 © ae £0 PROBLEMAS PROPUESTOS 4.1, Implementar el menor circuito capaz de transcodificar el BCD-XS3 en GRAY-XS3. 4.2. Disefiar el menor circuito capaz de decodificar un digito en BCD-XS3 sobre un 7 segmentos. 4.3. Disefiarel transcodificador menor entre los cédigos BCD-XS3 y AIKEN. 4.4, Implementar el menor circuito capaz. de obtener en binario puro el cociente de dividir un digito BCD entre 3. 4.5. Disefiarun circuito combinacional capaz de deteciar un error en la codificacién de un nimero decimal en BCD. 4.6. Tenemos como entrada un numero de tres bits codificado en forma bit de signo y magnitud. Se desea transfor- mar dicho nimero segtin las siguientes reglas: © (TES Pararinfo108 — Probiemas resueltos de Electrénica Digital + Si-cl niimero es cero se deja como esta + Si-el niimero es positivo se le resta dos. 1 niimero es negativo se le sama dos, Obtener el circuito 16; o conespondiente. 4.7. Cuatro sefiales de entrada A3, A2, Aly AQ representan una Cantidad binaria que proviene de un circuito de con- trol de presién de una bomba hidréulica. Diseiiar el circuito l6gico que active la seial verde cuando el valor bi- nario de las entradas esté comprendido entre 6 y 11, la azul sics menor de 6 y la roja si supera 11. Uso p—E BOOLE-DEUSTO Inicialmente, BOOLE nace para resolver este tipo de ej ‘Veamos un ejemplo, ios, asf que este capitulo es su medio original Diseio de un sistema combinacional Al arrancar el BOOLE elegiremos Ia opeién Sistema Combinacional, Seguidamente daremos nombre al sistema, indicaremos su niimero de variables de entrada y salida y si queremos podremos cambiar el nombre de Jas variables, que inicialmente son A, B... para las entradas, y SO, S1... para las salidas. Todo esto se puede ver en la Figurad.t Dein de Stns eden deere FR Mimic rn ces one ee fe i aaa ane een tr ee ry raved tare tiosive | nic | ie coettct | _tmwnieite | tance ‘Seaetaita ‘al Bdsm] [Lycemocons | Bie sro Figura 4.1. Pantalla principal para sistemas combinacionales. Una vez descrito el sistema, es momento de cargarlo mediante su tabla de verdad, AI activar la opeién Tabla de Verdad Manual, el usuario podra, mediante simples clic de rat6n, asignar a cada fila el valor 0 valores cortespon- dientes de salida, Recordemos que la tabla debe quedar completa, sin huecos, y que para ello podremos ayudar- nos de Is opeién Completar Con. La Figura 4.2 muestra la tabla de verdad de un circuito de complemento a 9. © ITES-ParaninfoSistemas combinacionales a nivel de bit o puerta iégica 109 tm sau a | a ee 2 a eS a a af, st Figura 42, Tabla de verdad de un circuito de complemento a 8. Una vez cargada la tabla de verdad, activando Evaluar y Salir, podemos tomar dos caminos: seguir los pasos de disefio uno a uno o ir directamente a activar Ia opcién Expresién SOP Simplificada. Sigamos el primer ca- ‘Tras la tabla de verdad habra que obtener las formas normales, Basta con activar Forma Nommal Disyuntiva (vamos a trabajar desde los 1) y se obtendra la Figura 4.3. Figura 4.3. Formas normales del sistema En la Figura 4.3 s6lo vemos una funcién, SO, para ver el resto hay que hacer clic sobre la barra de des- plazamiento situada a la izquierda. Tras las formas normales (pulsar Salir) llega el turno de los diagramas de V-K. Basta con activar la opcién Diagramas V-K para ver la Figura 4.4, Si se activara la opcién Diagrama V-K (2), se podria ver el V-K de tipo Gray, De esta manera se cubren los gustos de todos los profesores y di sefiadores. ‘© MES Pararinfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.112 Problemas resueltos de Electrénica Digital Llegados a este punto el ejercicio queda resuelto, pero todavia se puede hacer algin comentario mas a BOOLF, Opciones auxitiares de BOOLE -s més de BOOLE: A continuacién se enumeran algunas posibilidad + Hemos usado BOOLE hasta con sistemas de diez variables de entrada, No hemos tenido problemas, mas alli del tiempo de efleulo, Cualquier usuario puede probar a meter sistemas grandes, aunque no es el cam- po natural del BOOLE. BOOLE no permite obtener la tabla de verdad o la expresi6n booleana de un circuito, Este campo esta cu- ierto a la perfeccidn por el programa Electronics WorkBench, + Posriamos haber resuelio el ejercicio de golpe, sin més que activar Expres tura de la tabla, + Postriamos haber trabajado desde Jos 0. simplemente habria que haber elegido las POS. + El flujo de disefio no esté forzado por el BOLE, es el usuario el que va marcando los pasos, pudiendo volver atras, desviarse, etc. BOOLE es una calculadora booleana + En todo momento o pantalla el usuario puede modificar el sistema, Es decir, si tras la tabla queremos cam- biar un bit sobre el V-K (o sobre 1a forma normal), no hay més que hacer clic sobre el bit correspondien- te y activar Evaluar y Salir, quedanco registrada la nueva funcidn, BOOLE es un entorno abierto y no di- tigido, + La opcién Tabla de Verdad Compacta permite al usuario utilizar X en la entrada de la tabla de verdad. De esta forma se reducen e| numero de filas de entrada. Esta opeion esta pensada para sistemas con un eleva- do niimero de variables de entrada Elusuario puede activar la opcién Modo Aprendizaje para intentar obtener é1 las expresiones minimas. La opcion Entorno Avanzado de Simplificacion, enteramente disenada por Borja Sotomiayor, offece al mplificaciéa. Al aplicar uno u otro, el usuario podri comprobar su bondad y coste. Esta es una opcidn pensada més para discasiones tedricas. En todo momento el usuario puede imprimir 0 copiar al portapapeles los resultados que va obteniendo. fsa es una gran ventaja a la hora de documentar ejercicios nuevos, tanto para el profesor como para el alumno, + Laopcion Editar Texto Asociado permite al usuario afiadir un texto al sistema, Por ejemplo, podemos aa- direl enunciado, o cualquier comentario que nos parezca interesante. BOOLE permite Guardar y Cargar sistemas. Las opciones de Generar Codigo VHDL y OrCAD-PLD potencian al BOOLE como herramienta de dise- fo profesional. ete no es el campo ni el objetivo inicial de BOOLE, pero con esta opcidn el usuario pue- de generar automticamente un cédigo HDL que luego podré compilar y grabar en un PLD. én SOP Simplificadatras la cap- © MTES-ParanintoSIS’ combinacionales a nivel de palab funcional o MSI ‘© ITES-Pararinfo114 Problemas resueltos de Electrénica Digital En este capitulo abordamos ta deseripcion y diseno de sistemas combinacionales funcionales 0 de pala bra. Estos sistemas son: codificador, decodificador, multiplexor, demultiplexor, comparador, sumador, res tador, generador/detector de paridad, etc. ‘Ala hora de diseftar con estos sistemas, el método no es sistematico, do. Cada alumno en cada caso puede seguir una orientacién top-down o bot particular, o viceversa, Esté claro que en los disefios féciles esta eleceién no tie sefto es complicado debemios tomar una estrategia general. Una buena forma de afrontar estos disefios es pensando que el citcuito final es una frase y que las pa- labras que la forman son los distintos bloques funcionales. Asf, pensemos en términos de palabras y en ‘como conectarlas para conseguir la frase deseada. Antes de seguir es necesario decir que este tema tiene una fuerte carga te6rica, no asi los euatro capi- tulos anteriores, y por eso es recomendable que antes de empezar a resolver los ejercicios se repase este ia Zubia, J. (2001), Sistemas digitales y tecnologia de computadores, rid, Ed, Paraninfo, o cualquier otro de Electrénica Digital, puede ser atl 10 mas intuitive y desordena- up, 0 sea, de lo total a lo sentido, pero si el di- tema. El libro, Angulo, J. M. y Ma 5.1. BLOQues FUNCIONALES (PALABRAS) MAS COMUNES Codificador: Pasa de un e6digo decimal humano 2 uno binario maquina. Comunica el exterior con el interior. + Decodificador: El complementario del codificador. Ademas puede verse como un seialador que ac- tiva a uno de varios procesos. + Muliplevor: Encaminador, selector. Es un if hardware. Quiza el més versatil de los bloques. + Demuttiplexor: Complementario del multiplexor. Muy parecido al decodificador. Los demultiple- xores no son muy comunes. + Comparador: Lo que indica su propia palabra. + Sumador, restador, etc.: Lo que indica su propia palabra. + Generador/Detector de paridad: No utilizado en los ejercicios. 5.2. CONSEJOS DE DISENO CON BLOQUES FUNCIONALES Antes de empevar a juntar palabras para formar frases, hay que desterrar una aproximacién muy comin en Tos alumnos a la hora de disefiar: pensar en términos de software, Estamos utilizando hardware, y si hay algo distinto al software es el hardware (a pesar de que el primero se basa en el segundo). Nunca pensemos en qué acci6n abordar en cada momento, nunca utilicemos ideas como orden, después, on tes, tiempo, etc.; en hardware todo va a la vez: para incluir el orden es necesario utilizar autématas (Capitulo 8). Por ejemplo, con dos lineas de control se puede: sumar(00), restar(O1), multiplicsr(10) y dividir(11). En software s6lo aplicarfamos una de las operaciones, la resultante del case o if, mientras que en hard- ware las implementaremos todas, y a través de un multiplexor sélo pasaré una de ellas al exterior. Otro consejo tiene que ver con usar cuidadosamente las Iineas de control de los blogues, principal- mente El (enable input). Si tenemos varios bloques podemos hacer que s6lo uno de ellos se despierte, ‘quedando el resto dormidos, utilizando sus lineas de El y seguramente un decodificador para ver qué blo- aque es el que se despierta. Pocos consejos més se pueden dar. En este tipo de disefis la paciencia, la experiencia, la creatividad yel rigor son pautas a seguir, y nunca olvidemos que siempre podemos y debemos comprobar que lo que hace nuestro disefio es lo que esperibbamos. ‘Sélo un comentario més. Si sirve de consuelo, valga decir que este tipo de disefo esta siendo susti- twido por la lgica programable (y otros sistemas microprogramados). En este nuevo campo la intuicién sigue siendo un referente, pero de forma mas metédica, estando los disefiadores apoyados por potentes © MTES-Paraninto‘Sistemas combinacionales a nivel de palabra, funcional oMS! 115 Ienguajes y programas informaticos: VHDL, ABEL, OrCAD-PLD, Verilog, OrCAD, ISE de Xilinx, MaxPlus If de Altera, ete. 5.3, _IMPLEMENTACION DE CIRCUITOS El objetivo de este libro es obtener circuitos I6gicos, no el implementarlos. Digamos que lo primero se hace en el aula, y lo segundo en el Laboratorio, partiendo de lo obtenido en el aula, Lo anterior se nota en que los siguientes ejercicios no estin resueltos utilizando CI estindar tipo TAXX. La ventaja es que las soluciones son més sencillas y compreasibles. La desventaja es que las so- luciones dadas no son directamente implementables, pero si lo serdn con un pequefio esfuerzo de adap- tacién por parte del disefiador. Esto no fue un problema en el Capitulo 4 ya que la adaptacién de los circuitos légicos alos electrénicos es directa, Basta con saber qué C1’s contienen AND, OR, NOT, etc.: 7404 (not), 7408 (and), 7432 (01) ¥ 7400 (nand), En la tabla siguiente se relacionan las funciones combinacionales estindar con los correspondien- tes C's Dispositivo Funclon 74147 Codificador 10:4 7a188 Codifcador 8:3 7442 Decouificador 4:10 7a138 Decodificador 38 7a154 Devouifieador 4:16 7447 Decodifieador BCD-7 segmertos 74150 Maltiplexor 16:1 74151 Multiplexor 8:1 74153 2 muliplexores 4:1 74137 “4 multipexores 2:1 74138 Demukiplexor 1:8 74154 Demukiptevor 1:16 7485 Comparador 4 bits 7483 Sumador 4-4 74583 Sumador BCD 7183 2 sumadores 1+1 Mis de un lector tendré en su lista particular otros dispositivos y también sabe que, desgraciadamen- te, cada vez es mis dificil encontrar algunos de ellos. © (TES Parainfo116 Problemas resueltos de Electrénica Digital 5.4. COMENTARIOS A LOS EJERCICIOS Los ejercicios planteados intentan ser diversos y no complejos, pero aun asf algunos resultan dificiles de diseftar y de explicar sobre el papel. En cuanto a las explicaciones, éstas seran pocas para no entorpecer el desarrollo del libro, El lector deberi observar simultineamente el circuito resultante y las explicaciones, primero por partes y luego en su conjunio. Si un circuito no resultara claro para el lector, no tiene demasiado sentido que se atasque en 1, vale més pasar al siguiente. Las explicaciones no lo son del proceso de disefio, sino que mas bien son anilisis. En ellas se expli- ‘ca qué ocurre en el circuito, no cmo se ha disefado el circuito. La intencidn es que el lector al ver y en- tender estos eercicios sea Capaz de complicarlos algo mas y de resolver aquellos que sean nuevos. En cuanto a las reglas de diseiio el libro evita utilizary explicar cualquier método tipo RT, ete. Al prin- cipio es preferible que el lector trabaje més intuitivamente y que utilice y dé sentido a téenices RT cuan- do la complicacién del disefto asi lo exija. ES un error ensefar tun método que supera los objetivos de los ejercicios planteados, por mucho que sea un método. Este libro busea ser prictico y stil Ademés, el lector experimentado vera que algunas soluciones no estén completas, que podrian estar mejor o con menos bloques. A lo primero decir que se ha intentado no complicar demasiado las solucio- nes, preferimos que esién algo incompletas pero que sean comprensibles. A lo segundo decir que espero y agradezco recibir esas soluciones pata mi uso particular, o para incluirlas con su permiso en préximas edi- ‘ciones, Y a lo tercero que siempre se ha primado la claridad de la solucisn frente a otras mas compactas, PROBLEMAS RESUELTOS 5.1. Completar la tabla de un codificador 10:4 Decimal-BCD XS: sin prioridad. EI E9 E8 E7 E6 ES E4 E3 E2 El £0|EO $3 S2 SI SO GS 11 0 0 0 0 0 0 09 0 ofo 1 1 0 0 4 10 1 0 060 0 0 0 0 Oo DOJO Foo tor 1 0 0 1 6 0 0 0 0 0 Of/0 1 0 1 0 1 1 0 0 0 1 0 0 © 0 0 Ofo 1 Oo oO 1 4 1 0 0 0 0 1 0 0 0 0 ofo 1 0 0 0 4 1 0 0 0 0 0 1 0 0 0 OfO 0 F to 14 1 0 0 0 0 0 0 1 0 0 0f0 0 1 1 0 1 1 0 0 0 0 0 0 0 1 0 0f0 0 1 0 1 4 1 0 0 0 60 0 6 60 60 1 Of0 0 1 0 0 4 1 0 0 0 0 0 0 60 0 0 t]o 0 0 1 a4 1 0 0 0 0 0 0 0 10 0 0 0 0 o x xX X xX x x x x x x{0 0 60 0 0 © © MTES-Paranintoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.‘Sistemas combinacionales a nivel de palabra, funcional oMS! 119 EXPLICACION: + Codificar las entradas decimals en binario, Codificador 10:4. + Comparar A y B, utilizando A > B y A ~ B. Comparador de 4 bits. + Elegir entre A y B segiin el valor de A > B: — Si Aes mayor que B,A > B= Lentonces S = A, — Sino es mayor que B, A > B= entonces $ = B. Cuadruple multiplexor 2:1 + Visualizar en un 7-segmentos la sefial elegida, Decodificador BCD-7 segmentos. + Conectar A ~ Ba BI. SiA es igual aB entonces el 7 segmentos no visualizaré nada, se borraré 5.5. Dos nimeros decimales A y B son introducidos mediante sendos seleciores. Se desea ver en un 7-seg- mentos el resultado de la resta, A-B, sélo en el caso de que ésta haya resultado positiva o cero, en caso contrario no debe visualizarse nada, Disefar el circuito l6gico correspondiente, ExpLicaciOn: + Negar Ia entrada B obteniendo su complemento a2: NOT(B) + 1.4 NOT y 1 sumador4 + 4, + Sumar A y (~B), es decir, restar A y B, Sumador 4 + 4, + Visualizar la resta en un 7 segmentos, Decodificador BCD-7 segmentos, + Para activar BI, y borrar el 7 segmentos, se utiliza el cuarto bit de la rest RB: R3 = 1, le resta es negativa, BI — SiR3 =O, la resta es positiva, BI Ly no se venada, | se ve el resultado. + Ateneién, no debe usarse un comparador entre A y “0000” para activar BI, El comparador lo es en binario puro, y no con signo en C-2, + Para sumar | en el complemento a 2 no valdria con un sumador 1 + 1. Tiene que ser un 4 + 4 que tenga en cuenta los acarreos que puedan generarse al sumar 1 5.6, Tres nimeros decimales A, B y C son introducidos mediante sendos selectores. Se desea ver en un 7-seg- mentos sélo e! mayor de ellos, Diseitar el circuito logico correspondiente. x 8 4 eB TOS 4 | 7509] 7 © (TES Pararinfo120 Problemas resueltos de Electrénica Digital 5.7. Tres nlimeros decimaks A, B y C son i segmentos los dos © MTES-Paraninto EXPLICACION: Comparar A y B, utilizando A > B, Comparador de 4 bits, Blegir entre A y B segiin el valor de A > B: — A> B= 1,A mayor que BR! = A. — A>B = 0,4 menor o igual que B, R’ = B. Cuddruple multiplexor 2:1 Comparar lo elegido entre A y B con C, utilizando A > B (R’ > C). Comparador de 4 bits. legit entre R’ yC seguin el valor de R’ > C — R' >C = L.A OB son mayores que C, R — R'>C = 0,C ex mayoro igual que R’, R Cuadruple multiplexor 2:1 a Visualizar en el 7 segmentos lo elegido. Decodificador BCD-7 segmentos. Es decir, primero elegir entre A 0 B (R') y luego entre lo elegido en el primer paso y C. El caso de A = Bo de R’ = C no influye en el resultado, al igual que en el ejercicio anterior. {troducidos mediante sendos selectores. Se desea ver en dos 7- imeros mayores. Diseitar el circuito légico correspondiente. AB c ata a ap 4 a8 a6 a6 comp 4b conn 4 es Om 4 ie na Re 8 [we »O Bo 800-7 sea mio‘Sistemas combinacionales a nivel de palabra, funcional oMS! 121 EXPLICACION: + Comparar A con B, A con C y B con C, utilizando A > B, A > C y B > C. 3 comparadores de 4 bits. + Obtener MI y M2 eligiendo entre A, B y € segain las lineas A > BLA > Cy B > C(C2CICO) (ha gase el estudio con algo de calma): — €2CICO= 000, A es menor o igual que B, A es menor o igual que Cy B es menor o igual que €, los mayores son B y C, MI = B y M2 = C, C2CICO = 000 A =ByA=CyBSC= = Acs el menor, B es el siguiente y C es el mayor. “2CICO = 001, A es menor o igual que B, A es menor o igual que C y B es mayor que C, los mayores son B yC, MI = By M2 =C. — C2CICO = 010, Aes menor 0 igual que B, A es mayor que C y B es menor o igual que C, es imposible, MI_y M2 estan libres, no conectados en principio. — C2CICO= 111, A esmayor que B, A es mayor que C, y B es mayor que C, los mayores son A yB,MI=AyM2=B. «el resto de combinaciones se hacen igual que estas tres. 2 cuidruples multiplexores de + Visualizar en dos 7 segmentos MI y M2. 2 decodificadores BCD-7 segmentos. + Tal y como esté resuelto no se sabe cual es el mayor de los tres. Queda para el lector el hacer que la izquierda el mayor de los tres, y a la derecha el segundo mayor. ylo A = C y/o B = C? La respuesta se encuentra probando, 5.8. Obtener al valor absoluto de un niimero de cuatro bits codificado en binario puro con signo en comple~ mento a 2, Disefiar el circuito légico correspondiente, a3 A—+4 Oc\ ial V.ABS 1/4 ExpLicaciOn: + Negar A obteniendo su complement a 2: NOT(A) + 1. 4 NOT y I sumador 4+ 4. + Elegir entre 4 y (-A) segin el valor de A: — A3 = 0,A es positiva, luego se elige A. |A| — A3 = 1, Aes negativa, luego se elige — Cuddruple multiplexor 2:1 5.9. Disponcmios de las notas, NI y NO, de un alumno codificadas en BCD. Disefar el circuito que obtiene la nota final sepin las preferencias del profesor expresadas con las lineas de control C1CO: + C1CO = 00 Nota media redondeada por defecto, + C1CO = 01 Nota minima, + C1CO = 10 Nota maxima, + CICO = 11 Nota media redondeada por exeeso, © (TES Pararinfo122 Problemas resueltos de Electrénica Digital © MTES-Paraninto fo Lan un, sco [| 4 bod B \| wl, OS so Exc 4 2, =, wes ct co Expuicaci + Antes de comenzar, recordar que dividir entre 2 en binario puro es desplazar un bit a la derecha, dicho de otro modo, quitar el bit de menos peso: despreciar SO. + Sumar Ay B: A + B= CoutS3S2S180. Sumador 4+ 4. + Dividir entre 2, quitando el bit de la derecha: CoutS382S 1 + Comparar A y B, utilizando A > B y A < B. Comparador de 4 bits + Elegir entre A y B, para elegir el menor, segtin el valor de A < B: — A B: — A>B = 1,Aesmayor que B, MAX = — \>B = 0,4 Bes mayor o igual que A, MAX = B. Cudidruple multiplexor‘Sistemas combinacionales a nivel de palabra, funcional oMS! 123 + Sumar A y B: A + B = CoutS3S2S180. Sumador 4 + 4. + Dividir entre 2 quitando el bit de la dereeha: CoutS382S | + Sumar $0 a la suma anterior, lo que asegura obtener la media por exceso: si $0 = 0, se summa 0: si SO = I, se suma 1. Téngase en cuenta que $0 se convierte en el decimal a despreciar, el que debe redondearse. * Elegir entre la media por defecto, el menor, el mayor y la media por exceso en funcién de C1CO, seftales extemas. Cuddruple multiplexor 4:1. + Visualizar en un 7 segmentos lo elegido, Decodificador BCD-7 segn + Por ejemplo: tos. A = 0011 (3), A+B = Cout$3-$0 = 00111 Cout$3-$1 = 0011 (3) B = 0100 (4) CoutS3-S1 + $0 = 0100 (4) A= 0011 (3), A +B = Cout$3-S0 = 01000 CoutS3-S1 = 0100 (4) B= 0101 (6) Couts A = 1000 (8), A + B = Couts3-S0 = 10001 B = 1001 (0) Cout83-St + SO 5.10. Lin sensor de temperatura en su salida ofrece In medida en cuatro bits codificados en binario puro con signo en C-2. La salida debe activarse si la medida esta entre —5 °C y +4 °C, ambos incluidos. Disefiar el circuito l6gico correspondiente, T3-0 4 0101" 4 4010" AB AB COMP 4 bits COMP 4 bits Mim Mim m i) Salida Expuicacion: + Comparar la temperatura con el valor 5 ((101), utilizando A < B. Comparador de 4 bits. + Comparar la temperatura con el valor 10.0 ~6, segdin se lea (1010), utilizando A > B, Comparador de 4 bits + Activar la salida si: — 73-0 < 0101, T3-0 esta entre 0000 (0 °C) y 0100 (+4 °C) 0 — 13-0 > 1010, 13-0 esta entre 1011 (=5 °C) y LIL (=1 °C). 5.17. Un expeniedor de golosinas recibe por un lado, codificado en cuatro bits en binario puro, el dinero in- trodueido y por oto recibe de cuatro microrruptores, G,Ch, Ry P (gominolas, chicle, regaliz y pipas) el producto solicitado. Si cada producto anterior cuesta 2, 3, 5 y 6 céntimos de euro, respectivamente, im- plementar el circuito que visualiza en un 7-segmentos cudnto dinero falta 0 sobra y en dos diodos led si se debe entregar el producto (LP = 1) 0 sicl usuario debe completar el dinero (LD = 1), © (TES Pararinfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.126 Problemas resueltos de Electrénica Digital © MTES-Paraninto EXPLICACION: ‘+ Sumar por separado $’ = A + By S =C + D,2 sumadores 1 + 1 + Sumar §' + S'" = $2180. 2 sumadores 1 + 1 Comparar $ con 2 (010), utilizando A > B y A = B. Comparador de 4 bits. Llegir entre 0, A y 1 segin el valor de A > B (C1) y A = B (CO): — CIC0 = 00, S es menor que 2, menos de 2 votos, VOTO = 0. — CIC =O1,S es igual a2, 2 votos, manda A, VOTO = A. — CICO = 10,5 es mayor que 2, mis de 2 votos, VOTO — CICO = 11es imposible que sean 2 y mayor que 2. Muliplexor 4:1 + Elegir entre V y su contrario segiin el valor de Ia V negada. Multiplexor 2:1 + Unir “000” @ lo elegido, y que asi quede “0000” 0 “C001”. Visualizar este resultado en un 7 seg- mentos. Decodificadar BCD-7 segmentos. + Los sumadores deben agruparse en dos niveles para no mezclar los pesos de las sumas. No valdria usar un sumador 2 + 2, ya que entonces dos paises valdrian doble, los asigaados a Al y BI del su- mador. rntrada TRAMPA, si es 0 pasa V. y si es 1, pasa Segunda solucion i , tm 1 4 3 | ¥— poy P Foo |, 1 1 4 | Tsea | 7 | ( . - Lt + Elegir entre 0 y I mediante A, B,C y D (C3C2C1CO). Como sabemos lo que valen A,B,C y D para cada caso y sabemos sumar, podemos dar la salida directamente, y no calcularla en el circuito, Muliplexor 16:1. + El resto del circuito es como el anterior. + Por ejemplo: — ABCD = 0000, 4 votos negativos y no importa A, posicién 0 = 0, VOTO = 0. — ABCD = 0011, 2 votos positivos y A negative, posicién 3 = 0, VOTO = 0. — ABCD = 1110, 3 votos positivos y A no importa, posicién 14 = 1, VOTO = — ABCD = 1001, 2 votos positivos y A positivo, posicién 9 = 1, VOTO = 1 ‘Tercera solucion Elenunciado cambia: aumentan los paises y algunos valen doble.‘Sistemas combinacionales a nivel de palabra, funcional o MS! 127 I 441 a1 [-LI* ®], 141 444 sao |e rp... a JIT 2 yy oe —fasara] ExpLicAcion: + Sumar en tres capas para obtener el niimero de volos a favor: — S10 =C+DyS'LO=E+F S"1-0-+ S10 8772 SDL ESOT 80 + Comparar el nfimero de votos afirmativos, $3-0. con el valor 4 (0100), utilizando A > B y A = B. Comparador de 4 bits. + Elegir entre 0, A y I segin el valor de A > By A = BCICO) — CIC = 00, los votos afirmativos son menos de 4, VOTO = 0. — CIC0 = 01, los votos afirmativos son 4, VOTO = A. — CIC0 = 10, os votos afirmativos son més de 4, VOTO — CICO = 11, ¢s imposible. Mukiplexor 4:1 + La linea de VETO conectada al BI permite borrar el 7 segmentos, y ocultar el resultado de la votaci + Para entender la estructura de los sumadores en tres aiveles lo mejor es probar con diferentes si tuaciones de voto. A+B. s”" © (TES Pararinfo128 Problemas resueltos de Electrénica Digital + Quiz resulte mas claro el s uiente esquema: VOTOS = (AC) + (BD) + (E) + (F) = 83-50 P 5.13. En una votacién los paises estén separados por bloques: se visualizard el resultado de la votaci Al resultado lo marca B. Di cuatro pafsesen A y tees en B. En un 7-segmentos, i hay mayoria en A ése es el resultado, pero si ar el circuito Iigico correspondiente, Primera solucion: nn mn oz obo wet * Bal a b | ae 141 OF 444 so: |se0 {11 enfe or ‘or se OF 7 le [ss = x8 aaa COMP 2bis 3 AB AB AD ' mv —, ‘0-6 b rT] oo as © | 400) 7 © wo: | Expuicacion: + Sumar en dos capas los votos del grupo A. 4 sumadores 1+ 1 + Sumar los votos del grupo B. Sumador 1 + 1 + Comparar los votos de A con el valor 2 (010), utilizando A > B (A > 2) y A= B(A = 2), Comparador de 3 bits. + Comparar los votos de B con el valor | (01), utilizando A > B (B > 1), Comparador de 2 bits. + Elegir entre A >2 y B > 1 segtin el valor de A = 2(C) © MTES-Paraninto‘Sistemas combinacionales a nivel de palabra, funcional oMS! 129 — € = 0, no hay 2 votos en A, el voto se obtiene de A, VOTO = (A > 2) + (A> 2) = 1, mas de 2 votos en A, VOTO = 1 + (A> 2) = 0. menos de 2 votos en A, VOTO = 0. — C= I, hay 2 votos en A, el voto se obtiene de B, VOTO = (B > 1): + (B> 1) = 1, mas de 1 voto en B, VOTO = 1 + (B > 1) =0, no mis de | voto en B, VOTO = Multiplexor 2:1 Segunda soluci Esta solucién es muy parecida a 1a anterior, simplemente utiliza sumadores 4 + 4, 090" AD 000" A1 “099° A2 “000" Ag “900° 80 “209° Bt 2 WHE PE LY zea bef ozae be zane 4 4 ooo at a 8 COMP 4 bis ae APB ASB AB “a0 * 1 v rm COMP 4 ts a so] I e é Po AB Act real? ol ‘Tercera solucion a | | Syren] S4r1¢n eu mH © (TES Pararinfo130 Problemas resueltos de Electrénica Digital EXPLICACION: + Sumar os votos del grupo A. 3 sumadores 1 + + Sumar los votos del grupo B. 1 sumador | + 1 + Saber silos votos afirmativos de A son 3.6.4.1 AND y 1 OR. Si A = 2, tomaren cuenta el valor de B. 1 AND. Obtener el resultado de la votacién: — SA2ipeso 4) = 1, cuatro votos en A, YOTO = 1 — SAISA0 (pesos 2 y 1) = I, tres votos en A, VOTO — SAISA0 = 10, dos votosen A: + SBI(peso 2) = 1, al menos dos votos en B, VOTO + SBI (peso 2) = 0, no mis de 1 voto en B, VOTO = 0. + Visualizar en un 7 segments el resultado obtenido en el anterior circuito légico. Decodificador BCD- 7 segmentos. D 5.14. Visualizar en cuatio 7 segmentos y segin el valor de dos sefales de control P! y P2 el mes, el dia, la hora, Jos minutos, los segundos y las décimas de segundo del dia en curso, y también la hora y los minutos de alarma. Disefar el circuito légico correspondiente. PL p2 | Visualizado SG3-0 00 | HH MM (horas y minutos) 0 1 | SS DD (segundos y décimas) 10) | HIEMM (horas y minutos de alarma) 11 | MM DD (mes y dia) sos sez sci mI ( rH 7 7 r r C0759 007209 19007209 80079 | Bo 4 ge ai ea ze a4 mtte Hes fio t's 3 fo te 3 fio te 3 i" 4 j 4 { af e 4 fe s0 | wo su | mu po | o> bu | ou HAD 0 HAV wo wo we au HD: Decenas de horas DD: Decenas de dfas MD: Decenas de minutos DU: Unidades de dias SD: Decenas de segundos HU: Unidades de horas HAD: Decenas de hora alarma MU: Unidades de minutos MAD: Decenas de minutos alarma SU: Unidades de segundos MD: Decenas de meses. HAU: Unidades de hora alarma MU: Unidades de meses MAU: Unidades de minutos alarma © MTES-Paranintoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.‘Sistemas combinacionales a nivel de palabra, funcional o MS! 133 EXPLICACION: + Sumar A y B en binario puro, S’= A + B. Sumador + + 4. + Como A y Bestin XS3 (exceso a 3), resulta que S’ esta codificado en XS6, asi: — C’out =D, $' menor o igual que 01111, restarle los3 de mas de la primera suma, Restar 3 (0011) es sumar 13 (1101): $= S + 1101, — C’out = 1, $’ mayor que 01111, restarle Jos 3 de mas de la primera suma y 10 mas por pasar- se, Restar 13 (1101) es sumar 3 (0011): S = § + 0011. I NOT y un sumador 4 +4, + El Cout del XS3 es el propio del sumador 4 + 4. Un poco mis explicado: + Cuando la primera suma es mayor que 16 en binario puro es porque ésta es mayor que 10 en XS6. Y cuando la primera suma es menor que 16 en binario puro es porque ésta es menor que 10 en X86, + Siel mimero en XS6 es menor que 10 s6lo hay que restarle 3 para dejarlo en XS3. + Sil mimero en XS6 es mayor que 10 hay que restarle 3 por un lado y 10 por otro; en rotal 13. + Lostres dltimos parrafos intentan explicar alz0 mejor el citeuito, La tinica complicacién de este ejer- cicio es que hay que ver tres cédigos a la vez: binario puro en la forma de sumar y restar, XS3 en las entradas y salidas y XS6 en una sefal intermedia, + Alain ejemplo: —A=0011 Oy B = 0011 ) y Cout — A=0110 3) yB 0011 (0) y Cout — A= 110 yB L011 (8) y Cout = 1. + En cuanto a la pregunta, resulta que sumar en XS3 es mas sencillo que en BCD; l primero solo usa tun inversor mientras que el BCD necesita de 2 AND y 1OR ® 5.18. Discfar cl cireuito capaz de transcodificar cinco bits en binario puro a dos VOLT (0), S’ = 0011 + 0011 = 0110, C/out = 0, S = 110 + 1101 = 010). 8" 0110 + 1010 = 0000, C’out 1, S = 0000 + 0011 1, $ = 1000 + 0011 = 100 (9), S’ = 1100 + 1100 = 1000, C’out -RO3RD2 ROS ROD rus. Expuicacidt + Detectar si el valor de los cuatro bits de menos peso de A es mayor que 10.2 AND y 1OR, + Sumar 0.6 6a A: — A3-0 < 10, dejar a A como esté, sumarle 0, $' = A3-0 +0 — 3-0 > 10, restarle 10 a A, osumarle 6, $" = A3-0 + "0110" © (TES Pararinfo134 Problemas resueltos de Electrénica Digital + Sumar aS’ el valor de Ad, entrada de peso 16 en A: — A4 = 0, Aes menor de 16, dejar aA como esta, RU = S’ +0 — Ad = 1, Aes mayor que 16, sumarle 6 aA. RI +6 Atencién, es un sumador BCD, + Sumar Ad, el Cout del primer sumador y el Cout del segundo sumador, RDI-0 = A4 + Couts' + CouiRU, Sumador 1+ 1 + En el sumador BCD se le suma 6 no para restarle 10, sino justamente para sumarle 6, que son los que faltan al 16 al restarle 10, + Por ejemplo: A4-0 = 00111 (7) S'= O11 + 0 = 0111 RU = 0111 + 0000 = 0111 (7) RD =0 +0 +0 = 0000 (0) A4-0 = 01100 (12) S’ = 1100 + 0110 = 0010 RU = 0010 + 0000 = 0010 (2) RD=0+1+0=1() A4-0 = 11111 Gl) §’ = 1111 + 0110 = O11 RU = 0101 + 0110 = 0001 (1) (es BCD) RD=1+1+41=0011 3) + El segundo sumador ha de ser BCD, si no, no funciona, 5.19. Para entrar en un recinto hay que pasar dos puertas, PI y P2. Para entrar por PI hay qu roducir un di- gito BCD mayor igual que 6 y para pasar por la puerta P2 hay que introducir un niimero que esté entre tres unidades por arriba o por debajo de la mitad del niimero introducido en la puerta P1. Por ejemplo, si uel cit- introducimos 8, entramos por Ply debemos meter un niimero entre 1 (4-3) y 7 (4 + 3). Dise cuito I6gico correspondiente. He + 6 as a ie = COMP Ag ) 2 & a Abie © MTES-Paraninto‘Sistemas combinacionales a nivel de palabra, funcional oMS! 135 EXPLICACION: * Dividir entre 2 ta clave introducida en PL, quitandole el bit de menos peso, P3-1 + Sumar 3 (0011) a P31. Sumador4 + 4. + Sumar 13 (1101) a P3-1 (es como restar 3). Sumador 4 + 4, + Comparar la clave introducida en P1 con 5 (0101), utilizando A > B. Comparador de 4 bits + Comparar la clave introducida en P2 con P + 3, utilizando A = B y A < B, Comparador de 4 bits. Comparar la clave introducida en P2 con P izando A > B y A = B, Comparador de 4 bits. Obtener el circuito l6gico que abre P2: — P2<(P + 30 P2 — P2>(P-30P2 2ORy 1 AND. + La AND final indica si se han abierto las dos puertas, P + 3), la clave P2 es menor o igual que PI més 3. P — 3), laclave P2 es mayor o igual que P1 menos 3 5.20. Tres personas codifican con micromuptores y en dos bits un niimero de 0a 3. Disefiar el circuito que ac- tive uno de cuatro diodos led, L3, L2, L2S y L. Se activaré L3 si los tres nimeros marcados son idénti- cos, $e activara L2 si al menos dos numeros son iguales, se activara L2S si solo dos nuimeros son iguales, y se activard L.1 en el resto de los casos. Ao ato 10 a #8 a 8 a 8 ‘COMP 2 tits ‘COMP 2 tits ‘COMP 2tits ASB ASB ASB I <<} <<} ; IK LL ? ose, [__Fss reel w 2 las u ExpLicaciOn: + Comparar A con B, A con Cy B con C. 3 comparadores de 2 bits. + Activar L3 si A = B= C. LAND. © (TES Pararinfo136 Problemas resueltos de Electrénica Digital ‘+ Activar L2 si al menos dos de los ntimeros son iguales entre si. 1 OR. + Activar L2S si uno y s6lo un par de entradas son iguales entre sf —(A=ByA#C)0(A= 3 AND, NOT y 1 OR. + Activar LI si no se da L3, ni L2, ni L2S. 3 NOT 1 AND. + Esta ultima ecuacion podria haberse sustituido por una NOR, aplicando el teorema de De Morgan, ‘yB4C)o(@B=CyA#C) PROBLEMAS PROPUESTOS 5.1. Dos ntimeros decimales A y B son introducidos mediante sendos selectores, Se desea ver en un 7-segmentos el resultado de la resta. A-B 0 B-A. que resulte positiva, segin sea A > Bo B Problemas resueltos de Electrénica Digital ComENTARIOS: + Al igual que con el R-S, el aiiadir el sincronismo por nivel al J-K asfnerono lo ha degradado: aho- ra se da la situacién de indeterminacién con mayor facilidad, 6.6. Completar el cronograma adjunto para unas basculas J-K sincronas por flanco ascendente y descenden- te, respectivamente QT y QU. a a Comentarios: + Como se puede ver el J-K sincrono por nivel no presenta situaciones ai de carreras, ni indetermi- nadas. + El sincronismo por flance ha sentado bien al J-K: ahora no hay carreras, sélo hay una carrera + ELJ-K sincrono por flanco es stil en la prictica, lo que no son ni el R-S ni el J-K sincronos por ni- vel; ni el R-S sincrono por flanco, que s6lo tienen interés te 6.7. Completar el cronograma adjunto para las dos basculas J-K Maestro/Esclavo, J-K M/S. En la primera el maestro es activo por aivel alto y el esclavo lo es por nivel bajo, mientras que en la segunda es al revés, ‘el masstro es activo por nivel bajo y el esclavo Lo es por nivel alto. El esquema de un maestrofesclavo (maestro por nivel alto y esclavo por bajo) es: q a ws kK 0 CoMENTARIOS AL CIRCUITO: + La explicacién detallada de un maestro/esclavo se encuentra en los libros de teoria. + El maestro piensa y el esclavo copia lo que dice el maestro, © MTES-Paranintoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.Biestables 147 ComeNTarios: + Téngase en cuenta que la salida del QM/S es conjunto. + Se puede ver cémo un biestable maestro-esclavo (el maestro sincrono por nivel bajo) es equivalen- te aun J-K sincrono por flanco descendente. Y viceversa, para el segundo M/S. + Esta oquivalencia no es siempre obligada: es necesario que J ni K ambien durante el nivel activo del maestro. + Es decir, si durante el nivel activo del maestro cambiaran J 0 K, entonces puede que la salida det QT no coincida con QMS. Esto a0 61 buono ni malo, es un hecho, Slo la del esclavo, que es la salida del biestable en ® 6.9. Completar los cronogramas adjuntos para una bascula D sincrona por flanco ascendente y para una bas- cula D sincrona por nivel —denominada latch 0 cerrojo—, ce l ay Enable ‘NA L] LJ Comentarios: bascula D no puede tener situaciones prohibidas o indeterminadas, sea cual sea su sineronis: lo tiene una entrada. + En el caso de un D sincrono por nivel la linea de reloj puede ser un reloj como tal 0 una linea ENABLE, aperiédica, En este caso se habla de latch 0 cerrojo, en vez de biestable © (TES Pararinfo148) Problemas resueltos de Electrénica Digital P 6.10. Completar el siguiente eronograma « LI LJ Jos Kor JK QNA ‘QNB i RS QNA ‘NB _ ‘Ms (NA) ay ‘QMs (NB) oF Gris oscuro: carreras, © MTES-ParanintoBiestables 149 & 6.17. Completar el siguiente cronograma para biestables R-S y J-K, Ck JS KR RS Ona at ay JK One at Linea gruesa: prohibido, c is oscuro: carreras, Gris claro: salida de valor éesconocido a priori © (TES Pararinfo150 Problemas resueltos de Electrénica Digital 6.12. Completar las tablas de verdad que describen a los siguientes circuitos I6gicos. Indicar a qué biestable ccorresponde cada circuito y qué sefiales son A, By C, Cireuitos Ly 2 o A ao 352 A B aw Operacién A B aw Operaci 0 0 Qt | Mantenimiente ° ° et | Mantenimiento 0 1 0 Puesta a0 0 1 Qt | Mantenimiento 1 0 1 Puesta a 1 1 o 0 Puesta a 0 1 1 1 Prohibida 1 1 1 Puesta a 1 imer circuito se corresponde con un biestable R-S asincrono (A es S y Bes R) y el segundo con un biestable D sincrono por nivel (A es el Ck y B es D). Circuito 3 A B c aw Operacion ° ° 0 ew! Mantenimiento 0 ° 1 Ql Mantenimiento 0 L 0 Qe! Mantenimiento o L 1 Qe Mantenimiento 1 ° 0 Qt Mantenimiento 1 o 1 0 Puesta a 0 1 IL 0 1 Puesta at 1 I 1 1 Prohibido © MTES-ParanintoBiestables 151 El circuito de la figura se corresponde con un biestable R-S o J-K sincrono por nivel (A = Ck, B = J oS yC=K oR). ExpLicaciOn: + Basta con dibujar sobre el circuito una entrada, por ejemplo 000, seguir su efecto y anotar Ia salida final, Si hiciera falta, también se supondria un valor inicial para Qt- + En cualquier caso, los tres esquemas son clasicos en los libros de teorfa ® 6.13. Completar las tablas de verdad que describen a los siguientes circuitos légicos. Indicar a qué biestable corresponde cada circuito y qué sefales son A y B. Cireuitos ty 2 Q Cireuito 1 Cireuito 2 ck Batt | tT | aw] ce oa Bact | dD | aw T 0 0 0 0 o T 0 0 0 0 0 iv 0 0 1 0 1 t 0 0 1 0 1 t ° 1 ° ° ° t ° 1 o o o t 0 1 1 1 0 + 0 1 1 0 0 r 1 0 0 1 1 t 1 0 0 1 1 t 1 o i ° 1 # 1 ° 1 1 1 t 1 1 0 1 1 + 1 1 0 1 1 t 1 1 1 1 0 t 1 1 1 0 0 Lo x x x x fer} im x x x x | Qt ComeNTarios: + Basta con excitar el circuito con una entrada y anotar la salida, + Ambos circuitos se corresponden con un flip-flop J-K (A es J y Bes K).. + Estos eircuitos también son clésieos en los libros de teoria, © (TES Parainfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.154 Problemas resueltos de Electrénica Digital PROBLEMAS PROPUESTOS 6.1, Completar el siguiente cronograma Ck wD 6.2. Completar el siguiente cronograma para biestables J-K y D, ck JD KR 6.3. La tabla de verdad adjunta describe el comportamiento de una bascula tipo W-V. Completar el eronograma ad- junto. © MTES-Paraninto Jo L_I ck w QW) Operacion i 0 0 Puesta a0 + 1 1 Puesta a1 + o QI) Repose + 1 QL) Basulamieno x-7 x QI) No sincronizadoBiestables 155 ck t 6.4. Completar el cronograma adjunto para el circuito de la figura, ;Cual es el cometide de este sencillo circuito 16- gico? Ent D ck TL Ent © (TES Paraninfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.158 — Problemas resueltos de Electrénica Digital En este capitulo se va a abordar el disento de sistemas secuenciales funcionales utilizando funciones tindar, Estos sistemas también son Hamados sistemas secuenciales a nivel de palabra, Los sistemas secuencisles bsicos son el contador y el registro, Los ejercicios que se van a resolver son comparables a los del Capitulo 5 de este libro, Todo lo dicho en el Capitulo 5 es muy valido para éste. 7.1. EL REGISTRO El registro es un dispositive capar de almaccnar informacién, Tiene entrada, salida, reloj y lineas de control. En la entrada se encuentra el dato a guardar, en la salida el dato guardado, ‘que se produce la carga/descarga y las lineas de control implementan las funciones auxiliares. La entrada puede ser en serie 0 en paralelo, al igual que la salida, El que la entrada 0 salida sea serie ‘© paralelo solo depende de Ia aplicacién o del gusto del disefiador. Si la entrada es en serie los bits se re~ ciben de uno en uno, y si es en paralelo, todos a la vez. Los registros pueden ser: el reloj marca el ritmo en. + Paralelo-paralelo: se leen (cargan) y escriben (descargan) en paralelo. + De desplazamiento: se escriben en serie y se leen en serie 0 paralelo, + Universales: permiten todo tipo de carga y descarga, Las funciones auxiliares principales son + CLEAR: puesta a 0 asinerona del registro. NABLE: habilitan o inhabilitan el registro + CARGA: habilitan o inhabilitan la carga del registro. + ENABLE OUTPUT: habilitan o inhabilitan la salida, Poco mas se puede decir del registro, sino que tiene una funcién tan sencilla como importante y po- tente: memorizar. 7.2. Et CONTADOR El contador genera una secuencia ordenada codificada que se repite en el tiempo. Resumiendo: 0, 1, 2 3,4, ...0, 1, y vuelta a empezar. Un contador pasa de un valor al siguiente cada vez que se dé un flanco el reloj o cada vez que se dé un evento. Un contador cuenta flancos © eventos. -édigo utilizado para contar es, en general, binario puro 0 el BCD. Al primero se le llama con- tador binario, y al segundo contador BCD. médulo del contador es el nimero de diferentes estados que tiene, asi un contador de 0 a9 es de médulo 10. Los contadores pueden ser ascendentes, si asf es el sentido de la cuenta, o descendent Un contador puede tener varias Iineas auxiliares + CLEAR: puesta a 0 asincrona del contador. + ENABLE: habilita o inhabilita el contaje. independientemente del relo}, + UP/DOWN: indica siel sentido de cuenta es ascendente o descendente. 7.3.__Dispositivos MSI En el Capitulo 5 se indicé que no era necesario describir los sistemas combinacionales MSI, Los ejerci- ios se resolvieron utilizando circuitos genéricos, quedando para el lector el adaptar las soluciones dadas © MTES-Paranintoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.Registros y contadores 163 ComeNTarios: + El circuito puede parecer algo complicado pero es sencillo si mira a los triestados de dos en dos. + Cuando un triestado deja pasar su entrada a la salida, el ot1o no lo hace, De esta forma no hay con- flicto, 7.4. Disehar un registio con un solo bus de datos. D3-0. El registro podra cargarse desde el bus de datos (ser escrito) 0 podra descargarse sobre el bus de datos (ser lefdo). El control del registro recae en la 3 2 o1 bo + a a0! Do} ee Operacin 1 Se carga el registro con D, Di-> Qi 0 Se descarga el registro en D, Qi Di Comentarios: + En el cirvuito de la figura el registro tiene un dnico bus de datos, D. El registro se carga desde D, © se descarga su contenido sobre D. + La idea yuelve a ser la misma que para el anterior circuito y se basa en + Para un dnico bit el circuito quedarta: izar triestados. bi EIL ne] oe 3 Wc —Y © (TES Pararinfoaa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.A ‘AutGmatas de Moore y Mealy, 188 Béscula D sinerona por flanco, 147 Biscula D sinerona por nivel, 147 BED puro, 10 BCD-Aiken, 10 BCD-XS3, 10 Biestable D sinecono por flanco, 152 Biestables asineronos, 138 Binario, 9.11 Binario BCD, 4 Binario puro, 7 Binario puro con exceso, 3 Binario puro con signo, 3 15, 16 Binario puro sin signo, 2, 3 BOOLE, 41, 62, 108, 296 c Carreras, 11,142 Cireuitos Kégicos, 29 Cireuitos SOP, 66 Coditicador, 114 Cédigo Gray 4.11 Cédigos BCD, 9 Compacador, Lk Complemento a 1. 3. 14 Complemento a 2, 3. 14 Contadores, 158 Contador ascendente BCD astncrono, 183, Contadores asincronos, 165, 166, 182 Contador BCD, 158, 159 Contador binario, 158 Contador Johnson, 164 Contadores sineronos, 170, 174 Contador sincrono ascendente BCD, 166 Contador sincrono ascendente médulo 16 en GRAY, 169 Contador sincrono 74163, 159 Cropograma, 139 D Decimal, 9 Decimal con signo, 6 Decodificador, LL Decodificador BCD-7 segmentos, 117 Demnultiplexor, 1 Diagramas de Veitch-Karnaugh, 51 Disedio de autématas de Mealy, 190 Diseiio de autimatas de Moore, 192 Diseno de sistemas combinacionales funcionales, 108, Disefio de sistemas combinacionales a nivel de bit, 66 Diseiio de sistemas secuenciales sincronos, 159 Divisor, 178 ‘© MTES-Pararinfo332 indice aifabético Ee Eseribir diagramas V-K, 48 Expresiones moimas, 47 F Flip-flop J-K, 151 Formas normales, 25 Funciones combinacionales estind: G Generador/Detector de paridad, 114 Gry. 411 H Hexadecimal, 9 Implementacién de sis Induceisn perfecta, 24 J JAK asinerona, 4 J-K Moestro/Esclavo, 144 EK sincrono por flarco, 144 EK sfncrone por nivel, 143 Miquinas de estados finitos, 188 Maxitéminos, 29 Minitéminos, 29 Multiplexor, 114 NAND, 26,34 NOR, 26, ° aaal, 8 Operadores bisicos booleanos, 24 © MTES-Parannto P Producto de maxitérminos, 25, R Rango, 12 Registro universal, 160 Registros, 158, 162, 163 Reloj, 173 Resta en binario, 6 R-S asinerono, 140 R-S sinerono por flaneo ascendente, 143 R-S sincrone par nivel, 142 s Simplificacién de V-K, 46, 47 Simplificacién de funciones booleanas, St Sineronismo por flanco, 138 Sincronismo por nivel, 138 Sistema combinacional a nivel de bit. 66 Sistemas combinacionales funcionales, 114 Sistemas secuenciales funcionales, 158 Suma de minitérminos, 25, 29 Suma en binario, 5 SumadoriRestador, 14 Sumador XS3, 132 Suma en binario puro con signo, 18 Suma en binario puro sin signo, 17 Suma en decimal con signo, 19 T Tabla de Excituciga de Biestables, 190, 192 Tabla de Salidas Codificadas, 182 Tabla de Transicign de Estados, 190 Tabla de Transici6n de Estados Coditieados, 190, 192 Tabla de Transici6n de Estados y de Salidas, 192 Tabla de verdad, 24, 25, 27, 36, 37, 39 Teorema de De Morgan, 25.28, 33, 34 Teorema de Shannan, Teoremas de tres variables, 29, Teoremas de una variable, 28 Transcodificador de cinco bits, 133 v Valor desconocido en eronogramas, 140) Valor prohibido en cronogramas, 140 2aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.aa You have either reached a page that is unavailable for viewing or reached your viewing limit for this book.