Академический Документы
Профессиональный Документы
Культура Документы
Tutores:
Herrero Bosch, Vicente (U. Politcnica de Valencia)
Poirier, Sbastien (Austriamicrosystems)
Resumen
El Proyecto Fin de Carrera aqu presentado se enmarca en el mbito del diseo
microelectrnico, concretamente en el rea de los sistemas integrados mixtos.
El objeto del mismo es el estudio y diseo de un convertidor analgico-digital de aproximaciones
sucesivas de bajo consumo y rea reducida usando la tecnologa CMOS de 0.35m de
Austriamicrosystems. As como el aprendizaje y entrenamiento en el uso de las herramientas de diseo
microelectrnico de Cadence y el kit de diseo de Austriamicrosystems.
ndice
BLOQUE I: INTRODUCCIN Y ESTADO DEL ARTE________________________
CAPTULO 1. INTRODUCCIN
1.2 OBJETIVOS
1.3 CONTENIDOS
15
15
16
21
25
25
30
36
CAPTULO 5. ESPECIFICACIONES
40
5.1 ESPECIFICACIONES
40
42
42
45
45
50
53
55
7.1 INTRODUCCIN
55
59
61
68
71
72
76
76
8.2 ARQUITECTURA
82
82
85
8.3 LAYOUT
90
90
94
96
99
101
103
9.1 ESPECIFICACIONES
103
106
111
121
10.1 ESPECIFICACIONES
121
10.2 TOPOLOGA
124
125
10.3 LATCH
129
10.4 PREAMPLIFICADOR
132
10.4.1 Especificaciones
132
10.4.2 Topologa
133
10.4.3 Simulaciones
110
143
10.6 SIMULACIONES
145
vi
151
152
155
164
12.1 RESULTADOS
164
167
REFERENCIAS
ANEXO A. ESQUEMTICOS
ANEXO B. LAYOUT DEL DAC
ANEXO C. DESCRIPCIONES VERILOG/VERILOG-AMS
ANEXO D. MODELO TERICO MATLAB DEL SISTEMA DE CALIBRACION
vii
Glosario
ADC : (Analog Digital Converter) Convertidor analgico-digital.
Convertidor A/D : Convertidor analgico-digital.
Convertidor D/A : Convertidor digital-analgico.
DAC : (Digital Analog Converter) Convertidor digital-analgico.
DNL : (Differential Non Linearity) Error de linealidad diferencial.
Fdt : Funcin de transferencia.
FSM : (Finite State Machine) Mquina de estados finitos.
Fully-differential : Tratamiento con seales diferenciales.
Fringe Effect : Efecto de bordes.
INL : (Integral Non linearity) Error de linealidad integral.
LSB : (Least Significant Bit) Bit menos significativo.
Matching : Nivel de exactitud entre dos dispositivos idnticos.
Missing codes : Cdigos perdidos.
MPW : (Multi-Project-Wafer). Oblea destinada a la fabricacin de diferentes proyectos
(normalmente para testeo).
SAR : (Successive Approximation Register) Algoritmo de bsqueda por aproximaciones sucesivas.
SAR ADC : Convertidor analgico-digital de aproximaciones sucesivas.
Single- ended : Tratamiento con seales referenciadas a masa.
Toplevel : Nivel superior de la jerarqua de un diseo.
THD : (Total Harmonic Distortion). Distorsin armnica total.
Throughput : Tasa de transferencia.
viii
ndice de figuras
Fig. 1.1 : Diagrama de bloques de un sistema tpico de procesamiento digital de seal.
Fig. 2.1 : Proceso de conversin analgico-digital.
Fig. 2.2 : Muestreado de una seal.
Fig. 2.3 : Respuesta en frecuencia de una seal muestreada con f s
2 f max .
2 f max .
ix
Vcom y V prch
Vcom .
Fig. 8.2 : DAC capacitivo de 12 bits con split capacitor array 6-6.
Fig. 8.3 : DAC capacitivo de (M+N) bits con split capacitor array M-N.
Fig. 8.4 : DAC capacitivo equivalente de (M+N) bits con split capacitor array M-N.
Fig. 8.5 : Efecto de la capacidad parsita a sustrato de la Cc .
Fig. 8.6 : DAC capacitivo de 12 bits con split capacitor array 4-4-4.
Fig. 8.7 : Arquitectura final del DAC.
Fig. 8.8 : Layout para un DAC capacitivo de 3 bits (I).
Fig. 8.9 : Layout para un DAC capacitivo de 3 bits (II).
Fig. 8.10 : Crecimiento no uniforme del oxido de silicio.
Fig. 8.11 : Layout para un DAC capacitivo de 3 bits (III).
Fig. 8.12 : Layout para un DAC capacitivo de 3 bits (IV).
Fig. 8.13 : Layout para un DAC capacitivo de 3 bits (V).
Fig. 8.14 : Layout de la capacidad unitaria C .
Fig. 8.15 : Estructura general del layout del DAC.
Fig. 8.16 : Distribucin de las capacidades de cada subDAC y de la Ccal .
Fig. 8.17 : Esquemtico del DAC con las capacidades parsitas asociadas.
Fig. 9.1 : Lneas de entrada/salida del bloque de control.
Fig. 9.2 : Diagrama de estados de las FSMs.
Fig. 9.3 : Diagrama de bloques de la implementacin del algoritmo SAR.
Fig. 9.4 : Diagrama de bloques de la implementacin del clculo de los cdigos de calibracin.
Fig. 10.1 : Topologa bsica del comparador. Cronograma de funcionamiento.
Fig. 10.2 : Topologa del comparador implementado.
Fig. 10.3 : Cronograma de funcionamiento del comparador.
Fig. 10.4 : Comparador en modo cancelacin de offset.
Fig. 10.5 : Circuito equivalente del latch.
Fig. 10.6 : Evolucin de la tensin en bornes del latch.
Fig. 10.7 : Amplificador diferencial con carga de diodos.
xi
xii
ndice de tablas
Tab. 1.1 : Distribucin de las ventas de convertidores A/D y D/A por sectores (2005).
Tab. 1.2 : Arquitecturas de ADCs: caractersticas, ventajas e inconvenientes.
Tab. 3.1 : Ejemplo de bsqueda SAR para un convertidor de 8 bits.
Tab. 3.2 : Ejemplo de DAC capacitivo de 3 bits.
Tab. 4.1 : Relacin de herramientas empleadas.
Tab. 5.1 : Especificaciones del ADC.
Tab. 9.1 : Ejemplo de funcionamiento de un proceso SAR de 3 bits.
Tab. 9.2 : Ejemplo de funcionamiento del clculo de los cdigos de calibracin para un SAR de 3
bits.
Tab. 10.1 : Especificaciones del comparador.
Tab. 10.2 : Estado de los switches de cancelacin de offset.
Tab. 10.3 : Especificaciones del latch a utilizar.
Tab. 10.4 : Especificaciones del preamplificador.
Tab. 10.5 : Comportamiento de la ganancia en funcin del dimensionamiento de los transistores.
Tab. 12.1 : Resultados obtenidos.
xiii
BLOQUE I
CAPTULO 1
Introduccin
Captulo 1
Introduccin
Todo esto no sera posible sin los interfaces que realizan la funcin de pasarela entre el mundo
analgico y digital, y viceversa. Es aqu donde se hace relevante la funcin de los convertidores
analgico-digital (ADC) y digital-analgico (DAC).
Captulo 1
Introduccin
Automocin
Telecomunicaciones fijas
Telecomunicaciones mviles
Dispositivos
Infraestructuras
Informtica
Ordenadores
Perifricos y equipamiento de oficina
Electrnica de consumo
Lnea blanca
Lnea marrn
Industria y Medicina
Militar y Aeronutica
(1.7% , 1.8%)
(13.14% , 10.7%)
(7.1% , 5.4%)
(0.7% , 1.5%)
(6.4% , 3.9%)
(9.0% , 10.0%)
(1.0% , 2.1%)
(8.0% , 7.9%)
(21.1% , 34.2%)
(1.2% , 1.5%)
(20.0% , 34.0%)
(43.4% , 34.9%)
(4.3% , 2.8%)
TOTAL
1285.0 , 833.5
Tabla 1.1: Distribucin de las ventas de convertidores A/D y D/A por sectores (2005)
Fundamentalmente, existen cuatro tipos de arquitecturas para un convertidor A/D. Por un lado, los
convertidores denominados Sigma-Delta, empleados en aplicaciones con altos requerimientos en
resolucin y no grandes velocidades, como ocurre en el caso del tratamiento digital de audio, y por
otro, los convertidores Pipeline y Flash, que se caracterizan por sus grandes velocidades pero con
una resolucin no muy elevada. Todos ellos requieren de reas grandes y consumos considerables,
lo que hace que sean convertidores utilizados slo en aplicaciones muy especficas, en donde la
resolucin o la velocidad son aspectos crticos.
En medio de estos dos grupos se encuentran los denominados convertidores de tipo SAR, los cuales
se caracterizan por tener velocidades y resoluciones medias; pero que al mismo tiempo, requiren de
un rea reducida para su implementacin y un consumo muy bajo. Estas ltimas caractersticas son
las causantes de que esta arquitectura se haya convertido en una de las ms utilizadas en la gran
mayora de las aplicaciones.
En este proyecto se impone el objetivo de implementar un ADC de tipo SAR, por su gran
versatilidad en multitud de aplicaciones, pero intentando maximizar sus puntos fuertes, es decir,
conseguir un consumo muy reducido y un rea extremadamente pequea.
Captulo 1
Introduccin
Velocidad
Resolucin
Consumo
rea
Desventajas
Ventajas
SAR
Pipeline
Flash
Sigma Delta
< 5 MSPS
< 16 kSPS
< 13 bits
Muy bajo
Pequeo
No destaca ni en
velocidad ni en
resolucin
Bajo consumo,
rea reducida y
gran versatilidad
< 11 bits
Alto
Medio
< 10 bits
Alto
Grande
< 24 bits
Alto
Grande
Consumo elevado
Baja resolucin,
alto consumo
Rpido
Muy rpido
Muy alta
resolucin
Captulo 1
Introduccin
1.2 OBJETIVOS
El objeto de este proyecto es el estudio, diseo y simulacin de un convertidor analgicodigital de aproximaciones sucesivas de bajo consumo y rea reducida, usando la tecnologa CMOS
de 0.35m de Austriamicrosystems. As como el aprendizaje y entrenamiento en el uso de las
herramientas de diseo microelectrnico de Cadence y el kit de diseo de Austriamicrosystems.
Para la implementacin de este SAR ADC, los esfuerzos se centran en conseguir un rea reducida
(~0.4mm2) y un bajo consumo (~30A). Para conseguir un rea pequea manteniendo una
resolucin aceptable (12 bits), es necesaria la implementacin de un sistema de calibracin en el
ADC, con la finalidad de compensar los posibles errores de linealidad derivados del uso de un rea
tan pequea; el estudio y diseo de este sistema de calibracin constituye el objetivo prioritario
para este proyecto.
Adems del propio diseo del ADC, con este proyecto se intenta obtener una visin general del
flujo de diseo de un circuito microelectrnico, pasando por todas las fases: estudio de la topologa
y simulaciones tericas, diseo del esquemtico, implementacin de modelos Verilog-A/AMS para
simulacin, generacin y extraccin del layout,
simulaciones de toplevel. Recalcar en este punto, que el objetivo marcado no es el de cubrir hasta el
final todas las etapas hasta llegar a la fabricacin, pero si tener una visin general de todas ellas y
centrarse en aquellos aspectos del diseo ms interesantes a la hora de trabajar con este tipo de
circuitos.
Captulo 1
Introduccin
1.3 CONTENIDOS
El presente Proyecto Fin de Carrera se encuentra divido en tres bloques y doce captulos. El
primero de los bloques aglutina los captulos del uno al cinco, en los cuales se introduce el proyecto
realizado y se hace un estudio del estado del arte actual de los convertidores analgico-digital. En
el segundo bloque, del captulo seis al diez, se describe de forma exhaustiva cada uno de los
bloques diseados para este ADC, centrndose en el sistema de calibracin, la parte ms
innovadora de este proyecto. Y finalmente, en el bloque nmero tres, que agrupa los dos ltimos
captulos, se recoge toda la informacin relativa a las simulaciones realizadas y los resultados
obtenidos, as como las conclusiones finales del proyecto.
En las siguientes lneas se describe, de forma ms detallada, el contenido de cada uno de los
doce captulos de este documento.
Este primer captulo se dedica a describir la motivacin, objetivos y contenidos del proyecto.
Los captulos segundo y tercero hacen referencia a cuestiones generales de los convertidores. En el
captulo segundo se focaliza la atencin hacia el funcionamiento terico de un convertidor, as
como a describir los parmetros de medida que definen su calidad. En el captulo tercero, se
profundiza en el estudio de los convertidores de aproximaciones sucesivas y de los DACs
capacitivos.
El captulo nmero cuatro describe el flujo de diseo y la planificacin seguida para realizar este
proyecto, as como las herramientas que han sido empleadas para ello.
En el quinto captulo se detallan las especificaciones tcnicas del convertidor a disear, centrndose
en todos aquellos aspectos relevantes a tener en cuenta, as como el tipo de topologa a
implementar y la necesidad de un sistema de calibracin para lograr los requerimientos
establecidos.
Captulo 1
Introduccin
El captulo sptimo habla sobre el sistema de calibracin que implementa este ADC, resume las
necesidades para la calibracin y describe paso a paso la secuencia seguida para medir los errores
de matching del DAC y corregirlos durante el proceso de conversin.
El captulo nmero ocho trata sobre el bloque principal de la arquitectura SAR, el convertidor
digital-analgico (DAC). En este captulo se justifica la topologa de DAC empleada, as como
todas las medidas tomadas para reducir su rea al mximo e incorporar la posibilidad de calibrar
sus capacidades. Tambin se describen las caractersticas de su layout y los efectos de los parsitos.
En el noveno captulo se presenta el bloque digital que implementa la lgica de control. Se define
la mquina de estados que ejecuta el algoritmo de bsqueda SAR junto a al proceso de autocalibracin, y se detallan los aspectos ms significativos de la descripcin Verilog y su sntesis.
En el undcimo captulo se recopilan los resultados de todos los anlisis y simulaciones realizados.
Adems de todos los captulos anteriormente citados, al final del documento se adjuntan cuatro
anexos con informacin referida a: los esquemticos diseados, los modelos Verilog-A/AMS
empelados para las simulaciones, el layout del DAC y el modelo MATLAB del sistema de
calibracin.
CAPTULO 2
Introduccin a los Convertidores Analgico-Digital
Captulo 2
Introduccin a los Convertidores Analgico-Digital
Durante la fase de muestreo se discretiza la seal en el eje temporal, es decir, la seal pasa de
ser de tiempo-continuo a ser de tiempo-discreto. O lo que es lo mismo, se pasa de tener una
amplitud de la seal para un conjunto infinito de valores temporales, rango de tiempo continuo, a
tener una amplitud de la seal slo para ciertos instantes de tiempo, conjunto discreto de valores
temporales.
El parmetro ms importante a definir en esta etapa es lo que se denomina perodo de muestreo
( Ts ) o frecuencia de muestreo ( f s
Ts
x* (t )
x* (n Ts )
x(t )
(t n Ts )
(2.1)
2 f max
(2.2)
Captulo 2
Introduccin a los Convertidores Analgico-Digital
Si se representa la respuesta en frecuencia de la seal muestreada, se puede observar lo siguiente:
TL[ x* (n Ts )]
X (s
j n
x(n Ts ) e
n s Ts
el espectro de una seal muestreada equivale al espectro de la seal original escalado por 1
(2.3)
fs
repetido de forma peridica cada f s . Segn lo observado, es evidente afirmar que para el caso en
que no se cumpla el teorema de Nyquist, es decir, para una: f s
2 f max , se va a producir
10
Captulo 2
Introduccin a los Convertidores Analgico-Digital
En la prctica, debido al problema existente con el solapamiento, es imprescindible utilizar un filtro
paso-bajo analgico de frecuencia de corte f s
esta forma eliminar el ruido y todas aquellas seales indeseadas que se encuentren fuera del
espectro de Nyquist, y que si no se suprimen van a provocar solapamiento al realizar el muestreo.
Xk
margen dinmico
nmero de intervalos
(k
1 ) Q , k
2
V fs
M
0,..., M 1
(2.4)
(2.5)
11
Captulo 2
Introduccin a los Convertidores Analgico-Digital
intervalo, con lo cual se est cometiendo un error igual a la diferencia entre esos dos valores. Dado
que los valores de representacin se encuentran en el centro de los intervalos, es claro que el error
de cuantificacin queda acotado entre:
k Q
(k 1) Q , k
0,..., M 1
(2.6)
0 (M
El error de cuantificacin se suele modelar como una pequea seal de ruido que se suma a la
entrada, esta seal de ruido vara entre Q
y Q
(nTs ) Q X (nTs ) Q 2 (k
1 ) ,
2
X (nTs ) [Q k , Q (k 1)]
(2.7)
Tratando la seal de entrada como una variable aleatoria, es posible calcular su funcin densidad de
probabilidad y a partir de ella obtener la potencia del ruido de cuantificacin. Para un Q pequeo,
se puede suponer que la densidad de probabilidad de la seal de entrada (y por consiguiente de la
seal de ruido) es uniforme dentro del intervalo de cuantificacin, con lo que se tiene:
12
Captulo 2
Introduccin a los Convertidores Analgico-Digital
1
,
Q
p( q )
[ Q , Q ]
2
2
(2.8)
Q/2
N rms
2
q
p( q ) d
q
Q/2
2
q
Q2
12
Q
12
(2.9)
13
Captulo 2
Introduccin a los Convertidores Analgico-Digital
Despus de superar las tres fases del proceso de conversin: muestreo, cuantificacin y
codificacin, se obtiene como resultado la seal digital (tiempo discreto, amplitud discreta) que
representa de forma unvoca a la seal analgica original.
14
Captulo 2
Introduccin a los Convertidores Analgico-Digital
V fs
2
(b0 20 b1 21 ... bN
2N 1 )
(2.10)
La variable V puede representar cualquier magnitud analgica que defina a una seal: tensin,
corriente, presin (normalmente nos referiremos a V como a una tensin) mientras que el vector
2 N intervalos de
15
Captulo 2
Introduccin a los Convertidores Analgico-Digital
consiguiente, menor tamao para cada uno de ellos ( V fs M ) y menor error de cuantificacin
cometido.
Habitualmente se dice que un convertidor es de N bits de resolucin, pero a menudo, tambin se
define el trmino resolucin como: la mnima variacin de la tensin analgica a la entrada que
provoca un cambio de un LSB en el cdigo de salida. En este caso, se habla de la resolucin en
trminos de la tensin del LSB ( VLSB ):
VLSB
V fs
V fs
2N
(2.11)
A) Error de cuantificacin
El error de cuantificacin es innato a la propia naturaleza del convertidor, y por lo tanto, es
siempre el mismo independientemente del tipo de convertidor, de la resolucin Se define como
la diferencia entre la entrada y la salida del ADC.
Errorcuantificacin
Entrada Salida
(2.12)
La amplitud del ruido de cuantificacin varia siempre entre 0 LSB y 1 LSB, y su carcter aleatorio
se traduce en la aparicin de un ruido blanco en el espectro de la seal de salida. La potencia del
ruido de cuantificacin se ha calculado anteriormente, y vale:
N rms
Q
12
(2.13)
16
Captulo 2
Introduccin a los Convertidores Analgico-Digital
B) Error de offset
El error de offset es aquel que provoca un desplazamiento de toda la funcin de transferencia
del convertidor. Aparece cuando la seal de entrada analgica 0V no genera el cdigo de salida
000.
Se define como la desviacin de la salida real frente a la ideal para el valor de salida ms pequeo.
Se puede cuantificar en valor absoluto (voltios), en LSBs, en % en ppm del fondo de escala.
Erroroffset
Transicion _ real0
Transicion _ ideal0
(2.14)
17
Captulo 2
Introduccin a los Convertidores Analgico-Digital
Los errores de offset en un convertidor no son preocupantes, pues se pueden compensar fcilmente
restando de la salida el error de offset medido.
Errorgain
(Transicion _ real( N
(Transicion _ real0
2)
( N 1)
Transicion _ ideal( N
Transicion _ ideal0
2)
( N 1)
(2.15)
Al igual que ocurre con el error de offset, el error de ganancia tambin es fcilmente compensable.
18
Captulo 2
Introduccin a los Convertidores Analgico-Digital
D) Error de linealidad
Como indica su nombre, los errores de linealidad son los causantes de las no-linealidades en la
funcin de transferencia del convertidor. Se definen dos parmetros para medir la linealidad de un
convertidor:
Error de linealidad diferencial (DNL): se define como la desviacin de la salida real frente a la
ideal para cada uno de los valores de salida del convertidor. Normalmente se definen los valores
mximo y mnimo de DNL.
DNLcode
Anchocode
DNLcode
Anchocode 1LSB
DNLcode
Anchocode 1LSB
DNLcode
Anchocode 1LSB
Anchoideal
Anchocode 1
(2.16)
Missing codes: se dice que un convertidor presenta missing codes (cdigos perdidos) cuando tiene
un DNLcode
1LSB en alguno de sus cdigos. Esto significa que, para todo el rango de tensiones
19
Captulo 2
Introduccin a los Convertidores Analgico-Digital
Error de linealidad integral (INL): se define como la desviacin de la salida real del convertidor
frente a la salida ideal. El error de linealidad integral (INL) se calcula como la integral discreta del
error de linealidad diferencial (DNL).
INLcode
INL0
INLcode
DNLcode
(2.17)
20
Captulo 2
Introduccin a los Convertidores Analgico-Digital
Los errores de linealidad DNL e INL se cuantifican en LSBs. Conseguir un ADC con una buena
caracterstica de linealidad es fundamental, pues los problemas de linealidad son difcilmente
compensables, a diferencia de lo que ocurre con los errores de offset o de ganancia.
A partir del anlisis de la FFT, se observan las siguientes caractersticas del espectro de la seal de
salida:
- Componente de continua (DC): aparece debido al error de offset del propio convertidor, y al
mantenimiento del valor de salida del convertidor durante el tiempo transcurrido entre dos muestras
consecutivas.
- Ruido de fondo: es el generado por el proceso de cuantificacin (ruido de cuantificacin). Solo
disminuye si se dispone de un nmero mayor de bits al cuantificar.
- Armnicos: aparecen por pequeas imperfecciones en la forma de la seal de salida (a la salida
del convertidor no se tiene una senoidal pura). Estas imperfecciones vienen derivadas de los
problemas de linealidad del ADC.
21
Captulo 2
Introduccin a los Convertidores Analgico-Digital
SNR
Sf
(2.18)
Q
12
(2.19)
por otro lado, la potencia de la seal se calcula como la potencia eficaz de una senoidal a fondo de
escala, y su valor es de:
1
T
Sf
V fs
2
2
sin 2
f t
1
T
V fs2
sin 2 2
f t
(2.20)
2
fs
Q 2
8
N 2
Q 2
8
22
Captulo 2
Introduccin a los Convertidores Analgico-Digital
con lo que al final se llega a la conclusin de que, la SNR depende exclusivamente del tamao del
intervalo de cuantificacin (Q), o lo que es lo mismo, del nmero de bits utilizados para cuantificar.
De esta forma, la SNR de un convertidor queda totalmente definida mediante la siguiente
expresin:
SNR
6.02 N 1.78
dB
(2.21)
Sf
SINAD
S1 S 2 ...
(2.22)
En este parmetro se incluyen todas las fuentes de imperfeccin medidas en la FFT, con lo que
constituye una de las medidas ms significativas a la hora de determinar las caractersticas
dinmicas de un convertidor.
THD
S1 S2 ...
Sf
(2.23)
Como se ha explicado anteriormente, los armnicos son el resultado de las no-linealidades del
23
Captulo 2
Introduccin a los Convertidores Analgico-Digital
convertidor, por lo que este parmetro es el que se emplea para cuantificar las no-linealidades del
ADC.
SFDN
Sf
Si |max
(2.24)
24
CAPTULO 3
Fundamentos del SAR ADC y del DAC Capacitivo
25
Captulo 3
Fundamentos del SAR ADC y del DAC Capacitivo
La idea es la siguiente: el sistema de muestreo T&H toma una muestra de la seal analgica de
entrada y mantiene su valor ( Va ) en la entrada positiva del comparador. Por otro lado, en la entrada
negativa del comparador, se tiene la seal analgica ( Vdac ) proveniente del DAC, la cual se
corresponde con el valor analgico que representa el cdigo digital generado por la lgica SAR. De
este modo, el comparador determina si la seal analgica de entrada ( Va ) es de valor superior o
inferior a la seal generada por el DAC ( Vdac ), y a partir de esta informacin, la lgica SAR
generar otro cdigo digital de bsqueda que se aproxime ms al valor de la seal de entrada y lo
aplicar de nuevo al DAC. Este proceso se repite, de forma iterativa, hasta encontrar el cdigo
digital de N bits, cuya seal analgica asociada ( Vdac ), se aproxime lo mximo posible a la seal
analgica de entrada ( Va ).
El cdigo digital resultante tras la bsqueda, se corresponder al valor analgico de entrada
convertido.
Figura 3.2: Seales a la entrada del comparador. Diagrama de flujo del funcionamiento del SAR ADC
26
Captulo 3
Fundamentos del SAR ADC y del DAC Capacitivo
fuese menor, se comparara con V fs 4 , y as sucesivamente, dividiendo cada vez el margen
dinmico en trozos de la mitad de tamao, hasta el mximo de resolucin posible.
Con las aproximaciones sucesivas, la variacin de la seal analgica ( Vdac ) en cada paso, es la
mitad que en el paso anterior, lo que se corresponde con el cambio de un bit en el cdigo de
bsqueda, comenzando por el bit ms significativo. Es decir, si se considera un rango dinmico que
vara entre 0 y V fs voltios, en la primera iteracin, el MSB de la palabra binaria permitir
distinguir entre las seales de entrada que se encuentren por arriba o por debajo de la mitad del
fondo de escala ( V fs 2 ), obtenindose de esta forma el valor correspondiente para este bit. Fijado
ya el valor del bit MSB, se puede restringir la bsqueda para el siguiente bit menos significativo,
que podr determinar si la seal de entrada es superior o inferior a la mitad de un rango dinmico
de tamao mitad al anterior, con lo que el umbral de comparacin ser de 3 V fs 4 si el MSB vale
uno de V fs 4 si el MSB se ha fijado a cero. Este proceso continuar iterativamente hasta llegar a
determinar el bit LSB de la palabra binaria que se est buscando.
Al concluir la bsqueda, se habr obtenido un cdigo binario de N bits que se corresponder con el
valor de la seal analgica de entrada, con un error de
Q 2 , correspondiente al error de
Iteracin
1
2
3
4
5
1000_0000
5.0000000 V
Bit7 = 0
0100_0000
0110_0000
0111_0000
0110_1000
2.5000000 V
3.7500000 V
4.3750000 V
4.0625000 V
1
1
0
1
Bit6 = 1
Bit5 = 1
Bit4 = 0
Bit3 = 1
0110_1100
4.2187500 V
Bit2 = 0
7
8
0110_1010
4.1406250 V
Bit1 = 0
0110_1001
4.1015625 V
Bit0 = 0
27
Captulo 3
Fundamentos del SAR ADC y del DAC Capacitivo
Para un SAR ADC con N bits de resolucin, se requiere de N+1 ciclos de reloj para realizar
cada conversin, con independencia de cul sea la seal de entrada a convertir, con lo que el
throughput del convertidor vendr fijado nicamente por la frecuencia de reloj y el nmero de bits
utilizados. Por otro lado, la resolucin requerida para el comparador deber ser, de al menos, N+1
bits y su velocidad lo suficientemente elevada para poder hacer una comparacin por cada ciclo de
reloj. Y en cuanto a la referencia del DAC, es claro que para N bits de resolucin, la referencia
( Vref ) necesitar, como mnimo, una precisin de N+1 bits.
28
Captulo 3
Fundamentos del SAR ADC y del DAC Capacitivo
Las principales ventajas de este tipo de convertidores son: su sencillez, la velocidad de
conversin constante y la facilidad con la que se puede incrementar el nmero de bits (resolucin)
y la velocidad. El punto ms desfavorable lo constituye la necesidad de tener que emplear bloques
crticos para su diseo, como son el DAC y el comparador.
29
Captulo 3
Fundamentos del SAR ADC y del DAC Capacitivo
convertidores
digital-analgico
capacitivos,
tambin
conocidos
como
charge
Como se puede apreciar, la estructura de este tipo de DAC es muy sencilla. Las capacidades
binarias se interconectan con sus top-plates a un mismo nodo comn, que constituye la salida del
DAC, y con sus bottom-plates a uno de los switches, mediante los cuales se selecciona una de las
tensiones de referencia ( Vrefp , Vrefn ) o la tensin analgica de entrada ( Vin ). Por otro lado, se utiliza
un switch conectado al nodo comn de salida, con la finalidad de poder precargar los top-plates de
las capacidades a una tensin fija ( V prch ).
Dejemos de lado por un momento, el switch para la precarga del nodo comn, y los switches
de conmutacin con la tensin de entrada ( Vin ).En esta situacin, se tiene un array de capacidades
N
binarias conectadas en paralelo, y de capacidad total 2 C (el valor C , define la unidad de
30
Captulo 3
Fundamentos del SAR ADC y del DAC Capacitivo
palabra binaria de N bits: DN 1DN 2 ...D0 (donde DN
la salida ( Vout ) ser la tensin generada por el divisor capacitivo formado entre: la suma de todas
las capacidades conectadas a Vrefp y el resto de capacidades (conectadas a Vrefn ), es decir:
Vout
(Vrefp Vrefn )
C1
Ctot
Vrefp Vrefn
2
DN
2N
DN
2N
... D0 20
(3.1)
N 1
o lo que es lo mismo:
Vout
Dk 2 k
(Vrefp Vrefn )
(3.2)
k 0
De esta manera, se ha obtenido una tensin analgica Vout , que depende directamente del cdigo
digital aplicado. El sistema funciona como un convertidor digital-analgico.
En el siguiente ejemplo con tres bits, se ilustra con ms detalle el funcionamiento de esta
arquitectura:
31
Captulo 3
Fundamentos del SAR ADC y del DAC Capacitivo
Cdigo de entrada
Tensin de salida Vout
Circuito equivalente
(DN-1,, D0)
(V)
000
Vout
(Vrefp Vrefn )
0
8
001
Vout
(Vrefp Vrefn )
1
8
010
Vout
(Vrefp Vrefn )
2
8
011
Vout
(Vrefp Vrefn )
3
8
100
Vout
(Vrefp Vrefn )
4
8
101
Vout
(Vrefp Vrefn )
5
8
110
Vout
(Vrefp Vrefn )
6
8
111
Vout
(Vrefp Vrefn )
7
8
32
Captulo 3
Fundamentos del SAR ADC y del DAC Capacitivo
Si a la estructura analizada anteriormente, se le aade el switch de precarga y los switches de
conmutacin de la tensin de entrada ( Vin ), es posible implementar con ella un sistema de T&H.
Lo cual constituye una da las ventajas principales de la arquitectura charge redistribution.
La posibilidad de poder integrar un T&H en un DAC capacitivo se basa en el principio de
redistribucin de cargas, segn el cual, la carga total almacenada en las capacidades del DAC
permanecer constante en todo momento, independientemente de cul sea la tensin aplicada sobre
el bottom-plate de cada capacidad.
Si inicialmente, en lugar de tener las capacidades del DAC descargadas, se precargan con una carga
equivalente a la tensin de entrada Vin en un instante dado, posteriormente, al aplicar el cdigo
binario sobre las capacidades, esta carga inicial se redistribuir entre todas ellas de tal manera que,
ahora, la tensin en el nodo de salida ( Vout ) ya no solo depender del cdigo binario aplicado, sino
tambin, del valor de la Vin en ese instante.
Para poder precargar las capacidades en funcin del valor de la Vin en un instante determinado, es
decir, para poder muestrear el valor de la tensin de entrada sobre el nodo de salida ( Vout ), se
requiere de las siguientes fases:
1- Fase de seguimiento (TRACK): inicialmente, el switch de precarga del nodo comn se
activa, forzando la tensin de los top-plates de las capacidades a un valor fijo, en este caso por
sencillez se tomara V prch
los switches de conmutacin de la Vin , con lo que los bottom-plates de las capacidades estn
variando con la tensin Vin . En esta situacin, la carga total acumulada en el DAC ser:
33
Captulo 3
Fundamentos del SAR ADC y del DAC Capacitivo
Qtotal
Ctotal Vtotal
Vout V prch
0V
(3.3)
(3.4)
(3.5)
(3.6)
Vout
(3.7)
34
Captulo 3
Fundamentos del SAR ADC y del DAC Capacitivo
3- Fase de mantenimiento (HOLD): una vez muestreada la tensin de entrada, el valor
Vin (ts ) se mantendr de forma permanente en el nodo de salida, estamos en el modo de
mantenimiento. A partir de ahora, si se aplica sobre el DAC cualquier cdigo digital, ste
modificar la tensin del nodo de salida ( Vout ) sumando al valor de Vin (ts ) muestreado la
tensin correspondiente al cdigo aplicado:
Vout
Vdac
(Vrefp Vrefn )
2
(3.8)
DN
2N
DN
2N
... D0 20
(3.9)
35
CAPTULO 4
Planificacin y flujo de diseo
Como se indica en el captulo introductorio de este documento, uno de los objetivos de este
proyecto, adems del estudio y la implementacin de este SAR ADC con calibracin, es el
aprendizaje y entrenamiento en el uso de las herramientas bsicas de diseo microelectrnico.
Teniendo en cuenta todo ello, se ha seguido una planificacin acorde a los conocimientos iniciales
de los que se parta y los objetivos que se queran alcanzar.
Como resultado, la planificacin seguida para realizar este proyecto ha quedado dividida en tres
fases o bloques principales.
En el primero de ellos, denominado Topology Understanding, se pretende hacer un estudio terico
de los convertidores ADC de tipo SAR, estudiar su topologa bsica partiendo de una estructura
single-ended sencilla de 8 bits y posteriormente, por extensin de la anterior, llegar hasta la
topologa fully-differential de 12 bits que finalmente se implementar.
Adems, se inicia el estudio terico de los DACs capacitivos, el bloque principal de cualquier
SAR ADC, se parte de una arquitectura de 8 bits sencilla y de un modelo matemtico de DAC
implementado con MATLAB (vase anexo D) para entender su funcionamiento y las distintas
posibilidades que ofrece, y posteriormente, tras obtener la estructura final a implementar, se
elabora el schematic correspondiente en Cadence y se hacen las primeras simulaciones.
Al mismo tiempo, durante esta fase del proyecto se dedica tiempo a familiarizarse con las
herramientas de diseo y el uso del simulador.
36
Captulo 4
Planificacin y flujo de diseo
Todo el estudio y las conclusiones alcanzadas durante esta fase, se detallan en los captulos 2, 3 y 6
de esta memoria.
La segunda de las fases (Schematic y DAC layout), empieza con la preparacin de las primeras
simulaciones toplevel del SAR ADC junto con la arquitectura de DAC diseada, con la finalidad
de corroborar el buen funcionamiento de la topologa. Para ello, se elaboran los primeros modelos
Verilog/Verilog-AMS del comparador y de la lgica de control.
En esta fase, el mayor esfuerzo se centra en la implementacin del algoritmo de calibracin, se
hace un estudio terico del mismo y un modelo en MATLAB para entender perfectamente su
comportamiento. Finalmente tras haberlo simulado tanto de forma matemtica en MATLAB,
como mediante modelos en Cadence, se pasa a sintetizar la lgica digital que lo implementar. A
partir de la descripcin Verilog y de las herramientas de sntesis digital requeridas, se implementa
el denominado bloque de lgica de control, el cual aglutina el sistema de calibracin junto al
algoritmo de bsqueda SAR.
Esta segunda etapa concluye con la elaboracin del layout del DAC, para la cual se requiere
conocer previamente ciertas caractersticas importantes de este tipo de layouts y familiarizarse con
las herramientas de: edicin de layout, LVS y extraccin.
El trabajo realizado durante esta segunda fase del proyecto queda reflejado en los captulos 7, 8 y
9.
La tercera y ltima fase (Comparator y Top Simulation), se centra nicamente en el estudio terico
37
Captulo 4
Planificacin y flujo de diseo
y el diseo de un comparador adecuado para los requerimientos exigidos por este ADC.
Como ltima tarea del proyecto se llevan a cabo diversas simulaciones toplevel, haciendo trabajar
todos los bloques en conjunto: lgica de control, DAC y comparador, y verificando su correcto
funcionamiento.
Todos los detalles a cerca del comparador diseado se encuentran descritos en el captulo nmero
diez de esta memoria.
Como se puede apreciar en la planificacin descrita anteriormente, el flujo de diseo a seguir a
la hora de abordar este proyecto es de tipo top-down, es decir, va de alto a bajo nivel. Se parte del
diseo de la topologa del ADC, una vez comprobado que funciona correctamente y responde a las
especificaciones esperadas, se va bajando poco a poco dentro de la jerarqua y se van
implementando cada uno de los bloques que la componen. Finalmente, con las simulaciones de
toplevel, se va comprobando el funcionamiento de cada uno de los bloques dentro de la jerarqua y
el funcionamiento global de todo el sistema.
Para representar de forma ms clara el flujo de diseo seguido y el orden en el que se van
implementando cada uno de los bloques, se muestra el siguiente grfico.
Para concluir con este captulo, a continuacin se presenta una tabla con la relacin de
herramientas que se han utilizado en la realizacin de este proyecto.
38
Captulo 4
Planificacin y flujo de diseo
Herramientas de
Diseo Analgico
Herramientas de
Diseo Digital
Herramienta
auxiliares
39
CAPTULO 5
Especificaciones
5.1 ESPECIFICACIONES
Antes de comenzar con el diseo de cualquier circuito, es imprescindible en primer lugar,
establecer de forma clara y unvoca los requerimientos exigidos por la aplicacin a la que va
destinado, y definir las condiciones en las que va a tener que trabajar. Para este proyecto en
particular, las especificaciones que se van a definir no estn sujetas a los requerimientos de ninguna
aplicacin en concreto, pues se trata de un SAR ADC de propsito general, pero s se va a exigir
que cumpla con unas caractersticas muy determinadas: bajo consumo y rea reducida, las cuales lo
van hacer interesante respecto a otros SAR ADC de la misma clase.
Teniendo en cuenta lo anterior y recordando que, el objetivo de este Proyecto Fin de Carrera no
trata el cubrir totalmente todas las etapas de diseo hasta llegar a la fabricacin, las
especificaciones establecidas van a ser de carcter general, sin ser estrictas en algunos aspectos
como: condiciones de funcionamiento, rango dinmico, impedancia de entrada y centrndose
primordialmente en las caractersticas ms relevantes de un convertidor: resolucin, throughput,
rea y consumo.
Dicho todo esto, en la siguiente tabla se resumen las especificaciones definidas para este proyecto:
40
Captulo 5
Especificaciones
Tipo de convertidor
Topologa
Resolucin
Throughput
Consumo
rea
SAR
(convertidor de aproximaciones sucesivas)
Fully-differential
12 bits
10kSPS
~30A
~0.4mm2
(Austriamicrosystems C35 process)
41
Captulo 5
Especificaciones
42
Captulo 5
Especificaciones
El principal inconveniente que se tiene con los DACs capacitivos de cierta resolucin (a partir de
12/13 bits), es la dificultad de conseguir un layout con un matching de las capacidades lo
suficientemente bueno como para que la linealidad del DAC no se vea comprometida. De hecho,
para DACs con resoluciones mayores de 15 bits, se hace imprescindible el empleo de algn tipo
de tcnica de calibracin para corregir los errores de matching, pues es imposible mantener una
buen matching, y por consiguiente una buena linealidad, con estas resoluciones tan grandes.
Estos sistemas de calibracin, basan su funcionamiento en medir las errores de matching de las
capacidades del DAC, y posteriormente, tras aplicar un cierto algoritmo durante la conversin,
compensar los errores de linealidad generados por el efecto de este mal matching. La principal
ventaja de estos sistemas es que permiten implementar DACs de rea reducida a la vez que se
trabaja con altas resoluciones.
En este proyecto, donde los requerimientos de rea son tan estrictos, no es mala idea implementar
uno de estos sistemas de calibracin, pues con ellos no se hace imprescindible conseguir un layout
con requerimientos de matching tan elevados, lo cual propicia que el rea pueda ser reducida
considerablemente. Se estima que con el uso de un sistema de calibracin apropiado, se puede
trabajar con un DAC de rea casi tres veces menor a la original, con lo que en este caso se
reducira hasta los 0.09mm2.
Ms adelante, en el captulo siete, se describe con profundidad el sistema de calibracin que ha sido
implementado en este proyecto.
43
BLOQUE II
CAPTULO 6
Topologa del SAR ADC
45
Captulo 6
Topologa del SAR ADC
convertidor single-ended. Para este proyecto se requiere de una topologa fully-differential, que en
base funciona de igual manera que una single-ended, pero con la diferencia de que ahora se va a
trabajar con seales diferenciales a la entrada, lo cual va a requerir de una estructura con dos ramas:
rama positiva y rama negativa.
Por extensin de la single-ended, se ha llegado a la siguiente topologa para el SAR ADC fullydifferential a implementar en este proyecto:
En una topologa SAR fully-differential se requiere de dos DACs (uno para la rama positiva y otro
para la negativa), un comparador y un bloque digital de control. Al trabajar con DACs capacitivos,
no es necesario ningn bloque de T&H, pues como se vio en el captulo tres, esta arquitectura de
DAC permite el muestreo de la seal de entrada.
El principio de funcionamiento SAR se ejecuta de forma complementaria en las dos ramas: por un
lado, en la rama positiva, el DACp muestrea la tensin de entrada positiva ( Vinp ) y convierte los
cdigos de bsqueda (positivos), y por otro, en la rama negativa, el DACn muestrea la tensin de
entrada negativa ( Vinn ) y convierte los mismos cdigos de bsqueda anteriores, pero negados
(negativos). Para conseguir esto, como se observa en la figura, los DACs conectan sus referencias
46
Captulo 6
Topologa del SAR ADC
de forma simtrica, es decir, el DACp tiene: REFP Vrefp y REFN
Vrefn ,y el DACn:
Vdac
(Vrefp Vrefn )
2
( DN
2N
... D0 20 )
Tensiones de entrada:
Vcom
(Vrefp Vrefn )
(6.1)
Vinp Vcom
Vinn Vcom
Vdif
(6.2)
2
Vdif
(6.3)
Vdacp
(Vrefp Vrefn )
2
( DN
2N
... D0 20 )
(6.4)
47
Captulo 6
Topologa del SAR ADC
Vdacn
(Vrefp Vrefn )
2N
___
( D N 1 2N
___
... D 0 20 )
(6.5)
Tensiones de salida:
Vdif
2
Vdif
2
) Vdacp
(6.6)
) Vdacn
(6.7)
Si se toma como tensin de precarga de los DACs ( V prch ) la tensin de modo comn, se obtiene lo
siguiente:
Vcom
Vdif
) Vdacp
Vdif
2
) Vdacn
Vdif
2
Vdif
2
Vdacp
(6.8)
Vdacn
(6.9)
Las salidas de ambos DACs son comparadas, determinndose de esta forma si el cdigo de
bsqueda aplicado genera una tensin diferencial ( Vdacp
diferencial de entrada ( Vdif ) a convertir; con esta informacin, la lgica de control aplica el
algoritmo SAR y genera un nuevo cdigo de bsqueda. Repitiendo el ciclo durante N pasos, se
encuentra el cdigo binario de N bits que representa a la Vdif de entrada.
48
Captulo 6
Topologa del SAR ADC
Voutp
Voutn
Vdif
2
Vdif
2
Vdacp
Vdacn
Vdif
2
comp _ out
Vdacp
Vdif
2
0 , Vcomp 0
1 , Vcomp
(6.10)
(6.11)
49
Captulo 6
Topologa del SAR ADC
Vcom , para
conseguir que las salidas de los DACs varen siempre dentro del rango dinmico de
funcionamiento del comparador: Vrefp , Vrefn .
Una posible solucin para generar la Vcom de precarga, es utilizar un buffer especialmente
diseado para este fin. Aunque parece la solucin ms lgica, conlleva asociados algunos
problemas importantes, principalmente de rea y consumo. La tensin de precarga requiere de una
estabilidad elevada, para que el muestreo y la posterior conversin de la seal puedan llevarse a
cabo de forma satisfactoria, ello hace necesario extremar las especificaciones para el buffer, y por
consiguiente el rea y el consumo requeridos para este circuito aumentan considerablemente.
Con el fin de no tener que implementar una referencia exclusiva para generar la Vcom , y evitar de
esta forma los problemas que ello conlleva, se ha optado por implementar un sistema de precarga y
muestreo basado en switches, que permite generar una Vcom muy estable a partir de las tensiones de
referencia disponibles ( Vrefp , Vrefn ).
Como se puede observar en la figura, con el nuevo sistema se mantienen los switches de precarga
de los DACs, aunque ahora conectados a las referencias Vrefp y Vrefn , y se aade un nuevo switch
que conecta entre si las salidas de ambos DACs.
50
Captulo 6
Topologa del SAR ADC
1. Fase de precarga: los switches de precarga se encuentran activos, mientras que el de muestreo
est abierto. En esta configuracin, las tensiones en los nodos de salida de ambos DACs se fijan a
51
Captulo 6
Topologa del SAR ADC
quedan cortocircuitadas y aparece en ellas la tensin Vcom . Recordar que: Vcom
(Vrefp Vrefn ) / 2
3. Fase de conversin: durante esta fase, tanto los switches de precarga como el de muestreo se
mantienen abiertos, dejando que los DACs trabajen normalmente mientras se ejecuta el algoritmo
de bsqueda SAR.
52
Captulo 6
Topologa del SAR ADC
En cuanto a la lgica de control, simplemente destacar que se basa en una mquina de estados,
mediante la cual se va a ejecutar el algoritmo de bsqueda SAR junto con todas las operaciones
53
Captulo 6
Topologa del SAR ADC
necesarias para la calibracin del DAC. En siguientes captulos se detallar su funcionamiento y las
caractersticas de su implementacin.
Y finalmente, el comparador, el cual requiere de una elevada precisin para comparar las seales
provenientes de los DACs, por lo que va a ser necesario implementar una topologa de comparador
que incorpore cancelacin de offset. Adems, en cuanto al consumo, el comparador es el bloque
ms crtico, as que se necesita optimizar el compromiso velocidad-consumo para alcanzar un
througput de 10kSPS y obtener un consumo reducido. En el captulo dcimo se describen todos los
detalles acerca de este bloque.
Para finalizar con la descripcin de la topologa del SAR ADC, en la figura 6.8 se presenta un
cronograma en donde se aprecia el timing de todas las seales que intervienen durante el proceso de
conversin, y se resume la secuencia de funcionamiento del convertidor.
54
CAPTULO 7
Sistema de Calibracin
7.1 INTRODUCCIN
Las tcnicas de conversin analgico-digital de aproximaciones sucesivas requieren del uso de
componentes con un matching elevado, para conseguir altas prestaciones en cuanto a resolucin y
linealidad. Concretamente, el bloque crtico que determina la resolucin y las caractersticas de
linealidad de un SAR ADC es el DAC. Se puede afirmar que la resolucin y la linealidad que se
obtienen para el DAC se corresponden directamente con las del propio ADC, por lo que el mayor
esfuerzo, en este sentido, va ha concentrarse en el diseo del DAC.
Para este proyecto, se ha optado por implementar un DAC de 12 bits de tipo capacitivo, atendiendo
a las ventajas que supone el uso de este tipo de DACs en una topologa SAR ADC, las cuales
fueron expuestas de forma detallada en el capitulo cinco de este documento.
Los DACs de tipo capacitivo se basan en arrays de capacidades binarias, es decir, arrays
0
1
2
formados por capacidades con valores mltiplos de potencias de dos: 2 C , 2 C , 2 C La
funcin de transferencia de estos DACs viene determinada directamente por los ratios entre las
capacidades del array. De esta forma, si por cualquier motivo el ratio entre capacidades es
modificado, la funcin de transferencia quedar alterada, apareciendo los denominados errores de
linealidad.
55
Captulo 7
Sistema de Calibracin
Vdac,ideal
(Vrefp Vrefn )
2
N 1
Dk 2k
N
k 0
Por defectos del proceso de fabricacin, los ratios entre las capacidades del array no van a ser los
perfectos, apareciendo de esta forma lo que se conoce como errores de matching. Esto errores se
traducen en una variacin del valor de las capacidades, de tal manera que:
C 'k
2k C (1
C 't
donde los
20 C (1
,k
N 1,...,0
t
(7.1)
(7.2)
Desarrollando de nuevo la funcin de transferencia del DAC, considerando ahora los nuevos
valores de las capacidades, se obtiene una fdt sustancialmente modificada con respecto a la ideal,
apareciendo en ella errores de ganancia y linealidad:
56
Captulo 7
Sistema de Calibracin
errores
de
matching
entre
capacidades):
(Vrefp Vrefn )
Vdac ,real
N 1
Dk 2k (1
N 1
k
k
k 0
t
k 0
De la expresin anterior se deduce que, el error de ganancia del DAC es generado por la suma de
los errores de matching de todas las capacidades (incluida la capacidad Ct ), lo que se corresponde
N 1
2k
al trmino:
20
k 0
N 1
2k
gain
20
(7.3)
k 0
Por otro lado, los errores de linealidad vienen determinados por la contribucin de los errores de
matching de cada una de las capacidades sobre la tensin de salida ( Vdac ). Estas contribuciones
(tensin de error) son de la forma:
Verror ,k
(Vrefp Vrefn )
2
N 1
2k
(7.4)
k 0
con lo que, la tensin de error total cometida para un cierto cdigo DN 1...D0 ser:
N 1
Verror
Dk Verror ,k
(7.5)
k 0
Teniendo en cuenta estas consideraciones, la funcin de transferencia del DAC real puede ser
reescrita en funcin de la fdt del DAC ideal ( Vdac ,ideal ), del termino de error de ganancia (
gain )
y de
57
Captulo 7
Sistema de Calibracin
Vdac ,real
2N
2N
(7.6)
gain
Se concluye de esta manera que, los DACs capacitivos son extremadamente sensibles al matching
entre sus capacidades, y en consecuencia a los defectos del proceso de fabricacin. Esto constituye
uno de los principales inconvenientes de trabajar con este tipo de DACs.
El valor de los errores de matching ( k ) de cada capacidad, depende directamente del
matching entre capacidades alcanzado con el layout del DAC. Habitualmente, para conseguir un
layout con unas buenas caractersticas de matching, y que las
58
Captulo 7
Sistema de Calibracin
gain )
definido anteriormente se anula, con lo que la funcin de transferencia del DAC solo va a verse
afectada por errores de linealidad.
N 1
2k
20
gain
(7.7)
k 0
59
Captulo 7
Sistema de Calibracin
El principio de funcionamiento de esta estructura es sencillo. Gracias a la capacidad de calibracin
Ccal , es posible compensar la tensin de error ( Verror ) que el convDAC aade al nodo de salida
( Vdac ) debido el problema de matching de sus capacidades. Para ello, simplemente basta con
conectar la Ccal a una tensin Vcaldac adecuada para generar en el nodo de salida del DAC ( Vdac )
una tensin de calibracin ( Vcal ) de valor igual y signo contrario a la tensin de error del
convDAC y de esta forma neutralizar su efecto y corregir el problema de linealidad.
Vase el funcionamiento a partir de las ecuaciones del DAC:
Vdac
Vconvdac
Vconvdac
Vcal
2N
Vcaldac
(7.8)
Vcal
(Vrefp Vrefn )
2
N 1
Dk 2
N
k 0
Ccal
Vcaldac
C Ccal
(Vrefp Vrefn )
2
N 1
k
Dk 2k
Vdac,ideal Verror
(7.9)
k 0
Vcaldac
2N
(7.10)
M 1
D 'k 2k
(7.11)
k 0
Si para el cdigo de conversin aplicado sobre el convDAC: DN 1...D0 se tiene una tensin de
error Verror . Si aplico sobre el calDAC un cdigo de calibracin: D 'M 1 ...D '0 tal que genere una
Vcal
Verror , entonces:
(7.12)
60
Captulo 7
Sistema de Calibracin
Para poder aplicar esta estrategia de correccin, se requiere de un sistema de calibracin que sea
capaz de: por una parte, medir los errores de matching de cada capacidad ( Verror , k ) y a partir de
ellos calcular los cdigos de calibracin ( D 'M 1 ...D '0 ) requeridos para su compensacin, y por
otra, combinar los cdigos de calibracin hallados, para poder corregir la tensin de error ( Verror )
generada para cada cdigo de conversin ( DN 1...D0 ) que se aplica al convDAC. Estas tareas,
definen las dos fases del funcionamiento del sistema de calibracin: fase de calibracin y fase de
conversin.
Vres ,k . Esta tensin residual se encuentra directamente relacionada con la tensin de error ( Verror ,k )
con lo que una vez obtenido el cdigo digital que la representa, es posible obtener, a partir de ste y
de los cdigos de calibracin de las capacidades de peso superior (calculados con anterioridad), el
cdigo de calibracin buscado.
Veamos a continuacin, cual es el procedimiento a seguir para encontrar el cdigo de calibracin
correspondiente a la capacidad de mayor peso CN 1 , y el de otra capacidad cualquiera
Cj
, j [ N 2,...,0] .
61
Captulo 7
Sistema de Calibracin
Vres , N
QM
(V prch Vrefp ) Ct
Ck
(Vprch Vrefn ) CN
(7.13)
(7.14)
k 0
QB
(Vdac Vrefn ) Ct
Ck
(Vdac Vrefp ) CN
k 0
62
Captulo 7
Sistema de Calibracin
Vdac
Ct
(7.15)
QB
N 2
Ck
CN
Ccal
V prch
Ct
N 2
Ck
k 0
CN
Ccal
Vrefp
Ct
Ck
k 0
CN
k 0
N 2
Vrefn
Ct
Ck
CN
Ccal Vres , N
VOS
k 0
(7.16)
donde:
N 2
Ct
N 1
Ck
CN
2N C C
Ccal
Ck
k 0
k 0
2N C
N 2
Ct
2N C 0
N 2
Ck
CN
N 2
2k C 2 N
Ct
k 0
C Ct
k 0
2N
2 2
1
N 1
2N
N 1
k 0
C 2N
C
2k C
N 1
C 2N
2
N 1
2N
N 1
N 1
63
Captulo 7
Sistema de Calibracin
despejando la Vdac de la expresin anterior y simplificando, se tiene que:
Vdac
(Vrefp Vrefn )
2
2N
Vprch
N 1
(Vres , N
2N
VOS )
(7.17)
Al finalizar el proceso SAR, la Vdac ser igual a la V prch , con lo que el valor de la tensin residual
Vres , N
(Vrefp Vrefn )
Vdac Vprch
(Vres , N
(Vres , N
2N
N 1
2N
(Vrefp Vrefn )
2
(Vres , N
2N
(Vrefp Vrefn )
VOS )
VOS )
Vprch
VOS )
(7.18)
2N
N 1
(7.19)
2N
N 1
(7.20)
Igualando la tensin residual encontrada, con la tensin de error generada por el error de matching
del CN 1 , se obtiene:
Verror , N
(Vres , N
2N
(Vrefp Vrefn )
2
2N
VOS )
(Vres , N
1
(7.21)
N 1
(Vrefp Vrefn )
2
Verror , N
2N
2N
(7.20)
N 1
VOS )
(7.22)
*NOTA: la VOS de la ecuacin representa la tensin de offset fijada en el calDAC durante el muestreo, con
la finalidad de que el valor de la Vres , N
N 1
positivas y negativas.
64
Captulo 7
Sistema de Calibracin
Por lo tanto, la tensin de calibracin ( Vcal , N 1 ) que se requiere aplicar sobre la salida ( Vdac ) para
compensar el error de CN 1 , ser:
Vcal , N
donde: (Vres , N
Verror , N
(Vres , N
1
VOS )
(7.23)
QM
(V prch Vrefp ) Ct
N 1
Ck
k 0
(V prch Vrefn )
Ck
(7.24)
k j
65
Captulo 7
Sistema de Calibracin
Vres , j
QB
(Vdac Vrefn ) Ct
N 1
Ck
k 0
Ck
(Vdac Vrefp ) C j
k j 1
Vdac
Ct
j 1
N 1
Ck
k 0
(7.15)
QB
Cj
Ck
Ccal
V prch
Ct
k j 1
N 1
Ck
Cj
k 0
Ck
Ccal
k j 1
j 1
Vrefp
Ct
Ck
Cj
Ck
Cj
k 0
j 1
Vrefn
Ct
k 0
N 1
N 1
Ck
k j 1
Ck
k j 1
(7.26)
66
Captulo 7
Sistema de Calibracin
donde:
j 1
Ct
N 1
Ck
N 1
Cj
k 0
Ck
2N C C
Ccal
k j 1
j 1
Cj
j 1
Ck
2N C 0
k 0
2N C
Ct
Ck
k 0
j 1
2k C 2 j C Ct
Ct
2k C
k 0
2j C
k 0
N 1
2j C 2j C 2 2j C
2k C
k j 1
N 1
2 2j C
2k C
k j 1
Vdac
(Vrefp Vrefn )
2
N 1
2 2j
2k
Vprch
2N
k j 1
Al finalizar el proceso SAR, la Vdac ser igual a la V prch , con lo que el valor de la tensin residual
Vdac
Vprch
(Vrefp Vrefn )
2N
(Vres , j VOS )
(Vres , j VOS )
N 1
2 2j
2k
Vprch
2N
(Vrefp Vrefn )
2
2N
(Vrefp Vrefn )
2N
2N
k j 1
N 1
2 2j
2k
(7.29)
k j 1
N 1
2 2j
Verror ,k
(7.30)
k j 1
Igualando la tensin residual encontrada, con la tensin de error generada por el error de matching
del C j , se obtiene:
67
Captulo 7
Sistema de Calibracin
Verror , j
2N
(Vrefp Vrefn )
2
(Vres , j VOS )
Verror , j
2N
2j
(Vrefp Vrefn )
2N
1
2
(7.31)
N 1
2 2j
Verror ,k
(7.30)
k j 1
N .1
(Vres , j VOS )
Verror ,k
(7.32)
k j 1
Por lo tanto, la tensin de calibracin ( Vcal , j ) que se requiere aplicar sobre la salida ( Vdac ) para
compensar el error de matching de C j , ser:
Vcal , j
donde: (Vres , j
Verror , j
1
2
N 1
(Vres , j VOS )
Vcal ,k
(7.33)
k j 1
calibracin de las capacidades de peso superior, las cuales han sido halladas con anterioridad.
Para finalizar con la descripcin de la fase de calibracin, en la figura 7.9 se muestra un
diagrama de flujo que sintetiza la secuencia de operaciones realizadas para encontrar los valores de
calibracin de cada una de las N capacidades del convDAC.
Captulo 7
Sistema de Calibracin
( Verror , k ) generadas por cada una de las capacidades del convDAC que se encuentran activas, es
decir:
N 1
Verror
Dk Verror ,k
, donde Dk
0,1
(7.34)
k 0
Por lo tanto, siguiendo esta misma definicin, el cdigo de calibracin a aplicar sobre el calDAC
para compensar la Verror , ser el resultado de sumar todos los cdigos de calibracin que
compensan las Verror , k de cada una de las capacidades activas, por lo que:
N 1
Vcal
Dk Vcal , k
(7.35)
k 0
cdigo(Vcal )
Dk cdigo(Vcal ,k )
(7.36)
k 0
69
Captulo 7
Sistema de Calibracin
Vase el siguiente ejemplo que ilustra lo anterior. Consideremos un convDAC de 4 bits, para el
cual, en un instante determinado el cdigo digital a su entrada es: 1010. Conociendo los cdigos
de calibracin (cal_bit3, cal_bit2, cal_bit1 y cal_bit0) que compensan las tensiones de error
producidas por cada una de las capacidades, el cdigo cal_1010 a aplicar para compensar el error
de linealidad cometido con el cdigo 1010 se calcular como:
cal _1010 1 cal _ bit 3 0 cal _ bit 2 1 cal _ bit1 0 cal _ bit 0
En resumen, durante la fase de conversin el sistema de calibracin se encargar simplemente de,
leer el cdigo digital a convertir en cada instante y sumar los cdigos de calibracin asociados a
cada capacidad que se encuentre activa, para de esta forma, aplicando el cdigo resultante sobre el
calDAC, compensar el error de linealidad cometido. Conociendo que, los cdigos a convertir se
correspondern con los cdigos de bsqueda generados por el algoritmo SAR, se puede plantear
una estrategia de clculo, basada en un simple sumador y un acumulador, para obtener, de forma
rpida y eficiente, el cdigo de calibracin necesario en cada iteracin.
70
Captulo 7
Sistema de Calibracin
71
Captulo 7
Sistema de Calibracin
Vcal
Vcaldac
Ccal
Ccal
Cconvdac
Vcaldac
Vcal
Ccal
Vrefn ,Vrefp
Ccal
Cconvdac
(7.37)
VOS
VOS
72
Captulo 7
Sistema de Calibracin
Suponiendo que se requiere de una Vcal |MAX para poder compensar los errores de linealidad
mximos del convDAC, ser necesario disear el sistema de calibracin para cumplir que:
Vcal |max
(Vrefp Vrefn )
2
Ccal
Ccal
Cconvdac
(7.38)
Por otro lado, tambin hay que tener en cuenta las propias imperfecciones del sistema de
calibracin, las cuales se van a traducir en errores durante el proceso de calibracin. Es obvio, que
el calDAC de M bits encargado de medir los errores de matching y de aplicar la Vcal de
compensacin, va a generar un error de cuantificacin al medir las Vres , k Adems, como se ha visto
en el apartado anterior, para obtener las Vcal ,k de calibracin se requiere aplicar una serie de
operaciones aritmticas sobre las Vres , k medidas, con lo que en estas operaciones va a ser inevitable
cometer errores de redondeo. Todas esas imperfecciones van a afectar al valor de calibracin ( Vcal )
que finalmente se aplicar, haciendo que la compensacin no sea exacta.
Si se hace un estudio del efecto de los errores de cuantificacin y redondeo sobre las Vcal ,k
aplicadas, se puede llegar a las siguientes conclusiones:
Vcal ,k
1
Vres ,k
2
N 1
Vcal ,i
(7.39)
i k 1
73
Captulo 7
Sistema de Calibracin
Teniendo en cuenta que cada Vres , k es afectada por la cuantificacin del calDAC ( Rc ), y que al
dividir por dos se comete un error de redondeo ( Rr ), se tiene que:
V R cal ,k
Rr
1
(Vres ,k
2
N 1
V R cal ,i
Rc )
(7.40)
i k 1
Vcal ,k
V R cal ,k Vcal ,k
Rr 2
(N i)
i k
Vcal ,k |max
Rc 2
( N 1 i)
(7.41)
i k
2 Rr |max
Rc |max
(7.42)
Y considerando que:
- La variable aleatoria Rc est uniformemente distribuida entre
LSB
del calDAC
( LSBcaldac )
- La variable aleatoria Rr est uniformemente distribuida entre
( B 1)
LSBcaldac
Considerando que las divisiones por dos se realizan con M+B bits de resolucin: donde M
es el nmero de bits del calDAC y B es el exceso de bits empleados.
queda finalmente que:
Vcal ,k |max
1
2 2
2
( B 1)
1
1 2
2
B 1
LSBcaldac
(7.43)
Con lo que se concluye que el error mximo cometido en cada Vcal ,k calculada ser siempre menor
a 1 LSBcaldac excepto para el caso en que se tome B
0.
74
Captulo 7
Sistema de Calibracin
Para que la calibracin sea eficaz, es necesario que los errores
LSBconvdac
1
2N
LSBconvdac
, donde
LSBcaldac
Ccal
Ccal
Cconvdac
K LSBcaldac
2N
2M
1
2M
Ccal
(7.46)
Ccal
Cconvdac
Por lo tanto, la condicin a cumplir para que los errores de cuantificacin y redondeo no interfieran
en una buena calibracin es:
Vcal ,k |max
0.5
Vcal ,k |max
1
1 2
2
1
1 2
2
B 1
LSBconvdac
B 1
0.5
LSBcaldac
2N
2M
Ccal
1
1 2
2
Ccal
Cconvdac
B 1
1
1 2
2
LSBconvdac
B 1
0.5
(7.47)
En resumen, para el diseo del sistema de calibracin se deben tener en cuenta las
condiciones establecidas por (7.38) y (7.47) para obtener un rango de calibracin adecuado, y al
mismo tiempo, que los errores de redondeo y cuantificacin no afecten al buen funcionamiento del
sistema. Los pasos a seguir para el diseo son:
Fijar M para tener suficiente resolucin y que el error de cuantificacin del calDAC no
afecte.
75
CAPTULO 8
DAC capacitivo
76
Captulo 8
DAC capacitivo
si se toma como unidad de medida la capacidad unitaria ( C ), se puede afirmar que el nmero de
capacidades unitarias para este DAC es de:
Nm _ caps
20
20
21
22
... 210
211
212
4096
(8.1)
teniendo en cuenta que la C mnima que se puede implementar con la tecnologa de 0.35m de
Austriamicrosystems es de unos 70fF y ocupa alrededor de 131.1m2, el rea necesaria para
implementar slo las 4096 capacidades es de 0.53mm2, algo totalmente desorbitado para un DAC
de 12 bits.
Una solucin que permite disminuir de forma considerable el rea de un DAC capacitivo con
un nmero de bits elevado es, la tcnica del split capacitor array. Esta tcnica consiste en dividir el
array capacitivo en varios sub-arrays de tamao menor, unindolos entre s a travs de capacidades
de acoplo ( Cc ). De esta forma se consigue reducir el nmero total de capacidades del DAC, y por
consiguiente, el rea que ocupan.
Si se aplica el split capacitor array sobre el DAC de 12 bits anterior, se observa que:
Figura 8.2: DAC capacitivo de 12 bits con split capacitor array 6-6
Nm _ caps
2 (20
21 ... 25 )
Cc
127 Cc
(8.2)
el cual contrasta con las 4096 capacidades que se utilizaban en la configuracin original.
En el ejemplo anterior se ha optado por dividir el DAC original de 12 bits en dos sub-arrays de
77
Captulo 8
DAC capacitivo
6 bits, unindolos entre s mediante la capacidad Cc , este tipo de estructura se define como 6-6 y
no es la nica que se puede emplear, tambin son posibles otras combinaciones como 8-4, 7-5, O
incluso utilizar ms de dos sub-arrays junto con sus capacidades de acoplo correspondientes: 4-4-4,
5-5-2,
La clave de este tipo de configuracin reside en la atenuacin introducida por las capacidades de
acoplo. Mediante la capacidad Cc se consigue atenuar el efecto de las capacidades de los
subDACs, de tal manera que sus pesos comparados con los del mainDAC quedan reducidos,
mantenindose as el ratio binario entre todas las capacidades del DAC.
Figura 8.3: DAC capacitivo de (M+N) bits con split capacitor array M-N
N:
mainDAC
M:
subDAC
N:
Cmaindac
Csubdac
(2 N 1) C
2M C
Cc
Csubdac
Csubdac 1
Cm
Cc Cmaindac
Cc Cmaindac
[capacidad
[capacidad
C
2M
2M
total
C
DAC
total
del
del
mainDAC ] )
subDAC ]
[capacidad
de
acoplo]
2M (2 N 1)
(2M 1) (2 N 1)
2M
78
Captulo 8
DAC capacitivo
Cs
Cc Csubdac
Cc Csubdac
2M
2M 2M
1
2M (2M 1)
(Vrefp Vrefn )
Vmaindac
Cmaindac
Cs
(Vrefp Vrefn )
2
M N 1
Dk 2k C
k M
M N 1
Dk 2k
N
k M
(8.3)
Vsubdac
(Vrefp Vrefn )
M 1
Csubdac Cm
k 0
Dk 2k C
(8.4)
Fatt
V 'subdac
Vsubdac
2M
Cc
Cc
Cmaindac
2M
(2M 1) (2 N 1)
(8.5)
V 'subdac
Vsubdac Fatt
Vout
(Vrefp Vrefn )
Csubdac Cm
(Vrefp Vrefn )
M 1
Dk 2k C
Fatt
Vmaindac V 'subdac
2N
k 0
(Vrefp Vrefn )
2
M 1
Dk
k 0
2k
2M
(8.6)
N 1
Dk 2k
N
k
(8.7)
79
Captulo 8
DAC capacitivo
Figura 8.4: DAC capacitivo equivalente de (M+N) bits con split capacitor array M-N
Al aplicar esta tcnica es imprescindible que las capacidades de acoplo entre cada sub-array estn
correctamente dimensionadas, en caso contrario la linealidad se ver comprometida.
Si se tiene un valor de Cc inapropiado, la atenuacin aplicada sobre los subDACs no ser la
correcta con lo que, a pesar de tener unos subDACs y un mainDAC totalmente lineales, el DAC en
su conjunto presentar errores de linealidad. Estos errores de linealidad se van a manifestar en
forma de picos de DNL cada 2 M cdigos, es decir, en los cdigos lmite entre un sub-array y el
siguiente.
Los problemas derivados de las capacidades de acoplo ( Cc ) van a ser muy difciles de evitar: por
una parte, el valor requerido para el Cc no va a ser mltiplo entero de C , con lo que se hace
prcticamente imposible generarlo de forma precisa en el layout:
Cc
(8.8)
por otro lado, hay que recordar que todas las capacidades van a presentar una capacidad parsita
entre su bottom-plate y sustrato, lo cual en el caso del Cc va a ser crtico, pues al estar conectado
en serie va a ser inevitable que su parsito afecte a alguno de los dos sub-arrays.
80
Captulo 8
DAC capacitivo
En el caso concreto de utilizar una estructura con un mainDAC y un solo subDAC, s que es
posible anular el efecto de la capacidad parasita del Cc . Si se conecta el Cc de tal manera que la
capacidad parsita afecte al mainDAC el problema de linealidad se soluciona, pues una capacidad
conectada en el nodo de salida del DAC genera una simple atenuacin que se compensa durante el
muestreo de la seal de entrada, con lo que la fdt del DAC no se ve afectada en estos casos.
81
Captulo 8
DAC capacitivo
8.2 ARQUITECTURA
Debido a los requerimientos de calibracin de este DAC, los cuales fueron justificados en el
capitulo anterior, la arquitectura bsica a implementar se compone de dos partes: el DAC de
conversin (convDAC) y el DAC de calibracin (calDAC).
El convDAC, como su nombre indica, va a ser el encargado de realizar las conversiones digitalanalgicas que se precisen en cada momento durante el proceso SAR. Segn las especificaciones
impuestas va a ser un DAC capacitivo de 12 bits.
Por su parte, el calDAC va a realizar labores de calibracin, compensando para cada cdigo de
entrada del convDAC los errores de linealidad generados por los defectos de matching de sus
capacidades. El DAC de calibracin va a ser tambin de tipo capacitivo, con un nmero de bits M y
una capacidad de atenuacin Ccal fijadas segn las necesidades de calibracin del DAC principal.
82
Captulo 8
DAC capacitivo
Partiendo de estas dos estructuras, y no olvidando que se va a implementar un sistema de
calibracin, la estructura ms adecuada es la 4-4-4, pues el nmero de capacidades unitarias que
requiere es 2.6 veces menor que el de la 6-6, y al utilizar calibracin los problemas adicionales de
linealidad aadidos por el hecho de utilizar dos capacidades de acoplo no son tan crticos, pues van
a ser compensados.
En la siguiente figura se muestra la estructura final que implementar el DAC de conversin:
Figura 8.6: DAC capacitivo de 12 bits con split capacitor array 4-4-4
N:
mainDAC
M:
subDAC
N:
DAC
Cmaindac
(24 1) C 15 C
[capacidad
total
del
mainDAC ] )
Cmiddac
(24 1) C 15 C
[capacidad
total
del
midDAC ]
Csubdac
24 C 16 C
[capacidad
Cmiddac
16
15
16
15
[capacidad
Cc1
Cc 2
Cmiddac
Cs 2
Cs 2
Csubdac
Csubdac
C
C
total
del
subDAC ]
[capacidad
de
de
acoplo1]
acoplo 2]
83
Captulo 8
DAC capacitivo
Cm1
Cm 2
16
15
15
16
15
15
Cc1 Cmaindac
Cc1 Cmaindac
16
15
16
15
Cc 2 (Cmiddac Cm1 )
Cc 2 (Cmiddac Cm1 )
16
16
15
16
16
15
Cs 2
Cc 2 Csubdac
Cc 2 Csubdac
Cs1
Cc1 (Cmiddac Cs 2 )
Cc1 (Cmiddac Cs 2 )
Vmaindac
Vmiddac
Vsubdac
0.9958
(15 0.9958)
0.9998
(15 0.9958)
16
15
16
15
(15 1)
1
(15 1)
(Vrefp Vrefn )
11
Cmaindac Cs1
k 8
Dk 2 C
(Vrefp Vrefn )
Cmiddac Cs 2 Cm1
k 4
(Vrefp Vrefn )
Dk 2k C
k 0
V 'middac
Vmiddac
Fatt1
Fatt 2
V 'subdac
Vsubdac
Vout
Cc 2
Vmaindac
11
16
k 8
Dk 2k C
Csubdac Cm 2
(Vrefp Vrefn )
Cc1
Cc 2
Cmiddac
Dk 2k
(Vrefp Vrefn )
16.9958
k 4
(Vrefp Vrefn )
16.9998
k 0
Cc1
Cmaindac
Dk 2k
16
15
16
15
15
16
15
(8.10)
Dk 2k
(8.11)
0.0664
16
15
Cm1
(8.9)
0.9999
(8.12)
(8.13)
15 0.9958
(8.14)
84
Captulo 8
DAC capacitivo
Un aspecto a destacar de esta estructura es la posicin en la que se conectan los condensadores de
acoplo ( Cc1 y Cc 2 ) con la finalidad de evitar, en la medida de los posible, los errores de linealidad
derivados de las capacidades parasitas de bottom-plate. En el caso del Cc1 , que une el mainDAC y
el midDAC, es posible evitar el efecto negativo de la capacidad parsita si se conecta su bottomplate al mainDAC, en este caso la capacidad parsita recaer sobre el mainDAC, y como se vio
anteriormente, una parsito en el nodo de salida del DAC no influye sobre la linealidad de ste.
Para el Cc 2 , que conecta el midDAC y el subDAC, va a ser imposible evitar que su capacidad
parsita ocasione errores de linealidad, partiendo de este hecho se situar el Cc 2 de forma que el
error de linealidad cometido sea el menor posible, para ello se conectar el bottom-plate al
subDAC, pues una capacidad parsita en el subDAC genera un error de linealidad menor que el
que generara la misma capacidad parsita en el midDAC.
85
Captulo 8
DAC capacitivo
es lo mismo, que el ratio entre capacidades va a tener una exactitud mnima del:
1
%.
28
DAC de 8bits:
caso peor de ratio entre capacidades:
(28 1) C
28 C
1
% _ de _ C _
28
0.9960
0.5% _ de _ C
0.5% en cada
Ck
2k C (1
, donde
[ 0.5%, 0.5%]
(8.15)
N 1,..., 0
A partir de la estimacin de los errores de matching mximos para cada capacidad del
convDAC (
mxima ( Verror |max ) generada por el convDAC en el caso peor, es decir, cuando el cdigo a
convertir sea el 11...1 (todas las capacidades activas) y los errores de matching (
) sean todos
Dk
k max
0.5%
,k
,k
N 1,..., 0
N 1,..., 0
Verror ,k
(Vrefp Vrefn )
2
2k
N 1
Verror
Dk Verror ,k
k 0
Verror |max
,k
N 1,..., 0
(Vrefp Vrefn )
2
(8.16)
N 1
2k
(Vrefp Vrefn )
2N
(Vrefp Vrefn )
k max
k 0
k max
[2 N 1]
(8.17)
k max
86
Captulo 8
DAC capacitivo
con lo que se obtiene:
Verror |max
(Vrefp
(8.18)
Vrefn ) 0.005
Ahora, obtenida la tensin de error mxima ( Verror |max ) que el calDAC va a tener que compensar,
es posible aplicar las ecuaciones de diseo de la calibracin (desarrolladas en el captulo 7) y
determinar las caractersticas requeridas para el DAC de calibracin:
[ (Vrefp
Vrefn ) 0.005]
(8.19)
Segn la ecuacin (7.38) deducida en el captulo siete, la relacin entre Ccal y la Vcal |max
de calibracin es:
Vcal |max
(Vrefp Vrefn )
2
Ccal
Ccal
Cconvdac
(7.38)
Vcal |max
Ccal
Cconvdac
24 C
Redondeando el valor de
1
2
24
(8.20)
0.16
Ccal
1
C
6
(8.21)
87
Captulo 8
DAC capacitivo
La cual se puede sintetizar a partir de 6 capacidades unitarias conectadas en serie.
2. A continuacin se fija el nmero de bits exceso (B) que se emplearn para realizar las
operaciones aritmticas de clculo de los cdigos de calibracin.
Tomando B = 8, los errores de redondeo cometidos al realizar las operaciones aritmticas
ya se hacen despreciables. Notar que el valor de B no va a ser crtico para este diseo, pues
al implementar una calibracin esttica, la lgica para el clculo de los cdigos de
calibracin va a ser externa al chip.
3. Finalmente se determinar el numero de bits (M) necesario, para que los errores de
cuantificacin del calDAC no afecten al resultado final de la calibracin.
Segn la ecuacin (7.47) deducida en el captulo siete, la condicin a cumplir para que los
errores de cuantificacin del calDAC y los errores de redondeo de las operaciones
aritmticas no generen un error en la compensacin superior a 0.5 LSBs, es:
2N
2M
Ccal
Ccal
Cconvdac
1
1 2
2
B 1
0.5
(7.47)
N 12
1
C
6
Ccal
Cconvdac
24 C
B 8
log 2 2 2 N
Ccal
1
(1 2
Ccal Csubdac 2
B 1
(8.22)
5.4bits 6bits
Con lo que se concluye que el calDAC deber tener al menos 6 bits de resolucin.
Para la implementacin del calDAC se ha optado por utilizar una rplica del subDAC y
midDAC del DAC de conversin, de esta forma se obtiene una estructura sencilla y pequea, que
cumple las caractersticas requeridas por la calibracin y adems regulariza el
conjunto
convDAC+calDAC, haciendo que todos los sub-arrays de la arquitectura sean de 4 bits. Como
resultado se obtiene un calDAC de 8 bits y no de 6 bits, que sera el mnimo necesario, con lo que
88
Captulo 8
DAC capacitivo
se deja as un pequeo margen.
En la siguiente figura se muestra la estructura final del conjunto convDAC+calDAC. Se puede
observar que el calDAC es una rplica exacta del subDAC y midDAC del DAC de conversin, con
la peculiaridad de que su capacidad de acoplo C 'c 2 se conecta de forma diferente, esto es as para
conseguir que la capacidad parsita no afecte a la linealidad del calDAC.
89
Captulo 8
DAC capacitivo
8.3 LAYOUT
Como se ha introducido anteriormente, los problemas de linealidad del DAC son originados
por el matching entre capacidades y el efecto de las capacidades parsitas del layout. Es decir, las
caractersticas del layout implementado son las que van a definir los problemas de linealidad del
DAC.
En este punto se van a describir las caractersticas fundamentales a tener en cuenta a la hora de
implementar el layout de un DAC capacitivo, y posteriormente, se detallarn las peculiaridades
utilizadas en este DAC con el objetivo de conseguir un compromiso entre: una linealidad no
demasiado desastrosa y que pueda ser compensada por la calibracin, y un rea lo suficientemente
reducida como para cumplir las especificaciones de este diseo.
90
Captulo 8
DAC capacitivo
C:
CL :
capacidad
unitaria
capacidad
de
fringe effect
para
un
lado
C2
4 C 10 CL
(8.23)
C1
2 C
(8.24)
C0
6 CL
(8.25)
4 CL
C:
CL :
capacidad
unitaria
capacidad
de
fringe effect
para
un
lado
C2
4 C 16 CL
(8.26)
C1
2 C
(8.27)
C0
8 CL
4 CL
(8.28)
Otro de los problemas que afecta al matching de las capacidades del DAC es el crecimiento no
uniforme del oxido de silicio (aislante) en el proceso de fabricacin. Este efecto provoca que el
ratio entre las capacidades se vea alterado, pues el valor de las capacidades unitarias no va a ser
exactamente el mismo en todas ellas, va a depender del gradiente del oxido de silicio y de la
posicin de cada capacidad unitaria dentro de la oblea.
91
Captulo 8
DAC capacitivo
Con el fin de cancelar este efecto, se utilizan tcnicas especiales para la distribucin de las
capacidades unitarias dentro de la oblea, la ms popular es la distribucin en centroide comn. El
inconveniente de estas tcnicas es que dificultan el rutado entre las capacidades, el cual puede
llegar a ser muy complejo para DACs de resoluciones elevadas.
92
Captulo 8
DAC capacitivo
capacidades unitarias lo ms regular posible, pero manteniendo en todo momento un rutado
sencillo.
Otro de los elementos a tener muy en cuenta al elaborar el layout de un DAC capacitivo son
las capacidades parsitas debidas al rutado. Entre el metal que se utiliza para interconectar entre si
los top-plates de cada capacidad y el metal que define las propias capacidades unitarias va a
sintetizarse una capacidad parsita. Estas capacidades quedan en paralelo con las capacidades
unitarias, modificando su valor y afectando de esta forma al matching y a la linealidad del DAC.
Para evitar que el ratio entre capacidades quede modificado, el rutado debe realizarse de tal manera
que el parsito asociado a cada capacidad este escalado de forma binaria. Vemoslo en el siguiente
ejemplo de rutado:
C:
capacidad
C pl :
unitaria
capacidad
metal
del
parsita
bottom
asociada
a una tira
de
plate
C2
4 C 8 C pl
(8.29)
C1
2 C 4 C pl
(8.30)
C0
C 2 C pl
(8.31)
93
Captulo 8
DAC capacitivo
Por ltimo, conseguir que el entorno de todas las capacidades sea exactamente el mismo,
tambin mejorar las caractersticas de matching del layout. Para ello se hace uso de las
denominadas capacidades dummies, es decir, capacidades idnticas a las capacidades unitarias que
estn cortocircuitadas y no tienen relevancia en el funcionamiento del circuito, simplemente tienen
la finalidad de homogenizar el layout. Habitualmente, las dummies se sitan en el contorno del
layout.
94
Captulo 8
DAC capacitivo
- El ratio matching/capacidad conseguido para capacidades Cmim es mayor que el que se
obtiene para capacidades Cpoly.
Para la implementacin del DAC capacitivo, las caractersticas ms relevantes a tener en cuenta
son el matching y el valor de los parsitos a sustrato. En cuanto a los parsitos, las capacidades de
metal suponen una cierta ventaja frente a las de polisilicio, pues sus valores son menores. Por otro
lado, en el matching, las diferencias entre ambas no son significativas, pues aunque el factor
matching/capacidad es superior en las Cmim, como estas requieren de reas menores para sintetizar
una misma capacidad, se llega a la conclusin de que el ratio matching/rea de ambas es muy
similar.
Por lo tanto, despus de hacer este pequeo anlisis de los dos tipos de capacidades se ha optado
por el uso de las Cmim, ya que sus caractersticas de matching son similares a las de Cpoly pero
sus parsitos, que influirn sobre la linealidad del DAC, son menores.
El valor elegido para la capacidad unitaria ( C ) ha sido el mnimo impuesto por las reglas de
diseo para una capacidad de metal. El valor de C ha quedado en torno a unos 70fF
aproximadamente. De esta forma, eligiendo el valor de capacidad mnimo, se conseguir un rea
an ms pequea.
La nica limitacin en cuanto al valor de C viene impuesta por el ruido K T / C del muestreo.
En este caso, al estar muestreando la seal de entrada en todas las capacidades del convDAC, la
capacidad equivalente durante el muestreo valdr:
Ctot
20 C 20 C 21 C 22 C 23 C 16 C 16 70 fF
1120 fF
(8.32)
por lo que la tensin eficaz de ruido ( Vruido ) que se muestrear junto a la seal de entrada ser de:
Vruido
K T
C
K:
T:
Temperatura (300K )
C:
capacidad
23
Vruido
60.80 V
VLSB
muestreo (1120 fF )
95
Captulo 8
DAC capacitivo
La cual es mucho menor que la tensin del LSB del convertidor ( VLSB
C Ca ( fF / m2 ) rea( m2 ) C p ( fF / m) rea( m)
(8.33)
Lo que interesa en estos casos es utilizar una geometra del METCAP que maximice su rea con
respecto al permetro, para de esta forma conseguir que la capacidad sintetizada sea ms
dependiente del rea que del permetro. Pues el permetro es ms sensible a variaciones durante el
proceso de fabricacin que el rea, y de esta forma se consigue una capacidad ms estable.
A 0.995 L2
P 3.65 L
A
P
x 0.7 L (8.33)
0.262
(8.34)
96
Captulo 8
DAC capacitivo
Como se puede observar, se ha intentado situar cada uno de los seis bloques de tal manera que
presenten una cierta simetra con respecto al eje y, con la finalidad de compensar al mximo el
efecto del gradiente del oxido sin que el rutado de las capacidades se complique en exceso.
Por otro lado, cada uno de los cinco bloques que sintetizan un subDAC de 4 bits ms su capacidad
de acoplo, distribuyen sus capacidades de forma simtrica con respecto al eje x, intentando
conseguir de esta manera un mejor matching. Por su parte, el bloque D, que implementa la
capacidad de calibracin Ccal de valor C
para sintetizarla, destacar que se conectan cinco y no seis capacidades en serie, pues sumando el
efecto de las capacidades parsitas se consigue aproximadamente el valor de Ccal requerido.
Adems el Ccal no necesita estar matcheado con ninguna otra capacidad del DAC con lo que su
valor no es crtico y puede permitirse una cierta tolerancia en l.
En cuanto al rutado se ha intentado hacer de la forma ms sencilla posible, empleando metal 1
(MET1) para las conexiones de bottom-plate y el metal 3 (MET3) para el rutado de los top-plates.
El estilo de rutado empelado permite conseguir que las capacidades parsitas asociadas a cada
capacidad queden escaladas de forma binaria, mantenindose de esta manera el ratio entre ellas,
adems se ha intentado rutar para que los parsitos de metal 3 (MET3) a sustrato (SUB) que
puedan afectar a la linealidad del DAC sean los mnimos posibles.
Como ltimas consideraciones sobre el layout aadir que:
- Se han empleado barreras de metal 1 metal 2 metal 3 para aislar cada capacidad
unitaria de las de su alrededor y de esta forma eliminar posibles parsitos entre ellas que
97
Captulo 8
DAC capacitivo
pudieran influir de forma seria sobre la linealidad del DAC.
- Se ha utilizado un anillo de guarda de hasta metal 4 rodeando a todo el DAC, para
mantener el circuito aislado del exterior.
- Se han aadido capacidades dummies en aquellas zonas del layout donde se han
requerido, con la finalidad de mantener unas condiciones de contorno homogneas en todas
las capacidades unitarias.
- Las conexiones de las entradas digitales y la salida analgica se llevan al exterior por un
mismo lado, para que la posterior conexin sea ms sencilla y por lo tanto se requiera de un
rea de interconexionado menor.
Antes de concluir con la descripcin del layout del DAC, aadir que en el anexo B de este
documento se muestran diferentes capturas del layout implementado, resaltando los detalles y las
caractersticas ms relevantes del mismo.
98
Captulo 8
DAC capacitivo
Figura 8.17: Esquemtico del DAC con las capacidades parsitas asociadas
Parsitos de tipo 1: definidos por las capacidades parsitas entre bottom-plate y sustrato de cada
capacidad. No afectan para nada a la linealidad del circuito, pues en ese nodo se va a forzar siempre
una tensin Vrefn Vrefp .
Parsitos de tipo 2: definidos por las capacidades parsitas entre metal 3 y metal 2 generadas por el
rutado entre las capacidades de acoplo y los subDACs. S afectan a la linealidad del DAC, pues
modifican el valor de las capacidades de acoplo con lo que la atenuacin entre subDACs se ve
alterada.
Parsitos de tipo 3: definidos por dos contribuciones: las capacidades parsitas entre el bottomplate y el sustrato de los Cc s y las generadas entre metal 3 y sustrato debidas al rutado de los topplates de cada subDAC. Al igual que ocurre con los parsitos de tipo 2, la linealidad del DAC se ve
afectada pues se modifica la atenuacin entre subDACs.
Parsitos de tipo 4: definidos por el rutado de la capacidad Ccal . No influyen sobre la linealidad,
99
Captulo 8
DAC capacitivo
simplemente modifican el valor de Ccal , el cual no es crtico en ningn caso.
Parsitos de tipo 5: definidos por las capacidades parsitas entre metal 3 y metal 2 debidas al
rutado de los top-plates de cada subDAC. No afectan a la linealidad, pues estos parsitos estn
escalados de forma binaria con lo que el ratio entre capacidades se mantiene.
Como se observa en la figura, el nmero de capacidades parsitas es bastante elevado, sin embargo
slo las de tipo 2 y 3 van a afectar a la linealidad del circuito. Es de destacar que los parsitos
asociados al calDAC van a influir sobre la linealidad de ste, pero no de forma considerable. Sin
embargo, las capacidades parsitas del convDAC si que van a traducirse en errores de linealidad
apreciables, los cuales van a tener que ser compensados por la calibracin.
100
Captulo 8
DAC capacitivo
Vcal , N
Vcal , j
Verror , N
1
2
Verror , j
(Vres , N
1
VOS )
(7.23)
2
N 1
(Vres , j VOS )
Vcal ,k
, j [N
2, 0]
(7.33)
k j 1
Como se deduce de los resultados obtenidos, un convDAC genrico con errores de matching en
todas sus capacidades (
los cdigos de calibracin para cada capacidad (vanse las expresiones (7.23) y (7.33)), durante el
proceso de conversin se aplicar sobre el calDAC el cdigo de calibracin correspondiente a la
suma de los cdigos de calibracin asociados a cada una de las N capacidades que se encuentren
activas, como se indica en la ecuacin:
N 1
cdigo(Vcal )
Dk cdigo(Vcal ,k )
(7.36)
k 0
y de esta forma, los errores de linealidad generados por las imperfecciones de las capacidades sern
compensados por el calDAC.
El caso descrito anteriormente se corresponde con un caso genrico, en el cual se ha supuesto
que las N capacidades del convDAC van a sufrir errores de matching apreciables. En el caso
concreto del DAC de este proyecto, que se ha implementado mediante una estructura capacitiva 44-4, se estima que con el layout elaborado se alcanzarn hasta 8 bits de matching, es decir, las ocho
capacidades menos significativas del conDAC presentarn unas
errores de linealidad apreciables. Sin embargo, las cuatro capacidades ms significativas: C11 , C10 ,
101
Captulo 8
DAC capacitivo
Teniendo en cuenta esto, el DAC diseado no requerira la calibracin de sus 12 capacidades, sino
que sera suficiente con calibrar slo las capacidades de C11
Vcal ,11
Verror ,11
Vcal , j
Verror , j
11
(Vres , j VOS )
Vcal ,k
, j [10, 4]
k j 1
11
Vcal ,k
Vcal , j
Verror , j
k j 1
, j [3, 0]
(8.35)
102
CAPTULO 9
Lgica de control
9.1 ESPECIFICACIONES
Para gobernar el funcionamiento de cada uno de los bloques del SAR ADC y ejecutar la
secuencia de pasos necesarios para realizar la bsqueda SAR, se requiere de la utilizacin de un
bloque digital de control. Adems, en este caso en el que se emplea un sistema de calibracin, al
bloque de control tambin se le atribuyen otras tareas relacionadas con el proceso de calibracin
del DAC.
Fundamentalmente, la lgica de control va a ser implementada mediante dos mquinas de estados:
la primera se encargar de ejecutar el algoritmo de bsqueda SAR y de aplicar los cdigos de
calibracin del calDAC requeridos en cada momento (fase de conversin), y la segunda ser la
encargada de ejecutar la fase de calibracin, en la que se necesita una secuencia de pasos especfica
para medir los errores de linealidad del DAC y enviarlos al exterior para que se calculen los
cdigos de calibracin asociados a cada capacidad.
A continuacin se describen todas las lneas de entrada/salida requeridas para el control del sistema
y la funcionalidad de cada una de ellas:
Entradas:
clk : reloj del sistema. Mediante esta entrada se le pasa a la lgica de control el reloj requerido
para las mquinas de estados.
103
Captulo 9
Lgica de control
por_n : power or reset (activo a nivel bajo). Entrada asncrona que deshabilita las mquinas de
estado, pasando a un estado de espera.
start
Salidas:
precharge : precarga. Salida sncrona que indica el estado de los switches de precarga:
switches_precarga ON (1) , switches_pregarga OFF (0).
104
Captulo 9
Lgica de control
track : seguimiento. Salida sncrona que indica si el DAC est en modo seguimiento (1) en
modo conversin (0).
Sample : muestreo. Salida sncrona que indica el estado del switch de muestreo: switch_muestreo
ON (1) , switch_muestreo OFF (0).
qdacout<11:0>
cada iteracin.
qdacoutCt : capacidad terminal. Salida sncrona que indica el valor (0 1) a aplicar sobre la
capacidad terminal.
qoutout_cal<7:0>
105
Captulo 9
Lgica de control
106
Captulo 9
Lgica de control
Descripcin de los estados:
sWait : estado de espera. La mquina de estados espera a que se active la seal start
(start = 1) para ponerse en funcionamiento. En funcin de tener cal_en = 0 cal_en = 1 se
ejecutar la FSMconv la FSMcal, respectivamente.
FSMconv:
sPrecharge : estado de precarga. En este estado se activan las seales precharge y
track, con lo que las salidas de los DACs se fijan a Vrefn y Vrefp y los bottom-plates de las
capacidades se conectan a Vin . Adems, la seal qdacout_cal<7:0> = 100 forzando el
cdigo de calibracin neutro.
sSample : estado de muestreo. En este estado se desactiva la seal precharge y se activa
la seal sample, quedando las seales track y qdacout_cal<7:0> como en el estado
anterior.
sConv : estado de conversin. En este estado la seales sample y track se desactivan,
muestreando de esta manera la Vin . Al mismo tiempo la seal qdacout<11:0> = 1,0 y
la qdacout_cal<7:0> es igual al cdigo de calibracin del bit11.
El estado sConv se repite 12 veces; aplicando el algoritmo de bsqueda SAR sobre
qdacout<11:0>
calculando
el
cdigo
de
calibracin
aplicar
en
107
Captulo 9
Lgica de control
3- Se suman los cdigos de calibracin de todos los bits activos de qdacout<11:0>,
obtenindose as el cdigo a aplicar en qdacout_cal<7:0>
(el proceso se repite para cada uno de los bits de qdacout<11:0>, empezando por la bsqueda del bit
MSB y terminando por la bsqueda del bit LSB)
sDone : estado de fin de bsqueda. En este estado se activa la seale eoc, para indicar el
fin de la conversin y se pasa el valor actual de qdacout<11:0> a qoutout<11:0>.
FSMcal:
sPrecharge_Cal : estado de precarga. En este estado se activa la seal precharge y se
fija el cdigo qdacout_cal<7:0> = 100. Por otro lado el valor de qdacout<11:0>
no es relevante en este estado.
sSample_Cal : estado de muestreo. En este estado se desactiva la seal precharge y se
activa la seal sample. El valor de qdacout_cal<7:0> se mantiene del estado anterior,
mientras que la lnea qdacoutCt se activa y el valor de qdacout<11:0> se fija en
funcin del error de capacidad que se quiere medir (cal_reg_sel<2:0>).
Por ejemplo, si la seal cal_reg_sel<2:0> indica que se quiere medir el error de la
capacidad C10 , entonces: qdacout<11:0> = 001111111111.
sChargeEq_Cal : estado de muestreo (II). Se mantienen todas las seales exactamente
igual que en el estado anterior, a excepcin de sample que pasa a valer 0. Con esta accin,
se muestrea la tensin del convDAC generada por el cdigo qdacout<11:0> junto a
qdacoutCt que se est aplicando.
sConv_Cal : estado de conversin. En este estado la seales sample y precharge
permanecen desactivadas, mientras que la seal qdacoutCt se fija a 0 y el valor de
qdacout<11:0> cambia de nuevo en funcin de la capacidad que se est calibrando
(cal_reg_sel<2:0>).
Siguiendo con el ejemplo anterior, si la seal cal_reg_sel<2:0> indica que se quiere
medir el error de la capacidad C10 , entonces: qdacout<11:0> = 010000000000.
En estas condiciones se aplica el algoritmo de bsqueda SAR sobre el calDAC, repitindose el
108
Captulo 9
Lgica de control
estado sConv_Cal 8 veces hasta encontrar la tensin de error de la capacidad que se est
midiendo. El proceso SAR se ejecuta de la misma forma que en la FSMconv, pero ahora con
la seal qdacout_cal<7:0>:
1- Se pone a 1 el nuevo bit de qdacout_cal<7:0> a buscar.
2- Se comprueba el valor de comp
Si comp = 1
El bit de qdacout_cal<7:0> anterior al de bsqueda se resetea a 0
Si comp = 0
El bit de qdacout_cal<7:0> anterior al de bsqueda se deja a 1
(el proceso se repite para cada uno de los bits de qdacout_cal<7:0>, empezando por la bsqueda
del bit MSB y terminando por la bsqueda del bit LSB)
sDone : estado de fin de bsqueda. En este estado se activa la seale eoc, para indicar el
fin de la bsqueda, y se pasa el valor actual de qdacout_cal<7:0> a los 8 bits menos
significativos de qoutout<11:0>.
Observando los diagramas de estado de ambas mquinas es de destacar el estado adicional que
presenta la FSMcal con respecto a la FSMconv, a pesar de que como se ha visto, las tareas
realizadas en ambas mquinas son bsicamente las mismas: precarga, muestreo, conversin y fin de
bsqueda. La razn de incluir el estado adicional (sChargeEq_Cal) en la mquina de estados
de calibracin es el poder realizar de forma correcta el muestreo de la tensin de error. En la
mquina FSMconv este muestreo no se realiza pues simplemente se muestrea la Vin , por lo que no
se requiere de este estado adicional.
109
Captulo 9
Lgica de control
110
Captulo 9
Lgica de control
111
Captulo 9
Lgica de control
proceso SAR de 3 bits.
Iter.
(k)
Salida del
comparador
(k-1)
qdacout /
qdacout_cal
2
3
4
0
1
0
qdacout /
qdacout_cal
reg
reg
qoutout
mask
(k-1)
(k)
(k)
(k)
XXX
XXX
000
000
100
100
100
110
101
000
100
100
100
100
101
100
100
101
010
001
000
110
101
101 (result.)
(k-1)
(k)
En cuanto al clculo de los cdigos de calibracin para cada palabra que se aplica sobre el
convDAC, se ha diseado un proceso mediante el cual, a partir del cdigo de calibracin de la
palabra de bsqueda anterior se obtiene el cdigo de calibracin para la nueva palabra de bsqueda.
De esta forma, con un simple sistema basado en un sumador y un registro (calibration reg) se
consiguen realizar estos clculos.
Figura 9.4: Diagrama de bloques de la implementacin del clculo de los cdigos de calibracin
112
Captulo 9
Lgica de control
Para la iteracin k:
Si comp = 0 (ltimo bit encontrado 1)
cal_reg = valor de calibracin anterior (qdacout_cal en k-1)
Si comp = 1 (ltimo bit encontrado 0)
cal_reg = valor de calibration reg (qdacout_cal en k-2)
Siguiendo con el ejemplo anterior de proceso SAR de 3 bits, a continuacin se muestra la secuencia
seguida para la obtencin de los cdigos de calibracin asociados a cada palabra de bsqueda:
Salida del
comparador
(k-1)
qdacout
(k)
qdacout
_cal
(k-1)
calibration
reg
100
100
010
110
cal_bit2
001
101
000
101 (result.)
Iter.
(k)
mask
(k)
cal_reg
cal_value
(k)
(k)
cal_bit2
cal_bit2
cal_bit1
cal_bit2
cal_bit2
cal_bit0
cal_bit2
cal_bit2 +
cal_bit0
(k-1)
cal_bit2 +
cal_bit1
cal_bit2 +
cal_bit0
qdacout
_cal
(k)
cal_bit2
cal_bit2 +
cal_bit1
cal_bit2 +
cal_bit0
cal_bit2 +
cal_bit0
Tabla 9.2: Ejemplo de funcionamiento del clculo de los cdigos de calibracin para un SAR de 3 bits
Recordando que, el cdigo de calibracin necesario para compensar el error de linealidad generado
por una cierta palabra de bsqueda, es igual a la suma de los cdigos de calibracin asociados a
cada una de las capacidades del convDAC activas, es decir:
k N 1
Dk cal _ bitk
(9.1)
k 0
113
Captulo 9
Lgica de control
grandes rasgos, la lgica sintetizada. Destacar tambin que, tras optimizar las opciones del
sintetizador para conseguir un rea mnima, se ha obtenido como resultado un rea de 0.0056mm 2,
a falta del rutado (el cual supone un incremento de un 10-15% del rea).
reg
reg
reg
reg
reg
reg
eocout;
track;
precharge;
precharge_n;
sample;
sample_n;
output
output
output
output
[`NBITS_SAR-1:0] qdacout;
reg qdacoutCt;
[`NBITS_CAL-1:0] qdacout_cal;
reg [`NBITS_SAR-1:0] qoutout;
//parametros
parameter sWait = 4'b0000;
parameter sPrecharge = 4'b0100, sSample = 4'b0101, sConv = 4'b0110, sDone
= 4'b0111;
parameter sPrecharge_Cal = 4'b1000, sSample_Cal = 4'b1001, sChargeEq_Cal
= 4'b1010, sConv_Cal = 4'b1011, sDone_Cal = 4'b1100;
//variables internas
reg [3:0] state;
//almacena el estado actual
reg [`NBITS_CAL-1:0] calibration_reg;
//registro acumulador de la
calibracion
reg [`NBITS_SAR-1:0] mask;
//mascara para busqueda SAR del convDAC
reg [`NBITS_CAL-1:0] mask_cal;
//mascara para busqueda SAR del
calDAC
114
Captulo 9
Lgica de control
reg [`NBITS_CAL-1:0] qoutout_cal;
reg [`NBITS_CAL-1:0] cal_bit;
reg [`NBITS_CAL-1:0] cal_reg;
//MAQUINA DE ESTADOS
always @(posedge clk or negedge por_n) begin
if (!por_n) begin
state <= sWait;
mask <= 12'h000;
qoutout <= 12'h000;
mask_cal <= 8'h80;
qoutout_cal <= 8'h00;
end
else case (state)
//sumador registrado!
end
115
Captulo 9
Lgica de control
///Estado de conversion
sConv :
begin
//busqueda SAR convDAC
if (!comp) qoutout <= qoutout | mask;
if (mask[0] == 1'b0) begin
mask <= mask >> 1;
//siguiente 'bit activo'
end
else begin
state <= sDone; //siguiente estado
end
//calibracion calDAC
mask_cal <= cal_bit + cal_reg;
//sumador registrado!
end
///Estado de fin de conversion
sDone :
begin
//siguiente estado
state <= sWait;
end
/// BUSQ. CALIBRACION ///////////////////////////////////////////////
///Estado de precarga
sPrecharge_Cal :
begin
//siguiente estado
state <= sSample_Cal;
//actualizacion de salidas
case(cal_reg_sel)
3'd7:
3'd6:
3'd5:
3'd4:
3'd3:
3'd2:
3'd1:
3'd0:
endcase
end
116
Captulo 9
Lgica de control
///Estado de muestreo
sSample_Cal :
begin
//siguiente estado
state <= sChargeEq_Cal;
end
///Estado de muestreo2
sChargeEq_Cal :
begin
//siguiente estado
state <= sConv_Cal;
//actualizacoin de salidas
case(cal_reg_sel)
3'd7:
3'd6:
3'd5:
3'd4:
3'd3:
3'd2:
3'd1:
3'd0:
endcase
end
///Estado de busqueda
sConv_Cal :
begin
//busqueda SAR calDAC
if (!comp) qoutout_cal <= qoutout_cal | mask_cal;
if (mask_cal[0] == 1'b0) begin
mask_cal <= mask_cal >> 1;
//siguiente 'bit activo'
end
else begin
state <= sDone_Cal; //siguiente estado
qoutout[7:0] <= qoutout_cal; //valor encontrado
end
end
///Estado de almacenamiento
sDone_Cal :
begin
117
Captulo 9
Lgica de control
//siguiente estado
state <= sWait;
end
///Estado por defecto (reseta la FSM)
default:
begin
state <= sWait;
mask <= 12'h000;
qoutout <= 12'h000;
mask_cal <= 8'h80;
qoutout_cal <= 8'h00;
end
endcase
end
//MUX:
always
cal_reg6
cal_reg0
cal_bit
@(cal_reg11 or cal_reg10 or cal_reg9 or cal_reg8 or cal_reg7 or
or cal_reg5 or cal_reg4 or cal_reg3 or cal_reg2 or cal_reg1 or
or mask) begin
case(mask)
12'd2048: cal_bit = cal_reg10;
12'd1024: cal_bit = cal_reg9;
12'd512:
cal_bit = cal_reg8;
12'd256:
cal_bit = cal_reg7;
12'd128:
cal_bit = cal_reg6;
12'd64:
cal_bit = cal_reg5;
12'd32:
cal_bit = cal_reg4;
12'd16:
cal_bit = cal_reg3;
12'd8:
cal_bit = cal_reg2;
12'd4:
cal_bit = cal_reg1;
12'd2:
cal_bit = cal_reg0;
12'd0:
cal_bit = cal_reg11;
118
Captulo 9
Lgica de control
//MUX: cal_reg
always @(calibration_reg or mask_cal or comp) begin
case(comp)
1'd0: cal_reg = mask_cal;
1'd1: cal_reg = calibration_reg;
endcase
end
//REG: calibration_reg
always @(posedge clk or negedge por_n) begin
if (!por_n) calibration_reg <= 8'h80;
else case(state)
sWait:
default:
endcase
end
//SALIDAS COMBINACIONALES (registradas para evitar glitches!)
always @(posedge clk or negedge por_n) begin
if (!por_n) begin
precharge <= 1'b1;
precharge_n <= 1'b0;
sample <= 1'b0;
sample_n <= 1'b1;
track <= 1'b0;
eocout <= 1'b0;
qdacoutCt <= 1'b0;
end
else begin
precharge <= (state==sWait) | (state==sDone) | (state==sDone_Cal);
precharge_n <= !precharge;
sample <= (state==sPrecharge) | (state==sPrecharge_Cal);
sample_n <= !sample;
track <= (state==sPrecharge);
eocout <= (state==sDone) | (state==sDone_Cal);
qdacoutCt <= (state==sPrecharge_Cal) | (state==sSample_Cal);
end
end
119
Captulo 9
Lgica de control
assign qdacout = qoutout | mask;
assign qdacout_cal = qoutout_cal | mask_cal;
endmodule
120
CAPTULO 10
Comparador
10.1 ESPECIFICACIONES
En el captulo quinto, al presentarse las especificaciones generales para el diseo de este ADC
y analizarse en que medida contribuan a ellas cada uno de los bloques, se lleg a la conclusin de
que el comparador iba a ser el bloque crtico en cuanto al consumo, pues la lgica digital y los
DACs presentan un consumo despreciable frente al requerido por el comparador. Por lo tanto,
recordando que el presupuesto de consumo para este diseo es de unos 30A, el comparador a
disear adoptar esta especificacin y su consumo deber estar en torno a esa cifra.
Una de las especificaciones ms limitantes a la hora del diseo del comparador va a ser la
del bajo consumo, pero adems de sta, la velocidad va a jugar tambin un papel fundamental. De
toda la cadena del ADC: lgica digital, DACs y comparador, ste ltimo va a ser el bloque ms
lento y en consecuencia, el que va a limitar el throughput mximo que se va a alcanzar.
Recordemos que para este ADC se impuso uno throughput mnimo de unos 10kSPS, por lo que el
comparador, en el peor de los casos, deber ser capaz de realizar una comparacin en:
1 conversin
(4 ciclos
16 ciclos de clk
(10.1)
121
Captulo 10
Comparador
10kSPS 10000
conversiones
segundo
16
ciclos
conversin
10000
conversiones
segundo
(10.2)
ciclos
160000
segundo
16kHz
6.25 s
(en el peor de los casos, el comparador va a tener que resolver una comparacin en 6.25us)
de los clculos anteriores se deduce la frecuencia mnima del reloj del sistema; que va a ser de
160kHz, para conseguir los 10kSPS. Para tener un poco de margen y no disear en el lmite de la
especificacin, se va a definir una frecuencia para el reloj de 166kHz ( Tclk
6 s ). Por lo tanto,
con este reloj, el comparador va a tener que poder comparar las seales a su entrada en un tiempo
de 6s (caso peor).
Como ltima especificacin a destacar, hay que sealar la resolucin, es decir, la mnima
diferencia entre las seales de entrada que el comparador es capaz de discernir. Haciendo un
anlisis general es obvio que, como mnimo, el comparador debe ser capaz de distinguir una
diferencia de tensin de 1LSB de los DACs, o lo que es lo mismo:
Vresol VLSB
el nmero de bits de los DACs es de N
V fs
(10.3)
2N
2.5V , con lo
que:
Vresol
VLSB
2.5
212
610.35 V
(10.4)
El caso descrito arriba se corresponde con un caso ideal, es decir, considerando DACs ideales y
un comparador ideal (con impedancia de entrada infinita). En la realidad esto no va a ser as, con lo
que las entradas del comparador se vern un poco atenuadas y las tensiones mnimas a comparar
sern menores que las calculadas. Despus de varias simulaciones y ensayos se ha llegado a la
conclusin de que con un comparador de 15 bits de resolucin se tiene suficiente margen para que
el comparador trabaje sin ningn tipo de problema. Con lo que:
Resol 15bits
VLSB |15bits
V fs
2
2.5
76.30 V
215
(10.5)
122
Captulo 10
Comparador
Para concluir, en la tabla 10.1 se muestra un resumen de las especificaciones a cumplir por el
comparador.
Resolucin
Velocidad
Consumo
76.30V (15bits)
166k comparaciones por segundo
~30A
123
Captulo 10
Comparador
10.2 TOPOLOGA
La topologa elegida para la implementacin de un comparador con las caractersticas
descritas anteriormente, se basa en una de las topologas ms comnmente utilizadas en SAR
ADCs, la cual consta de dos bloques (preamplificador y latch) y trabaja en dos modos de
operacin (tracking y latching).
124
Captulo 10
Comparador
Como se puede apreciar en la figura, el sistema de cancelacin de offset est formado simplemente
por dos capacidades y un conjunto de switches. El objetivo de este sistema es almacenar el offset de
ambos amplificadores en las capacidades, de tal manera que durante el proceso de comparacin, la
tensin almacenada en ellas compense el efecto del offset. De esta forma, se aade un nuevo modo
de funcionamiento al comparador: modo de cancelacin de offset, durante el cual se proceder a
almacenar la tensin de offset de los amplificadores en las capacidades.
El modo de cancelacin de offset se ejecuta una vez por conversin del ADC,
aprovechando el estado de muestreo (sSample) del convertidor, en el cual los switches de
precarga (P) y muestreo (S) estn en la posicin requerida para almacenar el offset, y no es
125
Captulo 10
Comparador
necesario que el comparador realice ninguna comparacin.
Teniendo en cuenta el nuevo modo de cancelacin de offset, la secuencia de funcionamiento que
seguir el comparador para cada conversin del ADC ser la siguiente:
Durante el modo de cancelacin de offset, los switches P y S estn fijando sobre la entrada del
primer amplificador la tensin de modo comn ( Vcom ), es decir, la tensin diferencial de entrada
del primer amplificador es cero, con lo que a la salida de ste se tendr su correspondiente tensin
de offset de salida ( VOS1 ).
Por otro lado, los switches Os se mantienen cerrados, definiendo un cortocircuito entre la salida y la
entrada del amplificador 2, de esta forma, se tiene una realimentacin que queda determinada por:
(outp1 outn1)
A2
VOS 2
1 A2
VOS 2
(10.6)
126
Captulo 10
Comparador
Con ello se tiene que, durante el modo de tracking, el offset de salida del amplificador 1 quedar
totalmente compensado gracias a la tensin almacenada en las capacidades ( C ), y el offset de
entrada del amplificador 2 se compensar tambin, pero no totalmente, pues como se ha visto en la
expresin 10.6, la tensin almacenada en C no es exactamente VOS2 .
(outp0 outn0)
(inp1 inn1)
(outp0 outn0) VC
A1 (inp inn) A1
VOS 1
A1
A1
inp
A1
inp
VOS1
A1
VOS 1
A1
inn
inn
A2
VOS 2 VOS1
A2 1
(10.7)
VOS 1
A2
VOS 2
A2 1
A1 (inp inn)
A2
VOS 2
A2 1
(10.8)
(outp1 outn1)
A2
inp1 VOS 2
inn1
A2 inp1 inn1
A2
VOS 2
A2 1
A2 A1 inp inn
A2
A2 A1 inp inn
A2
VOS 2
A2 1
A2 VOS 2
A2 VOS 2
A2 A1 inp inn
(10.9)
VOS 2
Segn se demuestra en las ecuaciones anteriores, el offset residual que quedar a la salida de las dos
etapas de amplificacin ser aproximadamente igual al offset de entrada del amplificador 2 ( VOS2 ).
Este offset residual no va a ser significativo en este punto, pues las seales a comparar ya han sido
127
Captulo 10
Comparador
amplificadas anteriormente, con lo que a la salida de la ltima etapa de amplificacin el VOS2 ser
mucho menor que las seales de inters, con lo que la comparacin no se ver afectada.
Para concluir con el sistema de cancelacin de offset, sealar algunos aspectos ms en cuanto a
su diseo:
- Como se puede observar en el cronograma de la figura 10.3, la secuencia de encendido y
apagado de los switches para la cancelacin de offset es la siguiente:
P
S
Os
Tracking / Latching
OFF
OFF
OFF
Cancelacin de offset
OFF
ON
ON
En donde, los switches Os se comportan exactamente de la misma forma que el switch S, pero
con un pequeo delay aadido (~2.8ns). Este delay es necesario para que el offset de los
amplificadores se almacene de forma correcta en las capacidades C .
- El dimensionamiento de las capacidades de cancelacin de offset ( C ), va a estar
determinado fundamentalmente por el ruido K T / C . Se elegir un valor de C lo ms
pequeo posible, para favorecer la velocidad de los preamplificadores (carga menor) y reducir
el rea, y a la vez, lo suficientemente grande como para que el ruido K T / C no perturbe a la
comparacin.
Teniendo en cuenta lo anterior, se ha elegido un valor de capacidad de 2pF, para el cual se
tiene un ruido K T / C muy por debajo de la resolucin del comparador:
Vruido
K T
C
K:
T:
Temperatura (300K )
C:
capacidad
23
Vruido
45.50 V
Vresol
muestreo (2 pF )
128
76.30 V
Captulo 10
Comparador
10.3 LATCH
El principio de funcionamiento del latch se puede explicar fcilmente a partir de su circuito
equivalente: dos amplificadores inversores idnticos conectados entre s de la siguiente forma:
dVx
dt
Vx
A0 Vy
d (Vx Vy )
0
dVy
0
dt
Vy
dt
(1 A0 ) (Vx Vy )
(10.10)
A0 Vx
(Vx Vy ) |t
Vxy 0
(10.11)
entonces:
( A0 1) t
Vx Vy
Vxy 0 e
(10.12)
( A0 1)
De la expresin anterior se deduce el comportamiento del circuito: a partir de una tensin Vxy 0
inicial (tensin muestreada) el latch generar una tensin estable (Vx
amplificadores tienden a saturarse con una constante de tiempo
( A0 1)
Vy ) , pues los
. Habitualmente, para
129
Captulo 10
Comparador
El tiempo que tarda el latch en pasar de una tensin inicial Vxy 0 muy pequea a su entrada, a una
tensin final estable ( Vxy1 ) depender directamente de la constante de tiempo de los amplificadores
y del valor de tensin inicial Vxy 0 .
A0 1
ln
Vxy1
(10.13)
Vxy 0
Como se observa en la grfica, a medida que la tensin Vxy 0 muestreada es mayor, el tiempo
requerido por el latch para alcanzar un estado estable disminuye.
A partir de lo anterior, es posible definir el fenmeno de metaestabilidad, que ocurre en aquellos
casos en los que el valor Vxy 0 muestreado es tan pequeo que el latch necesitara de un tiempo
infinito para estabilizarse, es decir, nunca llega a un estado estable, apareciendo de esta forma un
valor desconocido a la salida. Por otro lado, tambin es posible la metaestabilidad en aquellos casos
en los que el tiempo de muestreo Ts (tiempo entre dos muestreos consecutivos de Vxy 0 ) fuera
insuficiente para que el latch, teniendo a su entrada una Vxy 0 determinada, no llegara a
estabilizarse.
Para evitar la metaestabilidad, es necesario garantizar que en el tiempo de muestreo disponible
( Ts ), el latch va a ser capaz de alcanzar un estado estable para la tensin Vxy 0 ms pequea posible
a su entrada.
130
Captulo 10
Comparador
En este proyecto, no se contempla el diseo de un latch especfico para el comparador, con lo
que se ha reutilizado uno disponible en las libreras de la empresa (Austriamicrosystems). Despus
de haber simulado y medido los parmetros de inters de este latch, se han obtenido las siguientes
caractersticas:
Vin|min para un Ts = 3s
Consumo
30mV
~6.2A
131
Captulo 10
Comparador
10.4 PREAMPLIFICADOR
10.4.1 Especificaciones
Las caractersticas de ganancia y velocidad del preamplificador, junto a su consumo, son las
de mayor relevancia a la hora de abordar su diseo. Pues como se introdujo anteriormente, el
preamplificador va a constituir el elemento crtico en cuanto a la velocidad y resolucin alcanzadas
por el comparador.
Para poder satisfacer las especificaciones fijadas para el comparador, se requiere que el
preamplificador a disear cumpla con lo siguiente:
- La ganancia total del preamplificador ha de ser la suficiente como para mantener, en el peor
de los casos, una tensin mnima de 30mV a la entrada del latch, y evitar de esta forma la
posibilidad de un estado metaestable.
Minima tensin a comparar: Vresol
76.30 V
Amin
Vlatch |min
Vresol
30mV
76.30 V
393.18 52dB
(10.14)
Con esta ganancia mnima del preamplificador, se asegura una resolucin para el comparador
de 15 bits.
- La velocidad del preamplificador ha de ser la suficiente como para, en el peor de los casos,
amplificar la seal de entrada hasta los valores de tensin adecuados en un tiempo menor a
Tclk
Tcomp
166kHz
Ttracking
Tclk
2
Tclk
6 s
6 s
2
3 s
(10.15)
132
Captulo 10
Comparador
- El consumo total del preamplificador no debe superar los 23.8A, para satisfacer de esta
forma, la especificacin de consumo del comparador.
En resumen, las especificaciones a cumplir por el preamplificador son: ganancia mnima de 52dB,
tiempo mximo para la amplificacin de 3s y consumo mximo de 23.8A. Para conseguir todo
esto, no va a ser factible utilizar un slo preamplificador, por lo que se ha optado por dividir la
ganancia y utilizar dos etapas amplificadoras idnticas. Con lo cual, las especificaciones fijadas
para cada una de estas dos etapas quedan como:
Ganancia mnima
T amplificacin mximo
Consumo mximo
26dB
3s
~11.9A
Aadir para concluir que, la ganancia de cada etapa deber ser un poco superior a la mnima
especificada en la tabla, pues la atenuacin introducida por las capacidades de cancelacin de offset
no se ha tenido en cuenta en el clculo anterior.
10.4.2 Topologa
La topologa a implementar para las etapas de preamplificacin, ha de ser una topologa de
tipo fully-differential, con una ganancia relativamente grande y un consumo muy reducido.
La primera arquitectura que se plantea utilizar es, la de un simple amplificador diferencial con
carga de diodos. En este caso, se disea un par diferencial de tipo N, para aprovechar al mximo la
mayor ganancia intrnseca de los transistores NMOS, pero a pesar de ello, para un presupuesto de
corriente tan reducido no es posible alcanzar la ganancia requerida.
g m1
gm2
g mA
g m3
gm4
g mB
Voutp
Voutn
Vinp g mA
g mB
Vinn g mA
g mB
Ad
(Voutp Voutn )
(Vinp Vinn )
g mA
g mB
(10.15)
133
Captulo 10
Comparador
134
Captulo 10
Comparador
IN
g m1
gm2
g mA
g m3
gm4
g mB
g m5
gm6
g mC
g m1 Vinn
I DN
IP
g m3 Voutn
g m 2 Vinp
I DP
Espejos de corriente :
g mA Vinn
g mB Voutn
g mA Vinp
g m 4 Voutp
g mB Voutp
I RN
I DP
gm6
gm4
I DP
g mC
g mB
I RP
I DN
g m5
g m3
I DN
g mC
g mB
Definiendo las ecuaciones de corriente de los nodos de salida ( Voutn , Voutn ), queda que:
I DN
I RN
IN
I DP
I RP
IP
(10.16)
g mB Voutn
g mB Voutp
Vinn
Vinp
g mB Voutn
( g mB Voutp )
( g mB Voutn )
g mC
g mB
g mA Vinn
Ad
g mC Voutn
(10.17)
g mA Vinp
g mC Voutp
g mA
g mB Voutp
g mC
g mB
(Voutp Voutn )
(Vinp Vinn )
g mA
g mC g mB
(10.18)
g mA
Para solucionar el problema con la estructura anterior, se plantea el utilizar una nueva
arquitectura. La nueva arquitectura se basa en el uso de dos lazos de realimentacin: un interno y
otro externo. Con esta solucin, la ganancia total queda repartida entre el lazo interno y externo, lo
cual da mejores resultados en cuanto al ratio ganancia-velocidad.
En la siguiente figura se muestra el esquemtico de la nueva topologa con doble lazo de
realimentacin:
135
Captulo 10
Comparador
Figura 10.10: Circuito equivalente en pequea seal del amplificador diferencial con doble realimentacin
136
Captulo 10
Comparador
gm7
g m8
g mD
g m9
g m10
g mE
g m11
g m12
g mF
IN
g m 7 Voutn _ i
I DN
g m9 Voutn
IP
g m8 Voutp _ i
I DP
g m10 Voutp
g mD Voutn _ i
g mE Voutn
g mD Voutp _ i
g mE Voutp
Espejos de corriente :
I RN
I DP
g m12
g m10
I DP
g mF
g mE
I RP
I DN
g m11
g m9
I DN
g mF
g mE
Definiendo las ecuaciones de corriente de los nodos de salida ( Voutn , Voutn ), queda que:
I DN
I RN
IN
I DP
I RP
IP
(10.19)
g mE Voutn
Voutn _ i
Voutp _ i
g mE Voutp
g mE Voutp
g mE Voutn
g mE Voutn
g mF Voutp
g mF
g mE
g mE
g mF
g mD
g mE Voutp
g mD Voutn _ i
(10.20)
g mD Voutp _ i
Ad _ e
g mF Voutn
(Voutp Voutn )
(Voutp _ i Voutn _ i )
g mD
g mF g mE
(10.21)
g mD
Ad
(Voutp Voutn )
(Vinp Vinn )
Ad _ i Ad _ e
(Voutp _ i Voutn _ i )
(Voutp Voutn )
(Vinp Vinn )
(Voutp _ i Voutn _ i )
(10.22)
g mA
g mC g mB
g mD
g mF g mE
137
Captulo 10
Comparador
Con las expresiones obtenidas del anlisis en pequea seal, es posible deducir el comportamiento
de esta nueva arquitectura. La ganancia interna ( Ad _ i ) y externa ( Ad _ e ) responden a la misma
caracterstica, con lo que su comportamiento es equivalente al variar sus respectivos transistores:
(W/L)1,2 mayor
Ad_i mayor *
(W/L)7,8 mayor
Ad_e mayor *
Ri mayor
Ad_i mayor
Re mayor
Ad_e mayor
Ratio de corriente
realimentada
(W/L)5,6 = i (W/L)3,4
i mayor
Ad_i mayor
e mayor
Ad_e mayor
* Si se realimenta mucha corriente la ganancia aumenta considerablemente, pero la corriente que pasa por M3,M9 /
M4,M10 para polarizar los diodos disminuye rpidamente, con lo que a la mnima variacin de sta, los diodos
pasarn a corte y el amplificador saturar. Es decir, el rango dinmico de entrada queda reducido al aumentar el
valor de i / e.
Tabla 10.5: Comportamiento de la ganancia en funcin del dimensionamiento de los transistores
Con la topologa presentada anteriormente, a simple vista parece factible conseguir la ganancia, la
velocidad y el consumo para el preamplificador requeridos por las especificaciones. Pero existe un
pequeo inconveniente en cuanto a la velocidad: para el peor caso, es decir, cuando el
preamplificador debe pasar de estar saturado (tensin a su entrada muy elevada) a tener a su salida
la tensin mnima (tensin a la entrada Vresol ) el tiempo que requiere para desaturarse es muy
elevado, lo cual se traduce en el incumplimiento de las especificacin de velocidad para este caso.
Para conseguir mejores prestaciones en cuanto a velocidad, y de esta forma asegurar que en el
caso peor se cumplan las especificaciones establecidas, se ha diseado un sistema de powerdown/reset, mediante el cual, se fuerzan las salidas del amplificador a Vdd y se desconectan las
alimentaciones, de esta forma se consigue que el consumo del preamplificador en este estado sea
nulo (power-down) y adems se tenga un reset fuerte y muy rpido que permita al preamplificador
desaturarse rpidamente y de esta forma cumplir con la especificacin de velocidad.
El power-down/reset se activar durante unos nanosegundos antes de que el comparador pase a
modo tracking (modo en el que el preamplificador est amplificando). Ms adelante, se presentan
138
Captulo 10
Comparador
algunas grficas de simulaciones del comparador, donde se puede observar claramente cmo acta
este sistema de power-down/reset.
Para implementar el power-down/reset, se aaden 8 transistores ms a la topologa ya presentada.
Estos nuevos transistores realizan la funcin de switches y se encargan de, por una parte, forzar las
salidas internas ( Voutn _ i , Voutp _ i ) a Vss y las salidas externas ( Voutn , Voutp ) a Vdd , y por otra, cortar el
paso de corriente por todas las ramas del circuito, para que en este estado el consumo sea nulo.
Para concluir, sealar que en el anexo A de este mismo documento, se adjunta el esquemtico de la
etapa amplificadora diseada, donde se puede apreciar el dimensionamiento de los transistores
utilizados.
139
Captulo 10
Comparador
10.4.3 Simulaciones
Para caracterizar totalmente la etapa amplificadora diseada, se han realizado distintas
simulaciones en DC, AC, TRAN y MC, con la finalidad de medir los parmetros ms relevantes de
sta. Sealar tambin, que para las simulaciones se ha empleado el anlisis de corners,
considerando los casos peores (worst case) de los parmetros de proceso de los CMOS y la
variacin de: la tensin de alimentacin ( Vsupply ), la corriente de polarizacin ( I bias ) y la
temperatura (Temp).
En la figura 10.12 se presenta una tabla con todos los parmetros medidos (valores mnimos,
mximos y tpicos) y los corners que se han simulado.
De todos los parmetros medidos, los ms relevantes para este caso particular son los sealados a
continuacin:
- Ganancia: la ganancia mnima conseguida est en torno a unos 32dB, superior a los 26dB
que se haban definido como especificacin.
- Velocidad: en la tabla se puede observar como el Settling Time Rise presenta un valor tpico
de unos 2.5s, menor que los 3s definidos en la especificacin. Sin embargo, el Settling
Time Rise mximo es de uno 4.6s, con lo que este caso queda fuera de especificaciones; pero
esto no va a ser preocupante en cuanto al funcionamiento global del comparador, pues se ha
comprobado que al tener una ganancia mnima bastante superior a la requerida, el
preamplificador alcanza una tensin de salida suficiente, a pesar de no llegar hasta el final de
su amplificacin.
- Consumo: el consumo mximo medido es de 12.1A algo superior a los 11.9A que se
define en las especificaciones. El exceso es tan solo de 0.2A, lo cual es prcticamente
despreciable con lo que lo consideraremos como vlido.
- Ruido: la tensin eficaz de ruido mxima est en torno a 46Vrms , la cual no va a influir
sobre la tensin mnima a amplificar que es de Vresol = 76.30V.
- Offset: la tensin de offset mxima medida es de 7mV, bastante elevada con respecto a la
Vresol , pero que no es preocupante pues el sistema de cancelacin de offset del comparador se
encargar de compensarla.
140
Captulo 10
Comparador
141
Captulo 10
Comparador
142
Captulo 10
Comparador
Entradas:
clk : reloj del sistema. Mediante esta entrada se le pasa a la lgica de control el reloj
requerido para secuenciar todas las seales de salida.
pd_n : power-down (activo a nivel bajo). Entrada asncrona que se corresponde con el por_n
del sistema. Cuando est activa deshabilita el latch y fuerza el power-down/reset del
preamplificador.
143
Captulo 10
Comparador
prch : precarga. Entrada sncrona que se corresponde con la seal precharge de la lgica
de control del ADC (SAR12cal). Se utiliza para conmutar correctamente los switches de
cancelacin de offset.
smpl : muestreo. Entrada sncrona que se corresponde con la seal sample de la lgica de
control del ADC (SAR12cal). Se utiliza para conmutar correctamente los switches de
cancelacin de offset.
Salidas:
clk_n : reloj del sistema negado. Seal requerida para el control del latch. En el flanco de
subida de esta seal el latch se habilita, con lo que el comparador pasa del modo tracking al
modo latching.
pd : power-down. Seal necesaria junto a pd_n, para desactivar el latch.
pd_rst : power-down/reset. Seal sncrona de salida que se encarga de resetear las etapas
preamplificadoras.
pd_rst_n : power-down/reset negada.
sprch : switch P. Seal sncrona de salida que se encarga de generar la secuencia de
activacin/desactivacin necesaria para el control de los switches P.
sprch_n : switch P negada.
s0 : switch S. Seal sncrona de salida que se encarga de generar la secuencia de
activacin/desactivacin necesaria para el control del switches S.
s0_n : switch S negada.
s1 : switch Os. Seal sncrona de salida que se encarga de generar la secuencia de
activacin/desactivacin necesaria para el control de los switches Os.
s1_n : switch Os negada.
La lgica digital que implementa la generacin de estas seales es extremadamente sencilla, pues
se basa en el uso de simples puertas lgicas y bloques de retardo. En el anexo A se muestra una
captura del esquemtico empleado para la implementacin de este bloque.
144
Captulo 10
Comparador
10.6 SIMULACIONES
Una vez definidas las caractersticas del comparador y diseados sus tres bloques principales:
preamplificador, latch y lgica de control, de tal forma que se cumpla con las especificaciones
requeridas, se pasa a simular el funcionamiento de todo el conjunto.
Con las simulaciones toplevel se comprueba que el comparador trabaje correctamente y se mueva
dentro de las especificaciones impuestas. En este caso se ha realizado una simulacin TRAN, en la
cual, las seales de entrada a comparar varan con una frecuencia de 166kHz (el reloj del ADC) y
pasan por distintos niveles de tensin extremos, para asegurar de esta forma que, el comparador
responder adecuadamente hasta en los peores casos de seales a comparar.
145
Captulo 10
Comparador
que ste no fuera compensado, pero posteriormente, tras pasar por las capacidades de
compensacin ( C ) y por la segunda etapa de amplificacin, el offset queda compensado y las
salidas ( oun1 , oup1 ) son las correctas.
Zoom
Zoom
Finalmente, para concluir con las simulaciones, se realiza un anlisis de corners para corroborar el
funcionamiento del comparador en los casos peores (worst case) de los parmetros de proceso de
los CMOS, y frente a variaciones de: la tensin de alimentacin ( Vsupply ), la corriente de
146
Captulo 10
Comparador
polarizacin ( I bias ) y la temperatura (Temp).
En la siguiente tabla, se muestran los resultados obtenidos y la lista de corners que han sido
simulados. Se puede observar cmo para el peor de los casos, a la entrada del latch se tiene una
tensin mnima de 35mV (superior a la tensin mnima de 30mV definida en la especificacin) con
lo que la comparacin se realiza de forma satisfactoria. Por otro lado, es de destacar el dato del
consumo, que est alrededor de los 32A para el caso peor, y alrededor de los 28A para el caso
tpico.
147
Captulo 10
Comparador
148
Captulo 10
Comparador
149
BLOQUE III
RESULTADOS Y CONCLUSIONES
CAPTULO 11
Anlisis y simulaciones
151
Captulo 11
Anlisis y simulaciones
152
Captulo 11
Anlisis y simulaciones
153
Captulo 11
Anlisis y simulaciones
154
Captulo 11
Anlisis y simulaciones
entrada del ADC) y realizando 16 conversiones por cada escaln de cuantificacin del ADC (16
hits per code).
155
Captulo 11
Anlisis y simulaciones
- Figura 11.4. En ella se muestran las caractersticas del INL/DNL del ADC cuando ste
prescinde de la calibracin. Como se puede observar, los errores de INL son significativos,
pues alcanzan valores de hasta
caso, la calibracin cumple con creces su cometido. Tambin se puede apreciar como, los
missing codes que se tenan con el ADC sin calibrar han sido compensados.
- Figura 6. En esta figura se representa la linealidad del DAC de calibracin (de 8 bits) aislado.
Se observa que ste presenta una buena caracterstica de linealidad, pues era de esperar, ya que
el matching para el layout elaborado se estimaba en unos 8 bits.
- Figura 7-10. Estas cuatro figuras muestran la INL y DNL del ADC calibrado y sin calibrar
para distintos errores de matching en el DAC. En el eje X se representan los cdigos del ADC,
en el eje Y el valor de la INL/DNL y en el eje Z los distintos casos de errores de matching del
DAC. Con estas simulaciones se comprueba el correcto funcionamiento de la calibracin para
distintos posibles errores de matching de los DACs.
156
Captulo 11
Anlisis y simulaciones
157
Captulo 11
Anlisis y simulaciones
158
Captulo 11
Anlisis y simulaciones
159
Captulo 11
Anlisis y simulaciones
Figura 11.7: INL del ADC sin calibracin (para distintos errores de matching del DAC)
160
Captulo 11
Anlisis y simulaciones
Figura 11.8: DNL del ADC sin calibracin (para distintos errores de matching del DAC)
161
Captulo 11
Anlisis y simulaciones
Figura 11.9: INL del ADC con calibracin (para distintos errores de matching del DAC)
162
Captulo 11
Anlisis y simulaciones
Figura 11.10: DNL del ADC con calibracin (para distintos errores de matching del DAC)
163
CAPTULO 12
Conclusiones
12.1 RESULTADOS
Al trmino de este Proyecto Fin de Carrera el trabajo realizado ha sido el siguiente:
- Estudio terico de los convertidores analgico-digital genricos: base terica de
funcionamiento, caractersticas ms relevantes, posibles arquitecturas para su implementacin
y parmetros de calidad que los definen.
- Estudio del estado del arte de los convertidores ADC de aproximaciones sucesivas: principio
de funcionamiento, ventajas e inconvenientes y problemtica asociada al matching del DAC.
164
Captulo 12
Conclusiones
- Implementacin de una topologa fully-differential de 12 bits para un SAR ADC.
Simulaciones de alto nivel a partir de modelos Verilog-A/Verilog-AMS.
- Implementacin del DAC capacitivo de 12 bits para la topologa de SAR ADC diseada:
estudio de distintas estructuras y tcnicas para optimizar el rea sin comprometer en exceso el
matching entre capacidades. Elaboracin del layout del DAC y evaluacin de su linealidad.
- Estudio, diseo e implementacin de un sistema de calibracin para compensar los errores de
linealidad del DAC generados por los problemas de matching de sus capacidades.
- Descripcin Verilog y sntesis del bloque digital de control para realizar las labores de
calibracin del DAC y ejecucin del algoritmo de bsqueda SAR.
- Estudio, diseo e implementacin del comparador requerido para el SAR ADC:
implementacin de un sistema de cancelacin de offset y evaluacin de sus prestaciones.
- Puesta en conjunto de todos los bloques diseados, simulaciones toplevel y evaluacin de
prestaciones.
Tras el trabajo realizado, el resultado obtenido ha sido la consecucin de un SAR ADC de 12 bits,
con un throughput de 10.41kSPS, y un rea y consumo estimados de 0.386 mm2 y 28.79A
respectivamente.
Comparando los resultados logrados con las especificaciones que se imponan al iniciarse este
trabajo, se puede afirmar que los objetivos han sido alcanzados. Vase la siguiente tabla
comparativa que lo justifica:
Tipo de convertidor
SAR
SAR
Topologa
Resolucin
Throughput
Consumo
rea
Fully-differential
12 bits
10kSPS
~30A
~0.4mm2
Fully-differential
12 bits
10.41kSPS
28.79A
0.386mm2 *
Como se describe ms arriba, al abordar este diseo se ha considerado necesario el uso de un DAC
165
Captulo 12
Conclusiones
calibrado para poder afrontar las especificaciones de rea. El diseo del sistema de calibracin
junto con el de la estructura del DAC ha supuesto el mayor esfuerzo a la hora de realizar este
proyecto; ha sido necesario llegar a un compromiso entre el rea del DAC y los errores de
linealidad cometidos por ste, que sern compensados por el sistema de calibracin.
Adems de todo el trabajo tcnico realizado y los resultados objetivos obtenidos, este Proyecto
Fin de Carrera a supuesto tambin, a nivel personal, una introduccin a la forma de trabajo en el
mbito de la empresa privada, la familiarizacin con las herramientas de diseo y mtodos
empleados en las empresas del sector, y una primera toma de contacto en lo que puede ser un
trabajo como ingeniero.
166
Captulo 12
Conclusiones
167
Referencias
[1] Franco Maloberti, Data Converters. Springer.
[2] Behzad Razavi. Principles of Data Conversion System Design. IEEE PRESS.
[3] Paul G. A Jespers. Integrated Converters: D to A and A to D Architectures, Analysis and
Simulation. Oxford.
[4] Phillip Allen, Douglas R. Holberg. CMOS Analog Circuit Design. Oxford University
Press.
[5] Dan Fitzpatrick, Ira Miller. Analog Behavioral Modeling with the Verilog-A Language.
Springer.
[6] Ken Kundert, Olaf Zinke. The Designers Guide to Verilog-AMS. Springer.
[7] Yasuhide Kuramochi, Akira Matsuzawa, Masayuki Kawabata. A 0.05-mm2 110uW 10b
Self-Calibrating Successive Approximation ADC Core in 0.18um CMOS. Paper
TOKYOTECH.
[8] Mahmoud Fawzy Wagday. Various Calibration Algorithms for Self-Calibrating A/D
Converters. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, VOL. 31, NO. I ,
JULY 1990.
[9] Hae-Seung Lee, David A. Hodges, Paul R.Gray. A Self-Calibrating 15bit CMOS A/D
Converter. IEEE JOURNAL OF SOLID STATE CIRCUITS, VOL SC-19, NO 6
DECEMBER 1984.
ANEXO A. Esquemticos
En el presente anexo se incluyen todos los esquemticos elaborados para este proyecto,
ordenados de mayor a menor nivel dentro de la jerarqua.
1. tb_ADC12.sch
2. ADC12.sch
3. DAC12.sch
4. track_logic.sch
5. switches_driver.sch
6. switch.sch
7. capDAC12_sim.sch
8. capDAC12_simp.sch
9. comparator.sch
10. switch_comp.sch
11. fd_opi.sch
12. comcap_control2.sch
tb_ADC12.sch
ii
ADC12.sch
iii
DAC12.sch
iv
track_logic.sch
switches_driver.sch
vi
switch.sch
vii
capDAC12_sim.sch
viii
capDAC12_simp.sch
ix
comparator.sch
switch_comp.sch
xi
fd_opi.sch
xii
compcap_control2.sch
xiii
ii
iii
iv
5. stimADC12.vams
6. cal_memory.v
7. comparator2.vams
8. track_logic.v
9. switches_driver.v
10. switch.vams
11. switch_comp.vams
12. fd_opi.vams
13. latch.vams
14. compcap_control2.v
stimADC12.vams
ii
@(negedge tb_ADC12.Iadc.eoc);
@(negedge tb_ADC12.Iadc.eoc);
@(negedge tb_ADC12.Iadc.eoc);
@(negedge tb_ADC12.Iadc.eoc);
@(negedge tb_ADC12.Iadc.eoc);
@(negedge tb_ADC12.Iadc.eoc);
@(negedge tb_ADC12.Iadc.eoc) begin
$display("\n__CAL: valor de calibracion medio BIT(11):
%d\n",tb_ADC12.Imem.cal_reg11);
$display("__CAL: valor de calibracion medio BIT(10):
%d\n",tb_ADC12.Imem.cal_reg10);
$display("__CAL: valor de calibracion medio BIT(9):
%d\n",tb_ADC12.Imem.cal_reg9);
$display("__CAL: valor de calibracion medio BIT(8):
%d\n",tb_ADC12.Imem.cal_reg8);
$display("__CAL: valor de calibracion medio BIT(7):
%d\n",tb_ADC12.Imem.cal_reg7);
$display("__CAL: valor de calibracion medio BIT(6):
%d\n",tb_ADC12.Imem.cal_reg6);
$display("__CAL: valor de calibracion medio BIT(5):
%d\n",tb_ADC12.Imem.cal_reg5);
$display("__CAL: valor de calibracion medio BIT(4):
%d\n",tb_ADC12.Imem.cal_reg4);
$display("__CAL: valor de calibracion medio BIT(3):
%d\n",tb_ADC12.Imem.cal_reg3);
$display("__CAL: valor de calibracion medio BIT(2):
%d\n",tb_ADC12.Imem.cal_reg2);
$display("__CAL: valor de calibracion medio BIT(1):
%d\n",tb_ADC12.Imem.cal_reg1);
$display("__CAL: valor de calibracion medio BIT(0):
%d\n",tb_ADC12.Imem.cal_reg0);
end
//3. conversiones
while(vin_dif<= 1.25) begin
//Fin de conversion
@(posedge tb_ADC12.Iadc.eoc) begin
$display("\nADC_result: %d %e\n", tb_ADC12.Iadc.Isar.qoutout,
display_vin); //guarda los resultados en el logFILE:
/tmp/e_ebu/sim/tb_ADC12/ams/config/[param_folder]/psf/ncsim.log. Para
extraerlos usar el script:
/fsvl01/uxvlp/Diploma_thesis/saradc_cal/bin/extract_ADC_results*
$display("\n=================================");
$display("\n __RESULT SAR ADC: 0x%h (%d) \n",
tb_ADC12.Iadc.Isar.qoutout, tb_ADC12.Iadc.Isar.qoutout);
$display("=================================\n");
//nueva tension a convertir
vin_dif = vin_dif + ((vrp - vrm)/(2**12))/8; // Input voltage
change by LSB/8 !!!
//vin_dif = vin_dif + ((vrp - vrm)/(2**12))/16; // Input voltage
change by LSB/16 !!!
end
iii
end
end
always #3000 clk = !clk;
analog begin
V(vinp, vss) <+ transition(vcom + vin_dif ,tdel,trise,tfall);
V(vinm, vss) <+ transition(vcom - vin_dif ,tdel,trise,tfall);
display_vin = V(vinp, vinm); // Display
end
endmodule
iv
cal_memory.v
cal_reg6
cal_reg5
cal_reg4
cal_reg3
cal_reg2
cal_reg1
cal_reg0
=
=
=
=
=
=
=
0;
0;
0;
0;
0;
0;
0;
error_value[7] = 8'h00;
error_value[6] = 8'h00;
error_value[5] = 8'h00;
error_value[4] = 8'h00;
error_value[3] = 8'h00;
error_value[2] = 8'h00;
error_value[1] = 8'h00;
error_value[0] = 8'h00;
cal_value = 16'h0000;
//precision de 16bits para los calculos
intermedios de los valores de calibracion
mask = 16'h00ff;
end
//MAQUINA DE ESTADOS
always @(posedge clk or negedge por_n) begin
if (!por_n) begin
state = sWait;
//inicializo variables
//i_search = 0;
//buffer_input = 0;
cal_en = 1;
cal_reg_sel = 7;
end
else
case (state)
///Estado de espera
sWait :
begin
//inicializo variables
//i_search = 0;
//buffer_input = 0;
cal_en = 1;
cal_reg_sel = 7;
//pasa al siguiente estado
if(start) state = sSearch;
else state = sWait;
end
///Estado de busqueda
sSearch :
begin
vi
if ( Iadc.eoc == 0 ) begin
state = sSearch;
//espera al EOC
//BIT10
cal_value = ( (error_value[6]-128)*256 / 2 ) - (
(error_value[7]-128)*256 / 4 );
if(cal_value >= 0) begin //round(cal_value)
if ( (cal_value & mask) >= 128 ) cal_reg10 = cal_value/256
+ 1;
else cal_reg10 = cal_value/256;
end
else begin
vii
if( ((cal_value & mask) != 0) & ((cal_value & mask) <= 128)
) cal_reg10 = cal_value/256 - 1;
else cal_reg10 = cal_value/256;
end
//BIT9
cal_value = ( (error_value[5]-128)*256 / 2 ) - (
(error_value[6]-128)*256 / 4 ) - ( (error_value[7]-128)*256 / 8 );
if(cal_value >= 0) begin //round(cal_value)
if ( (cal_value & mask) >= 128 ) cal_reg9 = cal_value/256 +
1;
else cal_reg9 = cal_value/256;
end
else begin
if( ((cal_value & mask) != 0) & ((cal_value & mask) <= 128)
) cal_reg9 = cal_value/256 - 1;
else cal_reg9 = cal_value/256;
end
//BIT8
cal_value = ( (error_value[4]-128)*256 / 2 ) - (
(error_value[5]-128)*256 / 4 ) - ( (error_value[6]-128)*256 / 8 ) - (
(error_value[7]-128)*256 / 16 );
if(cal_value >= 0) begin //round(cal_value)
if ( (cal_value & mask) >= 128 ) cal_reg8 = cal_value/256 +
1;
else cal_reg8 = cal_value/256;
end
else begin
if( ((cal_value & mask) != 0) & ((cal_value & mask) <= 128)
) cal_reg8 = cal_value/256 - 1;
else cal_reg8 = cal_value/256;
end
//BIT7
cal_value = ( (error_value[3]-128)*256 / 2 ) - (
(error_value[4]-128)*256 / 4 ) - ( (error_value[5]-128)*256 / 8 ) - (
(error_value[6]-128)*256 / 16 ) - ( (error_value[7]-128)*256 / 32 );
if(cal_value >= 0) begin //round(cal_value)
if ( (cal_value & mask) >= 128 ) cal_reg7 = cal_value/256 +
1;
else cal_reg7 = cal_value/256;
end
else begin
if( ((cal_value & mask) != 0) & ((cal_value & mask) <= 128)
) cal_reg7 = cal_value/256 - 1;
else cal_reg7 = cal_value/256;
end
viii
//BIT6
cal_value = ( (error_value[2]-128)*256 / 2 ) - (
(error_value[3]-128)*256 / 4 )- ( (error_value[4]-128)*256 / 8 ) - (
(error_value[5]-128)*256 / 16 ) - ( (error_value[6]-128)*256 / 32 ) - (
(error_value[7]-128)*256 / 64 );
if(cal_value >= 0) begin //round(cal_value)
if ( (cal_value & mask) >= 128 ) cal_reg6 = cal_value/256 +
1;
else cal_reg6 = cal_value/256;
end
else begin
if( ((cal_value & mask) != 0) & ((cal_value & mask) <= 128)
) cal_reg6 = cal_value/256 - 1;
else cal_reg6 = cal_value/256;
end
//BIT5
cal_value = ( (error_value[1]-128)*256 / 2 ) - (
(error_value[2]-128)*256 / 4 ) - ( (error_value[3]-128)*256 / 8 ) - (
(error_value[4]-128)*256 / 16 ) - ( (error_value[5]-128)*256 / 32 ) - (
(error_value[6]-128)*256 / 64 ) - ( (error_value[7]-128)*256 / 128 );
if(cal_value >= 0) begin //round(cal_value)
if ( (cal_value & mask) >= 128 ) cal_reg5 = cal_value/256 +
1;
else cal_reg5 = cal_value/256;
end
else begin
if( ((cal_value & mask) != 0) & ((cal_value & mask) <= 128)
) cal_reg5 = cal_value/256 - 1;
else cal_reg5 = cal_value/256;
end
//BIT4
cal_value = ( (error_value[0]-128)*256 / 2 ) - (
(error_value[1]-128)*256 / 4 ) - ( (error_value[2]-128)*256 / 8 ) - (
(error_value[3]-128)*256 / 16 ) - ( (error_value[4]-128)*256 / 32 ) - (
(error_value[5]-128)*256 / 64 ) - ( (error_value[6]-128)*256 / 128 ) - (
(error_value[7]-128)*256 / 256 );
if(cal_value >= 0) begin //round(cal_value)
if ( (cal_value & mask) >= 128 ) cal_reg4 = cal_value/256 +
1;
else cal_reg4 = cal_value/256;
end
else begin
if( ((cal_value & mask) != 0) & ((cal_value & mask) <= 128)
) cal_reg4 = cal_value/256 - 1;
else cal_reg4 = cal_value/256;
end
ix
//BIT3
cal_value = - ( (error_value[0]-128)*256 / 4 ) - (
(error_value[1]-128)*256 / 8 ) - ( (error_value[2]-128)*256 / 16 ) - (
(error_value[3]-128)*256 / 32 ) - ( (error_value[4]-128)*256 / 64 ) - (
(error_value[5]-128)*256 / 128 ) - ( (error_value[6]-128)*256 / 256 ) - (
(error_value[7]-128)*256 / 512 );
if(cal_value >= 0) begin //round(cal_value)
if ( (cal_value & mask) >= 128 ) cal_reg3 = cal_value/256 +
1;
else cal_reg3 = cal_value/256;
end
else begin
if( ((cal_value & mask) != 0) & ((cal_value & mask) <= 128)
) cal_reg3 = cal_value/256 - 1;
else cal_reg3 = cal_value/256;
end
//BIT2
cal_value = - ( (error_value[0]-128)*256 / 8 ) - (
(error_value[1]-128)*256 / 16 ) - ( (error_value[2]-128)*256 / 32 ) - (
(error_value[3]-128)*256 / 64 ) - ( (error_value[4]-128)*256 / 128 ) - (
(error_value[5]-128)*256 / 256 ) - ( (error_value[6]-128)*256 / 512 ) - (
(error_value[7]-128)*256 / 1024 );
if(cal_value >= 0) begin //round(cal_value)
if ( (cal_value & mask) >= 128 ) cal_reg2 = cal_value/256 +
1;
else cal_reg2 = cal_value/256;
end
else begin
if( ((cal_value & mask) != 0) & ((cal_value & mask) <= 128)
) cal_reg2 = cal_value/256 - 1;
else cal_reg2 = cal_value/256;
end
//BIT1
cal_value = - ( (error_value[0]-128)*256 / 16 ) - (
(error_value[1]-128)*256 / 32 ) - ( (error_value[2]-128)*256 / 64 ) - (
(error_value[3]-128)*256 / 128 ) - ( (error_value[4]-128)*256 / 256 ) - (
(error_value[5]-128)*256 / 512 ) - ( (error_value[6]-128)*256 / 1024 ) - (
(error_value[7]-128)*256 / 2048 );
if(cal_value >= 0) begin //round(cal_value)
if ( (cal_value & mask) >= 128 ) cal_reg1 = cal_value/256 +
1;
else cal_reg1 = cal_value/256;
end
else begin
if( ((cal_value & mask) != 0) & ((cal_value & mask) <= 128)
) cal_reg1 = cal_value/256 - 1;
else cal_reg1 = cal_value/256;
end
//BIT0
cal_value = - ( (error_value[0]-128)*256 / 32 ) - (
(error_value[1]-128)*256 / 64 ) - ( (error_value[2]-128)*256 / 128 ) - (
(error_value[3]-128)*256 / 256 ) - ( (error_value[4]-128)*256 / 512 ) - (
(error_value[5]-128)*256 / 1024 ) - ( (error_value[6]-128)*256 / 2048 ) - (
(error_value[7]-128)*256 / 4096 );
if(cal_value >= 0) begin //round(cal_value)
if ( (cal_value & mask) >= 128 ) cal_reg0 = cal_value/256 +
1;
else cal_reg0 = cal_value/256;
end
else begin
if( ((cal_value & mask) != 0) & ((cal_value & mask) <= 128)
) cal_reg0 = cal_value/256 - 1;
else cal_reg0 = cal_value/256;
end
xi
comparator2.vams
analog begin
//conecto las ftes de corriente a una resistencia (cualquiera) porque si
no, tenemos fuentes de corriente sin conectar y el simulador
// funciona mal: una fte de corriene fuerza una corriente por ella, pero
si esta sin conectar.. no pasa corriente por ella!!! (inconcluencia para el
simulador)
V(ibias2u[2], vssa) <+ I(ibias2u[2], vssa)/2e-6;
V(ibias2u[1], vssa) <+ I(ibias2u[1], vssa)/2e-6;
V(ibias2u[0], vssa) <+ I(ibias2u[0], vssa)/2e-6;
xii
initial begin
cn_n = (V(inp, inn) > resol) ? 1 : 0;
cp_n = !cn_n;
end
always @(negedge clk) begin
cn_n = (V(inp, inn) > resol) ? 1 : 0;
cp_n = !cn_n;
end
endmodule
xiii
track_logic.v
xiv
switches_driver.v
SC;
&& SC);
!SC;
&& !SC);
endmodule
xv
switch.vams
xvi
switch_comp.vams
xvii
fd_opi.vams
//AMPLIFICADOR
if (Ad*V(inp,inn) > Vsat) begin
V(outp, vssa) <+ vcom + Vsat/2;
xviii
xix
latch.vams
xx
initial begin
cn_n = 1;
cp_n = 1;
end
always @(posedge sclk or posedge latch_reset) begin
if(latch_reset == 1) begin
#1 cn_n = 1;
#1 cp_n = 1;
end
else begin
#4 cn_n = (V(inp, inn) > resol) ? 1 : 0;
#4 cp_n = !cn_n;
end
end
endmodule
xxi
compcap_control2.v
xxii
1. ADC12_cal.m
2. DAC.m
3. calSAR.m
ADC12_cal.m
err_vector_calDAC,
err_vector_calDAC,
ii
%conversion
[Vconv,
Vcal,
Vout]
=
DAC(err_vector_convDAC,
code_matrix_conv, [1 zeros(1,7)]);
VdacB = Vconv';
err_vector_calDAC,
%redondeo a 8bits
iii
binario
err_vector_calDAC,
err_vector_calDAC,
%representacion grafica
subplot(3,2,5);
hold on;
plot(codein_conv, Vin/Vlsb_conv, 'b');
plot(codein_conv, Videal/Vlsb_conv, 'g');
plot(codein_conv, Vdac/Vlsb_conv, 'r');
hold off;
title('Vdac-ideal vs. Vdac-real(sin calibrar)');
xlabel('Input (code)'); ylabel('Output (LSB)');
% FDT del DACideal y del DACreal(con calibracion) - - %representacion grafica
subplot(3,2,6);
hold on;
plot(codein_conv, Vin/Vlsb_conv, 'b');
iv
DAC.m
vi
+ Cpcal_conv) *
+ Cc_sub1_conv);
+ Cps2_conv) *
Cc_sub2_conv);
+ Cps1_conv) *
Cc_sub2_conv);
+ Cps1_conv) *
Cc_sub1_conv);
Cc_sub1_conv) /
Cc_sub2_conv)
Cc_sub2_conv)
Cc_sub1_conv)
Fsub2_conv
Vdac_conv_sub1
Fsub1_conv
%% calDAC --------------------------------------------------------------Z
%definicion del calDAC ------------------------C_cal = [8 ; 4 ; 2 ; 1 ; 8 ; 4 ; 2 ; 1];
% --- % //C_cal(1) -> MSB
Ct_cal = 1;
% --- %
Cc_cal = (16/15) + 0.014; % --- % + parasitic (0.014)
Catt_cal = 1/6;
% --- %
Cps2_cal = 0.2294; % --- % parasitc en subDAC_cal (0.2294)
Cpm_cal = 0;
% --- %
Cpconv_cal = CD_conv + Cpm_conv + sum(C_conv_main);
%carga del calDAC,
en este caso es la capacidad del convDAC
err_vector_calDAC = err_vector_calDAC(:); %aplicacion de los errores
C_cal = C_cal .* (err_vector_calDAC(1:end)/100 + 1);
C_cal_sub2 = C_cal(5:8);
C_cal_sub1 = C_cal(1:4);
CB_cal = ((Cpm_cal + Cpconv_cal) * Catt_cal) / (Cpm_cal + Cpconv_cal +
Catt_cal);
CC_cal = ((Cps2_cal + sum(C_cal_sub2) + Ct_cal) * Cc_cal) / (Cps2_cal +
sum(C_cal_sub2) + Ct_cal + Cc_cal);
CA_cal = ((CB_cal + sum(C_cal_sub1)) * Cc_cal) / (CB_cal + sum(C_cal_sub1)
+ Cc_cal);
CD_cal
=
((CC_cal
+
sum(C_cal_sub1))
*
Catt_cal)
/
(CC_cal
+
sum(C_cal_sub1) + Catt_cal);
vii
viii
calSAR.m
%BITi activo
ix