Академический Документы
Профессиональный Документы
Культура Документы
Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB
Abstrak
Abstrak Pada praktikum Modul I Parameter gerbang
logika telah dilakukan beberapa rangkaian percobaan , yaitu
percobaan voltage transfer characteristic dan noise margin
(dari IC 74LS04), pencarian nilai NML dan NMH,
percobaan delay propagasi, pemverifikasian fungsi logika,
pembuatan rangkaian kombinasional sederhana, dan
percobaan berbang logika NOR TTL.
Kata kunci: IC TTL, IC CMOS, Voltage transfer,
Noise margin, Delay propagasi.
1.
PENDAHULUAN
2.
STUDI PUSTAKA
2.1
3.
JUDUL SUB-BAB
Gate Delay
1.
2.
3.
Delay Propagasi
4.
5.
6.
METODOLOGI
Mengawali praktikum
a.
b.
c.
Percobaan 1
Voltage transfer characteristic dan noise margins
dari IC 74LS04
Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB
a.
b.
b.
c.
c.
e.
f.
g.
Didapatkan sinyal
dalam mode X-Y
keluaran
inverter
f.
g.
j.
Percobaan 3
Delay propagasi
a.
Parameter
b.
c.
Percobaan 2
Mencari nilai NML DAN NMH
a.
e.
i.
e.
f.
g.
j.
k.
l.
Percobaan 5
Rangkaian kombinasional sederhana
a.
b.
c.
Diverifikasi
fungsionalitas
rangkaian
dengan memberikan kombinasi berbagai
input yang mungkin, dicatat dan
dibandingkan hasilnya dengan true table
yang diharapkan.
Percobaan 6
Gerbang logika NOR TTL
Percobaan 4
a.
b.
c.
c.
e.
f.
Mengakhiri percobaan
4.
a.
b.
c.
VIH : 4.4 V
VOL : 0.4 V
VIL : 4 V
Sehingga
NMH
= VOH - VIH
= VIL-VOL
= 4 V 0.4 V = 3.6 V
VIH min 4 V
VIH : 4.6 V
VOL : 0.4 V
VIL : 4 V
Sehingga
NMH
NML
= VOH - VIH
= 5.67 V 4.6 V = 1.07 V
= VIL-VOL
Parameter
Percobaan
Datasheet
74LS08 [4]
tPHL
3.75 ns
Typ 2.5 ns ,
max 5 ns
tPLH
2.5 ns
tPD
3.75 ns
2.5 ns
tPD (AVERAGE)
3.125 ns
2.25 ns
= 4 V 0.4 V = 3.6 V
Datasheet IC 74LS04 [3]
VOH min 2.5 V
VIH min 2 V
IC
P1
P2
P3
F1
(Output
IC 1)
F2
(Output
IC 2)
Gambar 13 Bentuk rangkaian kombinasional sederhana
Tabel 3 Hasil percobaan gerbang logika NOR
Q1
(Perhitungan)
Q2
(Percobaan)
V (V)
0.153
4.41
4.36
4.35
F
perhitungan
F
percobaan
V (V)
4.1
0.119
0.053
0.103
Node
A
C
1
0.855
0.133
5.080
5.10
4.58
1.737
1.033
2.985
0.336
3.492
2.481
2.498
1.750
0.927
0.873
4.98
0.732
2.628
1.860
0.981
0.923
4.98
0.783
5.
KESIMPULAN
DAFTAR PUSTAKA
Mervin T Hutabarat, Arif Sasongko,
Praktikum Sistem Digital, Laboratorium Dasar
Teknik Elektro ITB, Bandung, 2014.
[1]. http://www.sharemyeyes.com/2013/04/m
engenal-gerbang-logika-logic-gate.html,
2
Oktober 2014, 10:02
[2]. http://www.isi.edu/~vernier/EE327/cd40
07_intersil_datasheet.pdf, , 2 Oktober 2014,
10:30
[3]. http://ecee.colorado.edu/~mcclurel/sn74ls
04rev5.pdf, 2 Oktober 2014, 11:39
[4]. http://www.skot9000.com/ttl/datasheets/
8.pdf, , 2 Oktober 2014, 11:45