Академический Документы
Профессиональный Документы
Культура Документы
EDITORIAL
QUARK
Editorial
Editorial
N 1
Director de la Coleccin Club Saber Electrnica
Ing. Horacio D. Vallejo
Jefe de Redaccin
Pablo M. Dodero
Club Saber Electrnica es una publicacin de
Saber Internacional SA de CV de Mxico y
Editorial Quark SRL de Argentina
Editor Responsable en Argentina y Mxico:
Ing. Horacio D. Vallejo
Administracin Argentina:
Teresa C. Jara
Administracin Mxico:
Patricia Rivero Rivero
Comercio Exterior Argentina:
Hilda Jara
Comercio Exterior Mxico:
Margarita Rivero Rivero
Director Club Saber Electrnica:
Luis Leguizamn
Responsable de Atencin al Lector:
Alejandro A. Vallejo
Coordinador Internacional
Jos Mara Nieves
Publicidad
Argentina: 4301-8804 - Mxico: 5839-5277
Staff
Victor Ramn Rivero Rivero
Ismael Cervantes de Anda
Olga Vargas
Natalia Ferrer
Carla Lanza
Valeria Marino
Diego Pezoa
Gastn Navarro
Fernando Ducach
Areas de Apoyo
Catalina Jara
Teresa Ducach
Diego Bougliet
Fernando Flores
Claudio Gorgoretti
Paula Vidal
Ral Romero
Internet: www.webelectronica.com.ar
Web Manager: Luis Leguizamn
Club Saber Electrnica. Fecha de publicacin: enero 2005.
Publicacin mensual editada y publicada por Editorial
Quark, Herrera 761 (1295) Capital Federal, Argentina
(005411-43018804), en conjunto con Saber Internacional SA
de CV, Av. Moctezuma N 2, Col. Sta. Agueda, Ecatepec de
Morelos, Mxico (005255-58395277), con Certificado de Licitud del ttulo (en trmite). Distribucin en Mxico: REI SA
de CV. Distribucin en Argentina: Capital: Carlos Cancellaro e Hijos SH, Gutenberg 3258 - Cap. 4301-4942 - Interior:
Distribuidora Bertrn S.A.C. Av. Vlez Srsfield 1950 - Cap.
Distribucin en Uruguay: Rodesol SA Ciudadela 1416
Montevideo, 901-1184 La Editorial no se responsabiliza por
el contenido de las notas firmadas. Todos los productos o
marcas que se mencionan son a los efectos de prestar un servicio al lector, y no entraan responsabilidad de nuestra parte. Est prohibida la reproduccin total o parcial del material
contenido en esta revista, as como la industrializacin y/o
comercializacin de los aparatos o ideas que aparecen en los
mencionados textos, bajo pena de sanciones legales, salvo
mediante autorizacin por escrito de la Editorial.
Revista Club Saber Electrnica, ISSN: 1668-6004
Editorial
Edi-
TECNICAS
DIGITALES
En nuestro pas, as como en otros pases de habla hispana, se comprueba que
existe falta de informacin tcnica didctica, razn por la cual suele ser tarea de
las revistas tcnicas promover la divulgacin de esta "maravillosa" ciencia que es
la electrnica.
Estas publicaciones tcnicas, mensuales en su mayora, no abordan un tema
con suficiente profundidad, muchas veces necesaria para una pequea parte de
sus lectores habituales pero, incluso as, ellas, desde mi punto de vista, son el nico
recurso disponible para los tcnicos de nivel medio para aumentar su caudal de
conocimientos tanto tericos como prcticos.
Alguien podr argumentar que existen docenas de libros y revistas de procedencia extranjera, para satisfacer las necesidades de nuestros tcnicos. Pero,
cuntos pueden leer fluidamente ingls, alemn u otras lenguas para entender
ciertas publicaciones extranjeras? Y cuntos tienen el poder adquisitivo para comprar tales publicaciones? Ni hablar de los libros extranjeros, que representan una
inversin que no est al alcance de todos. Adems, est claro que la forma de impartir conocimientos no es siempre la ms afn a nosotros.
Por los motivos expuestos y por todos los argumentos esgrimidos en mis obras
anteriores, decid ofrecerles este modesto trabajo, muy simple, sobre un tema todava ms simple, pero que segn espero llenar algunas lagunas de los aficionados
a la electrnica, en particular respecto de la llamada electrnica digital.
Esta obra est destinada a todos los "amantes de la electrnica digital" y a
quienes trabajan con computadoras digitales, sistemas de transmisin en PCM
(Pulse Code Modulation: modulacin por impulsos codificados), telesealizacin
y/o telesupervisin digital, servomecanismos, sistemas de telemedicin numrica,
etc, y que desean comprender el funcionamiento bsico de tales sistemas.
Como es usual, aprovecho este espacio para dedicar este texto y agradecer a
quienes han marcado una "hermosa" huella en mi vida.
INDICE
DE
LA
OBRA
COMPLETA
Comparadores..............................................................................................................................41
Circuito sumador .......................................................................................................................44
Comparador de Bit de paridad............................................................................................46
Obtencin de otras funciones lgicas............................................................................47
ELEMENTOS DE MEMORIA.......................................................................................................49
Introduccin.................................................................................................................................49
Flip-flops.........................................................................................................................................49
Flip-flops R-S.................................................................................................................................50
Flip-flops J-K..................................................................................................................................53
Flip-flops T......................................................................................................................................54
Flip-flops R-S sincronizado por nivel...............................................................................56
Flip-flops master slave (Maestro-esclavo)..................................................................58
Flip-flops sincronizados por flancos...............................................................................60
Registros ........................................................................................................................................62
Registros de desplazamiento .............................................................................................62
DISEO DE CIRCUITOS SECUENCIALES.............................................................................67
Introduccin..................................................................................................................................67
Contadores asncronos...........................................................................................................67
Contadores sncronos ............................................................................................................69
Contadores sncronos con acarreo..................................................................................71
Contador sncrono ascendente-descendente............................................................71
Diseo de circuitos secuenciales - Mapa de Kanaught........................................73
Obtencin de la ecuacin caracterstica de un Flip-flop R-S.............................73
Funcin caracterstica del Flip-flop J-K..........................................................................74
Funcin caracterstica del Flip-flop T..............................................................................74
Diseo de un contador BCD natural..................................................................................75
Contadores en anillo ................................................................................................................78
MONTAJES CON CIRCUITOS INTEGRADOS DIGITALES.................................................81
Temporizador de perodo prolongado.............................................................................81
Otro temporizador......................................................................................................................85
Instrumento musical de 3 octavas...................................................................................87
Divisor para aplicaciones lgicas....................................................................................87
Generador de escaln..............................................................................................................87
Generador de ciclo activo variable ..................................................................................87
Duplicador de tensin.............................................................................................................88
Multiplicador de tensin.......................................................................................................88
Alarma fotosensora..................................................................................................................88
Generador CMOS de 50Hz / 60Hz .......................................................................................88
Oscilador monoestable CMOS ............................................................................................89
Otro monoestable CMOS ........................................................................................................89
Biestable CMOS...........................................................................................................................89
Biestable CMOS...........................................................................................................................89
Termmetro digital...................................................................................................................89
Generador de funcin..............................................................................................................92
Filtro pasa banda........................................................................................................................92
C OMPUERTAS L GICAS
Y SUS A PLICACIONES
Introduccin
Podemos decir que la "electrnica" es la ciencia que estudia la conduccin elctrica tanto en el
vaco, en los gases o en los semiconductores, utilizando dispositivos basados en estos fenmenos,
como por ejemplo los bulbos de vaco (actualmente en desuso, salvo raras excepciones), transistores, diodos, etc.
No es necesario decir dnde los componentes
electrnicos toman parte en nuestra vida: basta
mirar alrededor y veremos decenas de aplicaciones de la electrnica.
La electrnica digital, al contrario de la lineal
o analgica, no manipula seales, ya sea de corriente o de tensin continua; utiliza en cambio seales discretas, o sea, seales elctricas que apenas poseen dos condiciones o estados posibles.
Las seales que caracterizan la voz humana,
por ejemplo, varan en amplitud y frecuencia, con
el tiempo. Esto quiere decir lo siguiente: en un
momento dado la seal presenta una cierta amplitud y determinada frecuencia. Un instante despus
puede ocurrir la variacin de esta amplitud en forma continua hasta alcanzar, digamos, un cierto nivel, despus de lo cual volver a variar en sentido
contrario, de forma tambin continua, a medida
que transcurre el tiempo. La amplitud de esta seal (seal analgica) podr asumir cualquier valor
entre dos establecidos con anterioridad, tal como
se grafica en la figura 1.
Figura 1
en forma de
Figura 2
tensin. Note cmo la
tensin vara repentinamente entre los dos
estados: estado alto y
estado bajo.
El estado alto puede ser
caracterizado como la
tensin
"ms positiva" de la seal y el estado bajo
por la tensin "ms negativa" de esa seal. Puede ser a la inversa, es decir: estado alto = tensin ms negativa,
y estado bajo = tensin ms positiva; en este ltimo caso decimos que la lgica usada es la negativa (lgica negativa) y, evidentemente, en el primer
caso decimos que la lgica es positiva, o sea, al
mayor valor, el estado alto, y al menor, el estado
bajo (lo que est perfectamente de acuerdo con
nuestros principios).
Tambin es usual representar cada uno de los
dos estados de una seal digital por dos smbolos
matemticos: el "0" (cero) y el "1" (uno o unidad),
y ah, nuevamente, podremos aplicar una de las
dos lgicas, o sea:
Lgica positiva:
"1" - corresponde al mayor valor de tensin de
la seal digital
"0" - corresponde al menor valor de tensin de
la seal digital
En las seales digitales, al contrario de las analgicas, la amplitud vara abruptamente de un valor lmite a otro tambin lmite, no existiendo estados o fases intermedias entre estos dos lmites.
La figura 2 representa varias seales digitales
Lgica negativa:
"1" - corresponde al menor valor de tensin de
la seal digital
"0" - corresponde al mayor valor de tensin de
la seal digital
T CNICAS D IGITALES
En la figura 3 se expone mejor lo que acabamos de afirmar sobre lgica positiva y negativa.
Tambin se acostumbra identificar los dos estados lgicos por las iniciales de las palabras Bajo (B) y Alto (A), pero debido a la penetracin de
obras de procedencia inglesa o norteamericana en
nuestro pas, se usa la convencin de las letras L y
H, respectivas iniciales de "low" (lase: " lou", bajo) y de "high" (lase "jaig", alto).
Las seales digitales pueden obtenerse a partir
de elementos elctricos o electrnicos propiamente dichos. De hecho, una lmpara incandescente,
por ejemplo, posee slo dos estados bien definidos
de funcionamiento: apagada o encendida. A cada
una de estas dos condiciones se puede asociar un
estado lgico que tanto podr ser el 0 (cero) o el 1
(uno), o sea:
Figura 3
lmpara encendida - 0 (o 1)
lmpara apagada - 1 (o 0)
Se consiguen resultados semejantes si sustituimos la lmpara incandescente por el contacto de
un rel o incluso por un interruptor de tipo conecta-desconecta de tipo convencional. El pasaje o no
pasaje de corriente por un cable, tambin caracteriza los dos estados lgicos de la electrnica digital. Ciertamente, el lector hallar una gran cantidad de dispositivos de dos estados, capaces de caracterizar cualquier seal digital.
Es obvio que, en la actualidad, nadie usar una
lmpara o un rel salvo rarsimas excepciones, para caracterizar cada uno de los dos estados binarios. Para eso se usan los circuitos a base de componentes electrnicos capaces de cumplir funciones lgicas, en que los smbolos 0 y 1 se traducen
por dos niveles, perfectamente definidos, de una
tensin elctrica (circuitos lgicos). Originalmente esos circuitos eran realizados con componentes
discretos, hasta el advenimiento de los denominados circuitos integrados a comienzo de los aos
'60, que como sabemos es un microcircuito cuyos
elementos se encuentran asociados, de manera inseparable, sobre un pequesimo material semiconductor, normalmente de silicio, de superficie
del orden de 10 mm2. Estos microcircuitos son finalmente encapsulados en un material aislante cuya finalidad es propiciar la debida resistencia mecnica. Adems de este encapsulado, los CI poseen varios "pines" ("patitas") metlicos que posibilitan la conexin entre algunos puntos del mi-
crocircuito con componentes, o incluso otros circuitos (integrados o discretos), externos al CI propiamente dicho; adems, estas "patitas" tambin
tienen por objetivo la soldadura o fijacin del CI a
una placa de montaje. Gracias a los circuitos integrados fue posible, no slo obtener un nico circuito digital en una nica pastilla, sino varios de
estos circuitos lgicos, lo que disminuye considerablemente el costo de un proyecto y, en consecuencia, el costo del dispositivo en el que toman
parte. Tal implementacin (integracin) no se limita slo a circuitos digitales; la misma tambin
se aplica a circuitos lineales.
En este ltimo caso, el CI recibe la designacin
especfica de circuito integrado lineal y, en el otro,
recibe el nombre de circuito integrado no lineal o
circuito integrado lgico, o tambin circuito integrado digital.
La mayora de los circuitos integrados, principalmente los digitales, tienen exteriormente el aspecto indicado en la figura 4.
Figura 4
C OMPUERTAS L GICAS
electrnica digital. El debido agrupamiento de estos circuitos bsicos permite la realizacin de operaciones ms complejas de la electrnica digital;
es necesario, por lo tanto, una atencin muy especial al estudio que sigue a fin de poder, en un futuro no lejano, entender y, quizs, elaborar circuitos lgicos altamente complejos.
Para que el lector tenga una idea de cun importantes son estos circuitos lgicos, basta que haga una analoga con las cuatro operaciones fundamentales (+, -, x, y %) de las matemticas: a partir de ellas se cre una enorme ciencia que poca
gente conoce en su totalidad. Lo mismo ocurre
con la electrnica digital!
Para describir con cierta claridad el comportamiento de cada uno de los circuitos lgicos apelamos a nuestro elemento conocido: el "rel", con
sus contactos, y nuestra no menos conocida lmpara incandescente.
Circuito Lgico "Y"
Consideramos el circuito elctrico de la figura
5 en el cual la bobina del rel RL1, cuando est
debidamente alimentada por la tensin de la fuente de alimentacin B1 de Vcc volt, cierra su contacto A y la tensin Vcc ser aplicada al interruptor B del segundo rel cuyo comportamiento es similar al anterior, si bien le toca a ste realizar el
ltimo enlace para que se encienda la lmpara
LPD1.
S US A PLICACIONES
Figura 5
Figura 7
T CNICAS D IGITALES
(estado lgico bajo - 0) porque el contacto B de
RL2 impide que la lmpara se encienda. As seguimos teniendo el siguiente cuadro descriptivo:
a H (1)
= s L (0) - lmpara apagada
b L (0)
La lmpara LPD1 slo se encender cuando los
contactos A y B de los rels estn cerrados, lo que
ocurre nicamente si se aplica, simultneamente, la
tensin Vcc (estado alto - H) en ambas entradas, a
y b, tal como se ve en la figura 8. Ser:
a H (1)
= s H (1) - lmpara encendida
b H (1)
Figura 8
Figura 9
para un operador AND de dos entradas y una nica salida. Representando la condicin de ausencia
de tensin por "0" (cero) y la condicin de existencia de tensin (Vcc) por "1" (uno) y atendiendo a la caracterstica fundamental del circuito lgico Y, podemos decir que el circuito queda completamente definido por la siguiente Tabla de Verdad (se llama as a la tabla que define el funcionamiento de un componente):
ENTRADA
a
b
0
0
0
1
1
0
1
1
SALIDA
s
0
0
0
1
C OMPUERTAS L GICAS
Figura 10
S US A PLICACIONES
Ser entonces:
a H (1)
s H (1) - lmpara encendida
b L (0)
a L (0)
s L (0) - lmpara apagada
b L (1)
Donde a y b indican las dos entradas del circuito de la figura 10 y s su salida.
Ahora, supongamos que slo se aplica la tensin de la batera en la entrada b. Como ambos extremos del solenoide de RL2 estn sometidos a
una tensin elevada, implica la conmutacin del
contacto B asociado a ese rel; con lo cual la lmpara LPD1 se encender (estado lgico alto en la
salida del circuito). Matemticamente:
a L (0)
s H (1) - lmpara encendida
b H (1)
La lmpara LPD1 tambin se encender cuando el solenoide del rel RL1 est debidamente alimentado con la tensin, Vcc, de la batera, tal como se muestra en la figura 11.
Figura 11
SALIDA
s
0
1
1
1
SALIDA
s
L
H
H
H
Donde: L = O y H = 1
Del anlisis de las tablas de verdad de los operadores lgicos vistos podemos llegar a la siguiente conclusin:
- el operador Y puede ser asociado a la operacin "multiplicacin", y el operador lgico O a
"suma".
- el comportamiento de estos dos circuitos l-
T CNICAS D IGITALES
gicos es "dual": el circuito Y slo proporciona 1
(o H) en su salida nicamente cuando se aplica a
ambas entradas el estado lgico 1 (H); la salida
del operador lgico O (o L) slo asume el estado
lgico O (o L) cuando, simultneamente, todas
sus entradas son llevadas al estado lgico O (L).
La figura 13 presenta los smbolos comnmente usados para la representacin grfica del operador O.
Figura 13
En la figura 14 se
representa una compuerta "O" de tres entradas cuya tabla de
verdad es la siguiente:
ENTRADA
a b c
L L L
H L L
L H L
H H L
L L H
H L H
L H H
H H H
Figura 14
SALIDA
s
L
H
H
H
H
H
H
H
Tal como sucede en el circuito lgico Y, el circuito lgico O tambin puede ser implementado
de muchas maneras diferentes de la considerada
en la figura 10, tambin teniendo aqu particular
Figura 15
SALIDA
s
0
1
C OMPUERTAS L GICAS
ENTRADA
a
L
H
SALIDA
s
H
L
S US A PLICACIONES
Figura 19
Figura 17
Los dos primeros rels se encuentran desactivados (nivel de entradas bajo), por lo cual sus resEn los casos en que una negacin se encuentra pectivos contactos no proporcionan el camino de
en una entrada o est en una salida de un circuito corriente para que el tercer rel (RL 3) opere; el
lgico, se utiliza el crculo pequeo para represen- cual, en estas condiciones, proporciona la alimentar tal negacin, lo que se representa como lo mos- tacin a la carga (LPD 1), lo que se interpreta cotrado en la figura 18.
mo un estado "alto" en la salida del circuito. Por lo
Figura 18 tanto, podemos establecer lo siguiente:
a L (O)
s H (1) - lmpara encendida
b L (O)
Cuando se activa un rel cualquiera, como
consecuencia de aplicar un "1" lgico en la entrada correspondiente, aun as el tercer rel permanecer inactivo y la lmpara encendida. Matemticamente:
a (o b) L (O)
s H (1) - lmpara encendida
b (o a) H (1)
Cuando se aplica un "1" lgico en ambas entradas a y b del circuito en forma simultnea, tal como se representa en la figura 19, los rels RL1 y
RL2 son debidamente alimentados y, a travs de la
conmutacin de los respectivos contactos A y B,
proporcionan una alimentacin al rel RL3, con lo
cual conmuta y la salida pasa a "0", es decir, la
lmpara se apagar como consecuencia de no haber tensin entre sus bornes.
Lo dicho se puede representar de la siguiente
manera:
T CNICAS D IGITALES
a H (1)
s L (O) - lmpara apagada
b H (1)
Figura 22
SALIDA
s
1
1
1
0
El trmino "puerta" o "compuerta", para designar un operador lgico, es de uso corriente y ampliamente divulgado en nuestro pas. Resulta de la
traduccin de la palabra "gate".
Figura 20
Figura 21
El smbolo
del circuito "NO
Y" se representa
en la figura 21.
La figura 22 presenta algunas grficas bastante difundidas, principalmente en Europa, para el circuito lgico "NO Y".
10
C OMPUERTAS L GICAS
S US A PLICACIONES
Un circuito NOR tiene como propiedad caracterstica el hecho de presentar la salida s = 1 cuando, "y slo cuando", todas sus entradas se encuentran en "0". En los circuitos con ms de dos entradas, la propiedad caracterstica, que define el circuito, tambin se mantiene. Los smbolos ms
usuales para representar un circuito NOR de dos
entradas estn representados en la figura 26.
Figura 24
Figura 26
La figura 25 muestra un circuito correspondiente a un operador NOR de dos entradas. En las condiciones en que se presentan los contactos A y B de
los rels de la figura 25, la lmpara LPD1 enciende. Notar que ambos rels RL1 y RL2 se encuentran desactivados o, lo que es lo mismo, ambas entradas estn en nivel bajo. Matemticamente:
a y b L(O) s H(1) -" lmpara encendida"
Figura 25
SALIDA
s
1
0
0
0
Figura 27
11
T CNICAS D IGITALES
- un circuito "0" (para los rels RL1 y RL2)
- un circuito "NAND" (para los rels RL3 y
RL4) y
- un circuito "Y" (para los rels RL5 y RL6)
Para facilitar el anlisis del circuito consideramos cada una de las cuatro combinaciones posibles con sus dos entradas a y b.
1) a O (L) y b O (L)
Como las entradas a y b estn en nivel bajo (0 volt o tierra) los rels RL1 a RL4 mantienen
sus respectivos contactos A, B, C y D en la posicin indicada en la figura 27. Como consecuencia, RL5 opera gracias a la presencia del nivel alto aplicado a l va los contactos C y D; la operacin de RL5 cierra el contacto E, pero la tensin de la batera es incapaz de alcanzar la lmpara porque RL6 se encuentra desactivado y su
contacto F abierto. Por lo tanto, la lmpara
LPD1 permanece apagada.
3) a 1 (H) y b O (L)
Cuando la entrada a est en nivel alto, el rel RL1 debe operar y, a travs de su contacto A,
proporciona la debida alimentacin al solenoide
de RL6 el cual cierra su contacto F, encendiendo
la lmpara ya que la conmutacin de RL3, por el
nivel alto presente en la entrada a, no afecta en
nada el comportamiento de RL5, el cual se mantiene activado gracias a la presencia del contacto
D de RL4 (la entrada b permanece en estado bajo para el anlisis que acabamos de realizar). El
circuito equivalente para esta otra condicin se
muestra en la figura 29. Podemos escribir:
Figura 29
a en 1 (H)
s en 1 (H) - lmpara encendida
b en 0 (L)
4) a 1 Z (H) y b 1 (H)
El nivel alto en ambas entradas hace operar a
ambos rels RL1 y RL4. La conmutacin de RL1
y RL2 hacen que RL6 tambin opere, cerrando
parcialmente, el vnculo de alimentacin para la
lmpara.
En este caso, tanto RL3 como RL4 estn energizados y el solenoide de RL5 no recibe alimentacin por lo que su contacto E permanece en la
condicin de reposo (abierto), con lo
cual la salida toma el estado "0", es decir,
la lmpara permanece apagada. La figura 30 muestra la posicin de los contactos A a F bajo estas condiciones.
Matemticamente:
Si a en 1 (H) y b en 1 (H)
entonces s en o (L) lmpara apagada
La tabla verdad del circuito lgico "O EXCLUSIVO" se reduce a:
12
C OMPUERTAS L GICAS
Figura 30
ENTRADA
a
b
0
0
0
1
1
0
1
1
SALIDA
s
0
1
1
0
S US A PLICACIONES
para forFigura 32
mar el circuito analizado. El
smbolo
del circuito O EXCLUSIVO ms utilizado est representado
Figura 33
en la figura 32. La figura 33 muestra dos
smbolos ms, bastante difundidos. Es costumbre, para simplificar,
designar el circuito que estamos analizando como
"O EX", en idioma ingls se lo llama "EXCLUSIVE OR" o abreviadamente "EX OR", expresin
sta de uso bastante difundido en nuestro idioma.
As como a las salidas de los operadores O e Y
fueron asociados circuitos de negacin para formar sus respectivos complementarios NOR y NY
(o NAND), tambin en este caso podremos asociar un circuito de negacin a la salida del circuito "O EX", dando origen al denominado circuito
lgico "NO O EXCLUSIVO" (figura 34) o abreviado "NOR EX".
Figura 34
SALIDA
s
1
0
0
1
SALIDA
s
H
L
L
H
13
T CNICAS D IGITALES
donde:
L=O
H=1
El circuito "NOR EX" tambin es conocido como "EX NOR", trmino originado en la expresin
"EXCLUSIVO NOT OR", de procedencia inglesa, y se acostumbra representarlo grficamente
por el smbolo mostrado en la figura 35. Existen
otros smbolos de este operador lgico, como podemos ver por la figura 36.
Figura 35
Figura 36
14
DE
SALIDA
s
1
0
o tambin:
ENTRADA
e
L
H
SALIDA
s
H
L
Figura 37
C OMPUERTAS L GICAS
S US A PLICACIONES
donde siempre, a = b.
Este mismo razonamiento aplicaremos para las
otras dos variantes de la figura 37.
Figura 38
SALIDA
s
1
0
o tambin:
ENTRADA SALIDA
e
s
L
H
H
L
Quedando comprobado que el circuito de la figura 37-B realiza la funcin de negacin.
- Para el NOR EX (figura 37-C)
De forma anloga tendremos las tablas verdad
de abajo, extradas del circuito NOR EX:
ENTRADA
a
b
0
0
1
1
o tambin:
SALIDA
s
1
0
ENTRADA
e
L
H
SALIDA
s
H
L
SALIDA
s1 s
1 0
1 0
1 0
0 1
SALIDA
s1 s
H L
H L
H L
L H
15
T CNICAS D IGITALES
tambin es complementada. Las seales aplicadas
a la puerta O no son ms definidas por a y b (figura 38-B) y s por los respectivos complementos
que designaremos por sa y sb. La salida del circuito O, designada por s1, tampoco corresponde a la
salida del circuito nuestro, el cual es el complemento de esa salida s1. La tabla funcional es:
ENTRADA
a b
0 0
0 1
1 0
1 1
SALIDA
sa sb s1 s
1 1 1 0
1 0 1 0
0 1 1 0
0 0 0 1
COMPUTACION
PARA PRINCIPIANTES
Es el suplemento apropiado para aquellos que ya han realizado
o han asimilado los conocimientos del curso La Electrnica de
las Computadoras de Editorial
Quark. Es una enciclopedia que combina distintas tcnicas
audiovisuales y que presenta los siguientes temas:
COMPUTACION PARA
PRINCIPIANTES
Introduccin
Clasificacin, partes y cuidados
16
ENTRADA
a
b
0
0
0
1
1
0
1
1
SALIDA
s
0
0
0
1
SALIDA
sa sb s
1 1 0
1 0 0
0 1 0
0 0 1
Con la compra
de este libro,
reclame sin
cargo: el CD
Enciclopedia
Visual de las
Computadoras
C LASIFICACIN DE LOS
CIRCUITOS INTEGRADOS DIGITALES
Introduccin
Casi todos los circuitos integrados digitales se
dividen en familias lgicas, cada una constituida
por un tipo particular de circuito lgico que se utiliza en los chips de esa familia para todas las compuertas, inversores, Flip-Flops y elementos ms
complejos. Los elementos de una familia lgica
son compatibles entre s. Es decir que sus niveles
lgicos son los mismos y trabajan con la misma
tensin, pudiendo la salida de un elemento lgico
alimentar la entrada de otro.
Las caractersticas generales de los circuitos
integrados digitales (tiempo de propagacin, inmunidad al ruido, potencia disipada, etc.) son preponderantes en el momento de seleccionar un determinado circuito integrado. Algunas veces hay
otros factores importantes a tener en cuenta, como
la complejidad y el tipo de cpsula a emplear, el
costo del componente, la posible compatibilidad
con otras familias, el margen de temperatura de
trabajo, etc.
En la comparacin entre las distintas familias
lgicas, existen familias que son aconsejables en
algunas aplicaciones y no aconsejables en otras. A
veces, la propia naturaleza de los circuitos electrnicos exige que no exista una caracterstica para
no perjudicar otra. Por ejemplo, el incremento de
la velocidad aumenta normalmente el consumo de
potencia. Cada familia tiene sus caractersticas
predominantes y tiende a utilizarse en aquellas
aplicaciones en que esas caractersticas son las
ms importantes.
Hay ramificaciones dentro de una misma familia cuando es necesario destacar alguna caracterstica. As, por ejemplo, dentro de la familia TTL de
propsitos general se han creado subfamilias tales
como TTL de alta velocidad (H) y TTL de bajo
consumo (LS).
Para entender mejor de qu estamos hablando,
definiremos algunos conceptos que sern utilizados ms adelante. Por ejemplo, el nivel de integracin est dado por la cantidad de compuertas lgicas que pueden integrarse en una misma pastilla,
en un mismo chip. De esta manera, podemos decir
lo siguiente:
17
T CNICAS D IGITALES
da, es reconocida como el estado lgico "1".
ViL: Mxima tensin que, aplicada a la entrada, es reconocida como el estado lgico "0".
Por ejemplo, en TTL (lgica transistor-transistor):
ViH = 2V
ViL = 0,8V
VoH = 2,4V
VoL = 0,4V
Margen de ruido
Es la variacin de tensin admisible a la entrada de una compuerta, sin que la salida de la misma cambie de estado (figura 1).
Existen dos mrgenes de ruido:
- Margen de ruido en el estado lgico "0" de
entrada:
NIL = ViL - VoL
- Margen de ruido en el estado lgico "1" de
entrada
NIH = VoH - ViH
En el ejemplo de la figura 2 se han supuesto
dos integrados de la misma familia interconectados; luego, si se coloca un "1" lgico a la entrada:
Ve1 >- ViH
Figura 1
Figura 2
18
C LASIFICACIN
DE LOS
Figura 4
A
0
1
0
1
Z
0
0
0
1
A
0
1
0
1
Z
0
1
1
1
19
T CNICAS D IGITALES
Familias Lgicas
Veamos entonces, cmo se pueden costruir las diferentes familias de circuitos
integrados, a las cuales podemos agrupar de la siguiente manera, atentos a los
componentes que intervienen en los circuitos elctricos correspondientes:
- Familia RTL
- Familia DTL
- Familia TTL
- Familia CMOS
Figura 6
Se observa que este circuito realmente se comporta como una compuerta OR, analizada en el captulo anterior.
Otros operadores lgicos integrados emplean
transistores para su funcionamiento; para ello, este componente opera entre el corte y la saturacin.
Se dice, entonces, que no maneja seales analgicas sino digitales. En la figura 6 se detalla la porcin de la curva en que opera, dentro de la familia
de salida de un transistor bipolar.
En saturacin, el transistor conduce una corriente apreciable, prcticamente sin cada de tensin colector-emisor (VCE = 0V).
Para dar un ejemplo, Se puede aprovechar la
caracterstica inversora de un transistor en configuracin emisor comn para construir una compuerta digital inversora; la figura 7 muestra el esquema elctrico correspondiente.
Figura 7
20
C LASIFICACIN
DE LOS
Figura 9
Bsicamente, al circuito lo podemos considerar como una compuerta AND seguida de un inversor. La compuerta AND est realizada con diodos y el inversor es un transistor, como vimos antes.
Cuando cualquiera de las entradas est baja, el
diodo correspondiente conduce a travs de R1. En
el punto P se establece una tensin del orden de
0,7V, la cual no es suficiente para superar los 1,4V
que se necesitan para que el D4 y D5 conduzcan y,
por lo tanto, al estar cortados D4 y D5, el transistor estar cortado, con lo cual la tensin de salida
ser igual a Vcc (que corresponde a un "1" lgico).
Si todas las entradas estn altas, los diodos D1,
D2 y D3 estn cortados. Conducen D4 y D5 a travs de R1, llegando la corriente a la base del transistor, que pasa a la saturacin, causando un estado lgico "0" a la salida.
En el punto P:
Vp = 0,7 + 0,7 + 0,8 = 2,2V
La cada de potencial en cada diodo D1, D2,
D3 ser:
5V - 2,2 = 2,8V
Esta tensin se aplica en el sentido inverso, por
lo cual no conducen.
El tiempo de propagacin de esta familia es del
orden de 25ns y la disipacin por compuerta es del
orden de 15mW.
Figura 10
21
T CNICAS D IGITALES
de entrada; otra de conmutacin, con el transistor
Q3, y una de salida formada por Q2 y Q1. El transistor Q1 es el que da el estado lgico de salida.
En TTL, los niveles lgicos que se emplean
hacen que el estado lgico "1" corresponda a una
tensin entre 2 y 5 volt y el estado lgico "0" corresponda a una tensin entre 0 y 0,8 volt.
La tensin en la base de Q4 no puede superar
los 2,1V, ya que el circuito visto desde la base de
Q4 consta, hasta llegar a tierra, de las uniones BC de Q4, B-E de Q3 y B-E de Q1.
Si una de las entradas est en el nivel lgico
bajo (por ejemplo, en la entrada A) entonces hay
una tensin inferior a 0,8 volt en la unin baseemisor de Q4, con lo cual el transistor conduce,
dando lugar a una corriente que pasa por R1 y por
la unin base-emisor de Q4.
Al estar Q4 saturado, la tensin colector-emisor es pequea y, en estas condiciones, la tensin
base-emisor de Q3 no es suficiente para que Q3
conduzca. Para que Q3 conduzca se necesita como
mnimo una tensin de 1 volt (0,5V de la VBE de
Q3 y 0,5V de la VBE de Q1, y para saturar a Q3
se necesita como mnimo 1,6V; es decir, 0,8V de
VBE de Q3 ms 0,8V de VBE de Q1).
Si Q3 est cortado, Q1 tambin estar cortado,
y la tensin de salida corresponde a "1", que en
TTL equivale a una tensin VoH >- 2,4 volt. Al estar Q3 y Q1 cortados, el transistor Q2 est saturado, ya que recibe una corriente de base a travs de
R2, D1 y la carga conectada a la salida.
En resumen: cuando una entrada est baja, Q4
conduce, Q3 y Q1 estn cortados y Q2 est saturado. En estas condiciones la tensin de salida ser:
puerta es la TTL con salida a colector abierto, cuyo esquemtico se muestra en la figura 11.
Figura 11
22
Figura 13
El smbolo lgico recomendado por el IEEE para esta conexin se grafica en la figura 14.
El fabricante del circuito integrado especifica en la hoja de
datos si la compuerta tiene saliFigura 14
da TOTEM-POLE o colector
abierto.
En la tecnologa TTL de colector abierto, para hacer la conexin directa de dos o ms
compuertas se deben conectar los colectores de
los dos transistores de salida con un nico resistor
C LASIFICACIN
DE LOS
Figura 16
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
Z
1
1
1
0
ALTA IMPEDANCIA
ALTA IMPEDANCIA
ALTA IMPEDANCIA
ALTA IMPEDANCIA
23
T CNICAS D IGITALES
Cuando hay varias compuertas de este tipo con sus
salidas conectadas, slo
existir una con su entrada
de inhibicin baja, con lo
Figura 17 que dicha compuerta se
comporta norFigura 18 malmente. Para
que tenga una
idea ms clara, en
la figura 18 se
ven conectadas
tres compuertas
NAND de tres
estados, tal que
si, en la compuerta (1), la entrada
de inhibicin est
en "0" y el resto
de las compuertas tiene I en "1",
la compuerta (1)
estar habilitada y sus entradas controlarn el estado lgico de la salida comn.
La entrada de inhibicin es la que controla qu
compuerta acta sobre la salida comn. Siempre
se debe habilitar una sola compuerta por vez. Dicho de otra manera: funciona como un multiplexor, tal como veremos ms adelante.
Compuerta AND TTL
Adems de la compuerta NAND bsica, la familia TTL tiene otros elementos lgicos tales como compuertas AND, OR, NOR y EXCLUSIVEOR.
Figura 19
24
C LASIFICACIN
DE LOS
Figura 21
El circuito es similar al de la familia DTL, pero los valores de R1, R2 y R4 son ms elevados y
la Vcc es de 15V.
Los diodos D4 y D5 de la DTL se reemplazan
por el diodo Zener y el transistor Q1.
La inmunidad al ruido es del orden de 5V; el
tiempo de propagacin es el ms alto de todas las
familias y es del orden de 150ns.
Familia ECL
(Lgica acoplada por emisor)
La lgica acoplada por emisor es la familia de
alta velocidad por excelencia. En este tipo de lgica, los transistores no se saturan, con lo que se evita el problema de almacenamiento de portadores
minoritarios en la regin de base y, en consecuencia, se disminuye el tiempo de propagacin.
La ECL se subdivide en diferentes subgrupos
en funcin del tiempo tpico de propagacin:
1) tp = 8ns; fmx = 30MHz; Pd = 30mW
2) tp = 4ns; fmx = 75MHz; Pd = 22mW
3) tp = 2ns; fmx = 125MHz; Pd = 25mW
4) tp = 1ns; fmx = 400MHz; Pd = 60mW
La subfamilia ms aceptada es la de tp = 2ns,
ya que compatibiliza la velocidad y el consumo.
Dada la rapidez de la familia ECL, se utiliza en
grandes computadoras y en sistemas de comunicaciones.
La figura 22 muestra una compuerta de la familia ECL de 2ns con salida OR y NOR simultneamente. Note el amplificador diferencial de entrada formado por Q1, Q2, Q3 y Q4, que conducen la corriente dependiendo de las entradas A y
B; adems controlan la saturacin de Q5 y de Q6
para producir una salida OR y NOR. La tensin de
alimentacin es de -5,2V.
25
T CNICAS D IGITALES
Figura 22
La unin de las compuertas constituye la entrada del inversor y la unin de ambos drenajes constituye la salida del inversor. Una de las fuentes se
conecta a la tensin de alimentacin y, la otra, a
masa.
26
12ns
25ns
150ns
1ns
2ns
4ns
10ns
6ns
3ns
33ns
9,5ns
25ns a
50ns
o
ms
8MHz
4MHz
125MHz 400MHz
75MHz
5MHz
45MHz
3MHz
35MHz
Frec. tpica
p/Flip-Flop
Tiempo de
propagacin
por
compuerta
Bueno
Bueno
Margen de
ruido
Bueno
125MHz
Bueno
Bueno
Muy
Bueno
Bueno
Bueno
2mW
1mW
19mW
22mW
10mW
Disipacin
por
compuerta
50MHz
Bueno
60mW
25mW
22mW
0,01mW
estimado
1mW
a 1MHz
12 a 30
MHz
Bajo
55mW
Excelente Bueno
15mW
3V
5V
15V
-5,2V
-5,2V
5,2V
3a
18V
5V
5V
5V
5V
Tensin de
alimentacin
10mW
DE LOS
5V
5
8
10
10
25
25
50 o ms
10
10
10
10
FAN-OUT
10
NOR
NAND
NAND
OR/NOR OR/NOR OR/NOR
NOR o
NAND
NAND
NAND
NAND
NAND
Circuito
bsico
NAND
TTL
ESTANDAR
PARAMETRO
Tabla 1
TTLALTA
TTL
VELOCIDAD SCHOTTKY
CMOS
ECL
4ns
ECL
2ns
ECL
1ns
HTL
DTL
RTL
C LASIFICACIN
27
T CNICAS D IGITALES
una misma cpsula. Esto significa que un circuito
integrado digital, con dimensiones parecidas a
cualquier semiconductor, contiene muchos componentes discretos interconectados directamente,
que responden a una funcin electrnica precisamente definida.
El desarrollo que en los ltimos aos ha impulsado a los circuitos integrados digitales, tanto en
su tecnologa de fabricacin como en lo que se refiere al desarrollo e investigacin, ha conseguido
colocar en un nico chip todos los elementos que
componen un computador que se conoce con el
nombre de microprocesador o microcontrolador,
segn el caso, con lo cual se ha logrado reducir
enormemente el volumen, lo cual no es la nica
ventaja porque los circuitos integrados digitales se
han hecho indispensables en la industria, electromedicina, comunicaciones, en el campo militar y
aeroespacial, etc.
Con el fin de comprender mejor el funcionamiento de los diferentes circuitos integrados digitales, vamos a definir la forma en que suelen representarse los diferentes parmetros que intervienen en la designacin de un componente.
Interpretacin de los Parmetros
Los fabricantes emplean smbolos para determinar las caractersticas de los mismos. Estos smbolos estn de acuerdo con las normas internacionales y suelen aparecer en las hojas de datos de los
componentes:
VIH: Tensin de entrada con nivel lgico alto. Se garantiza un mnimo.
VOH: Tensin de salida con nivel lgico alto. Se garantiza un mnimo.
VOL: Tensin de salida con nivel lgico bajo. Se garantiza un mximo.
VIL: Tensin de entrada para nivel bajo. Se garantiza un
mximo.
VCC: Tensin de alimentacin.
VCD: Tensin en el diodo limitador de entrada.
VO(on): Tensin de salida en estado conductor.
VO(off): Tensin de salida en estado de bloqueo.
Vt+: Tensin de umbral en el flanco positivo.
Vt-: Tensin de umbral en el flanco negativo.
ICCH: Corriente de alimentacin con salida a nivel alto.
ICCL: Corriente de alimentacin con salida a nivel bajo.
IIH: Corriente de entrada en nivel alto. Es la corriente
que circula por una entrada cuando se le aplica un nivel lgico "1".
28
C LASIFICACIN
DE LOS
Figura 25
Figura 28
Figura 26
Figura 29
29
T CNICAS D IGITALES
Figura 30
Figura 31
Figura 32
Tres cifras o dos cifras que determinan la funcin que realiza (nmero de serie). Su ltima letra
indica el tipo de encapsulado:
J: Dual in line, cermico
N: Dual in line, plstico
H, U, T, W, Z: Flat-Pack
L: TO-5
Como ejemplo podemos dar el siguiente componente que es fabricado por Texas Instruments:
Sn 7402 N: SN Texas
74 margen de temperatura comercial
02 funcin lgica que efecta (en este ejemplo cudruple compuerta NOR con 2 entradas)
N Cpsula Dual in line plstica
Cdigo de MOTOROLA
Representado con dos letras de identificacin
del fabricante: MC.
Una cifra de dos nmeros sirve para indicar el
margen de temperatura, luego otra de dos o tres
nmeros indica la funcin.
Las letras para el encapsulado son:
L: Dual in line cermico
G: TO-5
F: Flat-Pack
P: Dual in line plstico
Demos como ejemplo el componente
MC 7404 P MC: Motorola
74 margen de temperatura comercial
04 funcin lgica, sxtuple inversor
P: Dual in line plstico
30
C LASIFICACIN
DE LOS
Circuitos Prcticos:
Sxtuple inversor
Cudruple compuerta OR de 2 entradas
Cudruple compuerta OR de 4 entradas
Triple compuerta AND de 3 entradas
Triple compuerta OR de 3 entradas
Cudruple compuerta AND de 2 entradas
Doble compuerta AND de 4 entradas
Multiplexor de 8 canales
Latch de 4 bits
El 4060B es un contador digital de usos generales, ideal para utilizar en circuitos de reloj. Normalmente, las salidas del 4060B alimentaran un sistema
de reloj. Para que el 4060B trabaje correctamente, necesita una seal de reloj. Este
pulso
puede
ser generado
por un
oscilador RC.
31
T CNICAS D IGITALES
del costo de los equipos, reduccin del tiempo de
reparacin, etc. Damos a continuacin, un detalle
acerca de lo que estamos hablando:
- Aumento de la confiabilidad.
Un circuito integrado digital tiene una confiabilidad mucho mayor que otro circuito similar
realizado con componentes discretos, debido a un
minucioso estudio que exige el proyecto de un circuito integrado digital, a las modernas tcnicas
de fabricacin, a la menor influencia de la temperatura, por estar todos en una misma superficie,
etc.
- Se requieren menos componentes para stock.
- Reduccin importante de las capacidades parsitas, que existen entre los componentes a causa de su proximidad.
- Reduccin de tiempo en la localizacin de fallas, puesto que el sistema que se usa es el de la
sustitucin de los circuitos integrados digitales
defectuosos, no siendo posible su reparacin.
- Menor costo
Como desventaja, la potencia mxima que
pueden disipar los circuitos integrados digitales
es reducida. Los valores de los resistores y los ca-
Circuitos Prcticos:
32
DE
C IRCUITOS I NTEGRADOS
F UNCIONES E SPECIALES
Introduccin
En el captulo anterior, estudiamos las diferentes familias lgicas, dando ejemplos de uso para
los circuitos integrados digitales de la familia TTL
y CMOS, que son las ms utilizadas.
El proceso de fabricacin de las diferentes familias ha posibilitado la realizacin en circuitos
integrados digitales de sistemas combinacionales
complejos, constituidos por un gran nmero de
compuertas lgicas en un solo chip.
Se llama circuito combinacional a aqul en que
el estado lgico de su salida depende nicamente
del estado lgico de sus entradas; es decir, no se
tiene en cuenta la nocin del tiempo.
Existen circuitos lgicos donde el estado de la
salida en un instante no slo depende del estado
lgico de las entradas en ese instante, sino tambin
del estado lgico de las entradas en instantes anteriores; es decir, entra en juego la variable tiempo.
Se dice que el circuito tiene memoria. Estos circuitos se llaman secuenciales y los analizaremos
ms adelante.
Entre estos circuitos integrados de funciones
especiales podemos encontrar:
- Codificadores: Un codificador es un circuito
combinacional que tiene 2m entradas (o menos que
2m) y m salidas, de forma tal que, cuando una de
las entradas est excitada, a la salida se genera un
cdigo de m bits correspondiente a la entrada excitada. Cumple, por lo tanto, la funcin inversa a
la del decodificador. En la figura 1 se da el esquema en bloques de un codificador de 2m entradas y
m salidas.
Figura 1
Figura 2
- Multiplexores: Los multiplexores o selectores de datos son circuitos combinacionales que tienen m entradas de datos y una sola lnea de salida.
Tiene adems n entradas de seleccin tal que 2n =
m. Mediante las entradas de seleccin se elige la
informacin presente en cualquiera de las entradas
y se la conduce a la nica lnea de salida. Cumple
la funcin opuesta al demultiplexor. Cada combinacin binaria presente en las entradas de seleccin, selecciona la informacin presente en una de
las entradas para ser enviada a la lnea o canal de
salida. En
la figura 3
se ha esquematizado un
Figura 3
multiplen
xor de 2
entradas y una salida.
- Demultiplexores: Un demultiplexor es un
circuito combinacional que tiene una entrada de
datos D y m salidas. Posee adems n entradas de
seleccin tal que 2n = m. La informacin aplicada
en el canal de entrada de datos D, se puede hacer
aparecer en cualquiera de las m salidas, aplicando
a las entradas de seleccin la combinacin adecuada. En la figura 4 se reproduce el diagrama de un
- Decodificadores: Un decodificador es un circuito que tiene n lneas de entrada (bits de instruccin) y 2n lneas de salida (o menor que 2n) y opera excitando slo una de las lneas de salida en
funcin de la combinacin de bits de entrada.
Figura 4
33
T CNICAS D IGITALES
demultiplexor de n entradas y 2n salidas. Adems
de estos cuatro sistemas combinacionales, en este
captulo veremos comparadores, sumadores y generadores de paridad. Analicemos en detalle cada
bloque:
Codificadores
Como ya hemos dicho, un codificador es un
circuito combinacional que tiene 2m entradas (o
menos que 2m) y m salidas, de forma tal que, cuando una de las entradas est excitada, a la salida se
genera un cdigo de m bits correspondiente a la
entrada excitada.
Un ejemplo tpico es el teclado de una computadora, donde por cada tecla oprimida se produce
una combinacin de bits de salida. Por ejemplo, si
se utiliza el cdigo ASCII de 7 bits tenemos 27 =
128 combinaciones posibles de entrada. Cuando
se activa una de estas 128 lneas de entrada, a la
salida se genera el cdigo de 7 bits que codifica la
lnea de entrada activa. Por ejemplo, si se oprime
la tecla correspondiente al N 1, a la salida tengo
los 7 bits que codifican dicho nmero. Para analizar la construccin de un codificador, supongamos diez entradas (10 teclas) que corresponden a
Figura 5
34
los nmeros decimales del 0 al 9. Al tener 10 entradas necesitamos 4 salidas para codificar esas 10
entradas (24 = 16 combinaciones posibles, de las
cuales solo usaremos diez). Es un codificador
BCD natural.
Para quitar dudas, dicho de otra forma, son necesarias 4 salidas porque tenemos 10 entradas, y
recuerde que se tienen m salidas y 2m entradas o
menos. Si m = 3; 23 = 8, o sea 8 entradas. Como
las entradas son 10, las salidas son 4; entonces m
= 4 y 24 = 16. En este caso 10<2m.
Damos a continuacin, un cuadro donde se detalla el estado que tendr cada salida en funcin de
cual sea la "tecla" accionada. Dicha tecla accionada se representa con el nivel lgico "1" en dicho
cuadro.
ENTRADAS
SALIDAS
E9 E8 E7 E6 E5 E4 E3 E2 E1 E0
S3 S2 S1 S0
0
0
0
0
0
0
0
0
0
1
0 0 0 0 0 0 0 0 1
0 0 0
0
0 0 0 0 0 0 0 1 0
0 0 0
1
0 0 0 0 0 0 1 0 0
0 0 1
0
0 0 0 0 0 1 0 0 0
0 0 1
1
0 0 0 0 1 0 0 0 0
0 1 0
0
0 0 0 1 0 0 0 0 0
0 1 0
1
0 0 1 0 0 0 0 0 0
0 1 1
0
0 1 0 0 0 0 0 0 0
0 1 1
1
1 0 0 0 0 0 0 0 0
1 0 0
0
0 0 0 0 0 0 0 0 0
1 0 0
1
C IRCUITOS I NTEGRADOS
S2 = E4 + E5 + E6 + E7
S3 = E8 + E9
Si se activa la lnea E4, pone un 1 en la salida
S2 y; es decir, tenemos 0100, que es el nmero 4
codificado en BCD natural.
En el codificador del ejemplo, cuando todas las
entradas estn bajas, corresponde al 0 decimal.
Es decir, no se permite diferenciar entre la situacin de que todas las entradas estn inactivas y
aqulla en que est activa E0. Una posibilidad es
agregar una quinta lnea de salida P1 que, si vale
1, detecta que hay alguna entrada activa y, si vale
0, todas las entradas E0 a E9 estn inactivas (no se
oprimi ninguna tecla). La expresin lgica de la
salida P1 es entonces:
P1 = E0 + E1 + E2 + E3 + E4 + E5 + E6 + E7 + E8 + E9
Se puede realizar el codificador anterior por
medio de una matriz de diodos, obteniendo el circuito de la figura 6.
Para la construccin de dicho circuito, donde
hay un "1" en la tabla de verdad se coloca un diodo; donde hay un "0" no se coloca nada.
Este circuito se llama matriz codificadora a
diodos y corresponde al esquema de una memoria
ROM primitiva.
F UNCIONES E SPECIALES
Decodificadores
Un decodificador es un circuito que posee n lneas de entrada (bits de instruccin) y 2n lneas de
salida (o menor que 2n) y opera excitando slo
una de las lneas de salida en funcin de la combinacin de bits de entrada.
Los decodificadores se clasifican en excitadores y no excitadores, segn sus salidas puedan o
no controlar respectivamente un indicador visual
(display).
En un sistema digital se pueden transmitir tanto instrucciones como nmeros. Si, por ejemplo,
los 4 bits de un mensaje se emplean para transmitir rdenes, se pueden lograr 16 instrucciones diferentes, o 16 combinaciones diferentes.
Cuando se opera de manera que, para cada
combinacin de entrada, slo una de las lneas de
salida est excitada, tendremos un circuito que trabaja como decodificador. Segn el tipo de decodificador se considera excitada la salida que est
en el estado lgico 0 y no excitada la que est en
el estado lgico 1, o viceversa.
Con el siguiente cuadro, y de acuerdo a lo dicho hasta el momento, construiremos un decodificador BCD natural a decimal.
ENTRADAS
SALIDAS
DC B A
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Figura 6
DE
0
0
0
1
1
1
0
0
0
0
1
1
1
1
0
0
1
0
0
1
0
0
1
1
0
0
1
1
0
1
1
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
11
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
35
T CNICAS D IGITALES
alimentacin y de tierra, necesita un
encapsulado de 16 patas.
Las entradas negadas A, B, C, D, se
obtienen por medio de inversores en
el propio chip. Como se emplean
compuertas NAND, una salida es 0
(baja) para la combinacin deseada
de entrada, y es 1 (alta) para las otras
combinaciones de entrada.
El esquema en bloques del decodificador anterior se muestra en la figura 8.
Hay aplicaciones donde algunas veces se desea inhibir las salidas del
decodificador; es decir, que en algn
momento todas las salidas estn en el
estado no excitado.
Para ello a cada compuerta NAND
se le agrega una entrada adicional E
(Enable).
- Si E = 0 las compuertas NAND estn inhabilitadas y tiene lugar la decodificacin.
- Si E = 1 como en una NAND un
"0" a la entrada pone un "1" a la salida independientemente de las dems entradas, todas las salidas estarn en el estado no excitado y, por lo
tanto, no se realiza la decodificacin.
El circuito funciona como decodificador cuando E
= 0.
Figura 7
Atendiendo al cuadro anterior, podemos realizar el desarrollo de un decodificador con compuertas NAND e inversores, tal como se muestra
en la figura 7.
Consideramos lnea de salida excitada a la que
est en el estado lgico "0" y no excitada la que
est en el estado lgico "1".
Recordemos que en una compuerta NAND la
salida est en el estado lgico "0" si, y slo si, todas las entradas estn en el estado lgico "1".
El subndice de la salida Q indica el nmero
decimal decodificado. Por ejemplo, si en las entradas tengo:
D
1
C
0
B
0
A
1
36
Multiplexores
Los multiplexores son circuitos combinacionales que tienen m entradas de datos y una sola lnea
de salida.
Tiene adems n entradas de seleccin tal que 2n
= m. Mediante las entradas de seleccin se elige la
informacin presente en cualquiera de las entradas
y se la conduce a la nica lnea de salida.
Figura 8
C IRCUITOS I NTEGRADOS
DE
F UNCIONES E SPECIALES
Figura 10
E1
E0 D3
D2
D1
D0
Z
habilita 0
0
X
X
X
0
0
D0
0
0
X
X
X
1
1
habilita
D1
0
0
1
1
X
X
X
X
0
1
X
X
0
1
habilita
D2
1
1
0
0
X
X
0
1
X
X
X
X
0
1
habilita 1
1
0
X
X
X
0
D3
1
1
1
X
X
X
1
37
T CNICAS D IGITALES
Como generalmente las palabras tienen una
longitud de 8 bits o de 16 bits, se utilizan multiplexores de 8 canales y de 16 canales de entrada.
- Multiplexor por divisin de tiempo (TDM).
- Generador de funciones lgicas.
Demultiplexores
Como se ha mencionado oportunamente, un
demultiplexor cumple la funcin inversa a la de
un multiplexor, es decir, "conducir una informacin presente en una entrada de datos hacia una de
las muchas salidas, de acuerdo con la informacin
presente en las entradas de seleccin.
Figura 11
Dicho de otra manera, la entrada de datos D recibe una secuencia de bits en serie, que sern entregados a las lneas de salida que son seleccionables mediante las n entradas de seleccin. Esto
significa que por el canal de entrada de datos se
recibe el mensaje de entrada y se distribuye a las
lneas de salida en funcin de las entradas de seleccin. Veamos un demultiplexor de un canal de
entrada de datos y 8 canales de salida tal como el
mostrado en la figura 11, la tabla que representa el
funcionamiento es la siguiente:
C B A Q0
Q1 Q2 Q3 Q4 Q5 Q6 Q7
0 0 0 0
1 1 1 1 1 1 1
0 0 1 1
0 1 1 1 1 1 1
0 1 0 1
1 0 1 1 1 1 1
0 1 1 1
1 1 0 1 1 1 1
1 0 0 1
1 1 1 0 1 1 1
1 0 1 1
1 1 1 1 0 1 1
1 1 0 1
1 1 1 1 1 0 1
1 1 1 1
1 1 1 1 1 1 0
38
Figura 12
Figura 13
C IRCUITOS I NTEGRADOS
Los decodificadores/demultiplexores se
utilizan en las estructuras de direccionamiento
de memoria, en la conversin serie/paralelo en
los sistemas de transmisin de datos, y tambin como generador de funciones lgicas.
DE
F UNCIONES E SPECIALES
Figura 14
DECODIF. 1
DECODIF. 2
X3 X2 X1 X0
0 0 0 0
Q0
Q8
0 0 0 1
Q1
Q9
0 0 1 0
Q2
1
0 0 1 1
Q3
1
0 1 0 0
Q4
1
0 1 0 1
Q5
1
0 1 1 0
Q6
1
0 1 1 1
Q7
1
1 0 0 0
Q8
Q0
1 0 0 1
Q9
Q1
1 0 1 0
1
Q2
1 0 1 1
1
Q3
1 1 0 0
1
Q4
1 1 0 1
1
Q5
1 1 1 0
1
Q6
1 1 1 1
1
Q7
BCD EXCESO 3
DECIMAL
0
0
1
1
0
0
1
0
0
1
0
1
0
1
2
0
1
1
0
3
0
1
1
1
4
1
0
0
0
5
1
0
0
1
6
1
0
1
0
7
1
0
1
1
8
1
1
0
0
9
39
T CNICAS D IGITALES
Figura 16
X4
0
1
0
1
decodificador 1 habilitado
decodificador 2 habilitado
ambos decodificadores inhabilitados
ambos decodificadores inhabilitados
40
C IRCUITOS I NTEGRADOS
Figura 19
DE
F UNCIONES E SPECIALES
Figura 20
Figura 22
Figura 21
Comparadores
Los comparadores son circuitos lgicos que
permiten comparar dos nmeros binarios A y B, de
n bits cada uno. Como resultado de la comparacin se determina si:
A>B
A=B
A<B
Los comparadores son una parte importante de
cualquier circuito lgico
aritmtico, aunque tambin se utilizan ampliamente en otros tipos de
circuitos, en los cuales
deben compararse direcciones binarias o alguna
otra funcin de control,
comparando la magnitud
de dos o ms entradas. En
la tabla que damos a continuacin se ejemplifican
las funciones que debe
41
T CNICAS D IGITALES
cumplir un comparador binario de un solo bit, cuyo smbolo se da en la figura 23.
Figura 25
Figura 23
ENTRADAS
SALIDAS
B A
I M D
0 0
1 0 0
I = 1 si A = B
0 1
0 1 0
M = 1 si A > B
1 0
0 0 1
D = 1 si A < B
1 1
1 0 0
Las distintas funciones aritmticas que se deben cumplir para cada salida son:
_ _
____
I = A . B + A . B = A B FUNCION LOGICA COMPARACION
_
M=A.B
_
D=A.B
De acuerdo a esto, en la figura 24 se da la realizacin con compuertas de un comparador binario.
Figura 24
1110
y A2 > B2
y A2 = B2 y A1 > B1
y A2 = B2 y A1 = B1 y A0 > B0
42
C IRCUITOS I NTEGRADOS
El circuito lgico desarrollo con compuertas
del comparador de 4 bits se muestra en la figura
26.
Comparadores de 4 Bits
Para comparar dos nmeros de mayor cantidad
de bits que cuatro, se pueden utilizar varios comparadores de 4 bits conectados en cascada y para
Figura 27
Figura 26
DE
F UNCIONES E SPECIALES
ello hace falta utilizar un comparador con extensin de entradas en cascada, cuyo smbolo se da en
la figura 27.
Note que posee las entradas convencionales A
y B (A0 a A4 y B0 a B4), pero adems se tienen
las entradas C (C1 a C4) que en determinados casos pueden tomar cualquier valor, tal como queda
especificado en la siguiente tabla:
A,B
C1 C2 C3
A'>B' A'=B' A'<B'
A>B
X X X
1
0
0
A<B
X X X
0
0
1
A=B
1
0
0
1
0
0
A=B
0
1
0
0
1
0
A=B
0
0
1
0
0
1
43
T CNICAS D IGITALES
alcanzan el valor de la base, se produce un acarreo, es decir, un "transporte" a la columna siguiente.
Por ejemplo, al sumar en binario 10 + 11, se
tiene como resultado el N 101, ya que:
Transporte
1
10
+
11
101
Figura 28
Circuito Sumador
La operacin aritmtica bsica es la suma y
cualquiera sea la base del sistema de numeracin
utilizado, el mecanismo empleado para realizar
dicha operacin es siempre el mismo.
Por ejemplo:
DECIMAL
8
+
8
______
15
BINARIO
1000
1000
_______
10000
Como regla se sabe que, si al sumarse los dgitos de una columna (incluyendo lo que me llevo)
44
SUMANDOS
SUMA BINARIA
ACARREO
a+b
S
C
0+0
0
0
0+1
1
0
1+0
1
0
1+1
0
1
ENTRADAS
SALIDAS
B
A
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
C IRCUITOS I NTEGRADOS
DE
F UNCIONES E SPECIALES
Figura 30
representado se llama semisumador, ya que permite sumar solamente los dos primeros bits.
Para sumar dos nmeros binarios de ms de un
bit se utiliza un sumador total que tiene en cuenta
el acarreo de la etapa previa y el acarreo a la etapa siguiente y cuyo smbolo ya hemos representado.
Teniendo en cuenta que:
Cn = ACARREO DE LA ETAPA n, y
Cn-1 = ACARREO DE LA ETAPA PREVIA
La tabla de verdad que representa el funcionamiento de un sumador total es:
ENTRADAS
SALIDAS
Cn-1 Bn
An
Sn
Cn
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
45
T CNICAS D IGITALES
impar de "1", el bit P de paridad que se obtiene es
un "0". Un ejemplo para paridad impar sera:
Figura 33
PALABRA A TRANSMITIR
11111001
11011100
Bit P
1
0
Bit P
0
1
El bit de paridad generado es transmitido al extremo distante junto con la palabra de 8 bits; es decir que la palabra transmitida tiene una longitud
de 9 bits (8 de datos y 1 de paridad).
En el extremo receptor, la palabra de 9 bits recibida (8 bits de datos ms 1 de paridad), se coloca en las nueve entradas (D0 a D8) de un generador detector de paridad idntico al usado en el
transmisor. Debido a que la paridad de las palabras transmitidas es conocida (se establece antes
de la transmisin), cualquier cambio en la paridad
de la palabra recibida indica un error en la transmisin que se detecta con el bit P.
Si se trabaja con paridad impar :
P = 0 indica la presencia de error
P = 1 la paridad es correcta
Figura 34
46
C IRCUITOS I NTEGRADOS
DE
F UNCIONES E SPECIALES
C
B
A
Z
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
0
1
1
1
0
Del anlisis de dicha tabla (es decir, para aquellas combinaciones en que la salida es igual a "1"),
surge que:
A las entradas de la compuerta NAND se conectan las salidas del decodificador correspondientes a las combinaciones que hacen que Z = 1.
Por ejemplo, si se aplica a las entradas 001, la
salida Q1 del decodificador est en "0" (el resto
est en 1), y sabemos que en una compuerta
NAND un "0" a la entrada pone un "1" a la salida.
Si en las entradas se presenta 010 la salida Q2
= 0 y el resto est en 1, por lo cual, en una compuerta NAND si todas las entradas son "1" la salida es un "0".
En el ejemplo utilizamos un decodificador de 3
entradas a 8 salidas.
Tambin es posible utilizar un decodificador
decimal (4 a 10) tal como se muestra en la figura
37.
Figura 37
Z=A.B.C+A.B.C+A.B.C+A.B.C
Con un decodificador es factible implementar
dicha funcin, agregando una compuerta OR de
La entrada D se puede utilizar como inhibidora, manteniendo el estado lgico 0 cuando se desea generar la funcin, y cambiando al estado l-
47
T CNICAS D IGITALES
gico 1 cuando se desea inhibir la generacin de la
funcin.
Si observamos la tabla de verdad del decodificador decimal, vemos que cuando D = 0 se excita
una de las salidas Q0 a Q7 en funcin de la combinacin aplicada en el resto de las tres entradas.
Cuando D = 1 las salidas Q0 a Q7 no estn exci-
EN FEBRERO...
...EN TODOS LOS KIOSCOS
NO SE LO PIERDA!!!
COLECCION
CLUB SABER ELECTRONICA N2
MANUAL DEL RADIOAFICIONADO
TEMAS DE LA OBRA:
Circuitos Resonantes
Unidades de Medicin
Transmisin de AM
Modulacin en BLU
Osciladores
Etapas de Radiofrecuencia
Propagacin de las Ondas
Lneas de Transmisin
Antenas
Montajes y Circuitos Prcticos
48
E LEMENTOS
Introduccin
En el captulo anterior vimos distintos circuitos denominados "combinacionales", dado que la
salida es el resultado de la "combinacin", mediante una funcin determinada, del estado que
poseen las entradas.
Analizaremos ahora, diferentes circuitos llamados "secuenciales", en los cuales el estado lgico de la salida no slo depende del estado lgico
de las entradas en ese instante, sino tambin del
estado lgico de las entradas en instantes anteriores; por lo tanto, interviene una nueva variante que
es el tiempo. Estos circuitos permiten memorizar
el estado de las entradas en un instante y utilizarlo posteriormente para tomar decisiones cuando
las entradas cambien de estado. Los dos dispositivos ms importantes de este grupo son:
- Flip-flops
- Registros
Se describirn los circuitos biestables (flipflops) ms empleados y los registros de desplazamiento.
Flip-flops
Un Flip-flop es un "elemento de memoria" que
se caracteriza por tener dos estados en su salida,
que permiten almacenar un bit de informacin
("0" o "1").
La salida permanece en uno de los estados posibles, a menos que una combinacin conveniente
de seales de entrada provoque un cambio de estado en la salida (por ejemplo, interrupciones).
Los operadores lgicos analizados en el captulo 1 pueden conectarse para formar elementos de
memoria con la capacidad de "recordar" si a sus
entradas se les ha aplicado o no un estado lgico
"1" con anterioridad, verificndolo a su salida.
Para encarar nuestro estudio, vamos a analizar
una memoria de capacidad muy limitada construida simplemente por una compuerta OR debidamente interconectada, tal como se muestra en la figura 1.
DE
M EMORIA
Supongamos
que inicialmente
Q = 0 y A = 0.
Si la entrada
A pasa a "1"
(quiero escribir
un "1" en la memoria), la salida Figura 1
Q pasa a "1" (recordamos que en una OR un "1" a la entrada pone
un "1" a la salida). Si posteriormente pongo A = 0,
la salida sigue en "1", ya que al realimentar la entrada B, siempre existir en la misma un estado lgico "1". Esto significa que la salida Q permanecer siempre en "1", una vez que la entrada A pase por "1".
Para borrar la memoria, se debe quitar la alimentacin de la compuerta o desconectar el lazo
de realimentacin entre la salida Q y la entrada B,
lo cual representa un inconveniente.
Por lo tanto, el elemento de la figura 1 no es
prctico ya que, si bien memoriza su puesta a "1",
no es capaz de volver al estado inicial "0" mediante otra seal lgica, si es que no interesa mantener
la informacin almacenada.
Una posibilidad es agregar una entrada de borrado en el lazo de realimentacin.
Para solucionar este inconveniente, se
puede agregar otra
compuerta que pueda
recibir una informacin de borrado, como
se ve en el circuito de
la figura 2. En la figura 3 se da el smbolo
de este elemento de
Figura 2
memoria (en este caso
un flip-flop RS)
La "memoria" se
borra cuando C = 0 y
A = 0, con lo cual Q =
0.
Figura 3
A estos elementos
de memoria, los podemos clasificar de la siguiente manera:
49
T CNICAS D IGITALES
- Flip-flop R-S: permite almacenar una informacin o dato (bit "1" o "0") durante un periodo
de tiempo y despus borrarla para que quede dispuesto a recibir otro dato.
- Flip- flop J-K: posee dos entradas denominadas J y K, tal que la entrada J se corresponde con
la entrada S del Flip-flop R-S y la entrada K se corresponde con la entrada R del mismo Flip-flop.
- Flip-flop T: posee una sola entrada y, cada
vez que la entrada "T" toma el estado lgico "1",
la salida cambia de estado.
- Flip-flop D: la informacin presente en la entrada D se transfiere a la salida cuando aparece un
pulso de reloj.
Este ltimo circuito biestable, entra dentro del
grupo de los "flip-flops" sncrono, razn por la
cual debemos definir qu es un flip-flop sncrono
y qu es un flip-flop asncrono:
- En los Flip-flops asncronos el cambio de
estado de la salida es producido directamente por
las variables de entrada; es decir, las variables de
entrada controlan el estado lgico de la salida. Esto significa que, una vez aplicadas las variables de
entrada, el circuito cambia de estado automticamente, pasando por distintos estados intermedios
hasta un estado final estable.
La velocidad con que alcanza el estado final
(estable) depende del retardo de las compuertas
que forman el circuito secuencial.
En los Flip-flops sncronos el cambio de estado de la salida se produce en "sincronismo" con
una seal llamada de reloj (clock) o de temporizacin. Esto significa que las variables de entrada no
actan directamente sobre la salida, sino que lo
hacen solamente cuando se reciben pulsos activos
de la seal de reloj. Los cambios ordenados por
las entradas actan sobre la salida solamente
cuando lo permite la seal del reloj.
De acuerdo a cmo la seal de reloj controla la
actuacin de las entradas sobre la salida, existen
dos grupos de Flip-flops sncronos:
1) Flip-flops sincronizados por nivel: La seal
de reloj permite que las entradas acten sobre la
salida durante todo el tiempo en que esta seal de
reloj se encuentra en un determinado nivel que se
denomina activo.
2) Flip-flops sincronizados por flanco: La seal de reloj permite que las entradas acten sobre
la salida nicamente en el flanco creciente o decreciente de la seal de reloj. No hay cambios en
50
S R
Q
Q+1
0 0
0
0
La salida
0 0
1
1
no cambia
0 1
0
0
La salida
0 1
1
0
pasa a "0"
1 0
0
1
La salida
1 0
1
1
pasa a "1"
1 1
0
NO PERMITIDO
1 1
1
NO PERMITIDO
S
R
Q+1
0
0
Q
0
1
0
1
0
1
NO PERMITIDO
1
1
E LEMENTOS
no ingls Reset-Set que puede interpretarse como
inactivar - activar o como puesta a "0" y puesta a
"1", respectivamente.
El Flip-flop R-S es un Flip-flop bsico, a partir del cual se construyen los dems flip-flops.
Una de las caractersticas de los Flip-flops es
que las salidas del circuito estn conectadas a las
entradas. Esto significa que cualquier seal aplicada a la entrada atraviesa el circuito y luego retorna a las entradas.
La tabla de verdad del Flip-flop R-S nos dice
que si R = S = 0, la salida no cambia; es decir, el
prximo estado de la salida Q es Q (Si estaba en
"0" sigue en "0" y si estaba en "1" sigue en "1"):
Si R = 1 y S = 0, la salida Q pasa a "0" (si estaba en "1" pasa a "0" y si estaba en "0" sigue en
"0").
Si R = 0 y S = 1, la salida Q pasa a "1" (si estaba en "0" pasa a "1" y si estaba en "1" sigue en
"1").
La situacin S = 1 y R = 1 no est permitida,
ya que no es posible "escribir y borrar" al mismo
tiempo el elemento de memoria; adems, se produce un estado de indeterminacin que debe evitarse.
__
Este estado hace que algebraicamente Q = Q =
0, y por lo tanto no se conoce algebraicamente el
estado que aparecera en el Flip-flop cuando desaparece la condicin de indeterminacin.
Analicemos con ms detalles el funcionamiento de este Flip-flop.
ESTADO ESTADO
ESTADO
ACTUAL INTERMEDIO
FINAL
S R
Q Q
Q Q
Q Q
0 0
0 1
0
1
0 1
No
0 0
1 0
1
0
1 0 cambia
0 1
0 1
0
1
0 1
Pone
0 1
1 0
0
0
0 1 un "0"
1 0
0 1
0
0
1 0
Pone
1 0
1 0
1
0
1 0 un "1"
1 1
0 1
0
0
0 0
No
1 1
1 0
0
0
0 0 permitidos
DE
M EMORIA
51
T CNICAS D IGITALES
Figura 4
S
R
Q+1
0
0
Q
0
1
0
1
0
1
1
1
NO PERMITIDO
Recordemos que las entradas propiamente dichas del Flip-flop R-S con compuertas NAND son
S y R. Es decir, para almacenar un "1", se cumple
S = 0, R = 1. Para almacenar un "0" se cumple S
= 1, R = 0.
Si R = 1 y S = 1, la salida no cambia. No est permitido el estado: R = 0, S = 0.
Esto significa que para almacenar un "1" se
aplica a S un nivel lgico bajo y, para almacenar
un "0", se aplica a R un nivel lgico bajo.
Para analizar este Flip-flop de la misma manera que el realizado con compuertas NOR se debe
52
S
R
Q+1
0
0
Q
0
1
0
1
0
1
1
1
1
Es posible hacer que predomine el "Reset", poniendo el inversor a la salida de la primera compuerta; con esta modificacin, se obtiene el circuito de la figura 7.
E LEMENTOS
DE
M EMORIA
compuertas AND sern "0", con lo cual estamos aplicando a las compuertas NOR de arriba y a la compuerta NOR de abajo del Flipflop propiamente dicho un "0" y, como ya sabemos, la salida Q no cambia de estado.
Cuando el diseo lgico del circuito permite
que existan las seales S y R simultneamente, sin que interfieran con el funcionamiento
del equipo diseado, conviene que quede, indicando en smbolos la posibilidad de que las
dos salidas del Flip-flop sean opuestas.
Precisamente, en la figura 9, el smbolo indiFigura 7 ca que en caso de simultaneidad de S y R, la
entrada de "Set" activa la salida 1, mientras
Tambin es posible agregar un circuito a la en- que la entrada "Reset" prima sobre la salida 2.
trada para hacer que no cambie la salida del Flipflop, si se da la simultaneidad mencionada. Lo que
se est haciendo en el circuito de la figura 8 es inhibir el "Set" o "Reset" agregando compuertas con
inversores a las entradas. El smbolo a la derecha
de la figura indica esta inhibicin.
Figura 9
Flip-flop J - K
Figura 8
S
R
Q+1
0
0
Q
0
1
0
1
0
1
1
1
Q
El Flip-flop R-S es el elemento de memoria bsico y a partir de l se han desarrollado otros circuitos secuenciales utilizados como circuitos biestables para aplicaciones especiales. Uno de estos
dispositivos de dos estados es el Flip-flop J-K, que
posee los smbolos dados en la figura 10. Note que
existen dos representaciones posibles recomendadas por el IEEE, segn se considere el estado lgico o el nivel lgico de las salidas.
Figura 10
53
T CNICAS D IGITALES
describe el funcionamiento de este dispositivo de
memoria:
J
K
Q
Q+1
0
0
0
0
No
0
0
1
1
cambia
0
1
0
0
Pone
0
1
1
0
un "0"
1
0
0
1
Pone
1
0
1
1
un "1"
1
1
0
1
1
1
1
0 Cambia
J
K
Q+1
0
0
Q
0
1
0
1
0
1
1
1
Q
Vamos a estudiar, ahora, dos elementos de memoria que poseen una sola entrada:
Figura 11
T
Q
Q+1
0
0
0
0
1
1
1
0
1
1
1
0
Flip-flop T
Este Flip-flop (denominado T por "toggle"),
junto con el "D", que veremos ms adelante, recibe la informacin desde una sola entrada y es,
igual que "D", muy utilizado en la elaboracin de
unidades aritmticas lgicas.
En la figura 11 se reproduce el smbolo lgico
de un Flip-flop T.
Este Flip-flop opera de forma tal que, cada vez
que T toma el estado lgico "1", la salida cambia
54
E LEMENTOS
Figura 13
S
R
Q+1
0
0
Q
0
1
0
1
0
1
1
1
NO PERMITIDO
DE
M EMORIA
55
T CNICAS D IGITALES
En un primer momento, la seal de reloj est
en estado bajo (inactivo) y la salida no cambia de
estado. Cuando la seal de reloj pasa a "1" se cumple la tabla de verdad del Flip-flop, luego como se
ve en la grfica que S = 1 y R = 0, la salida pasa
a "1". Con el reloj an en estado alto tenemos luego S = 0 y R = 0, y la salida no cambia (sigue en
"1"). Luego el pulso de reloj pasa a un estado bajo y bloquea el Flip-flop, con lo cual no atender
los cambios que puedan producirse en las entradas.
Precisamente en este diagrama de tiempos, a
pesar de que "R" pasa a "1", la salida del Flip-flop
no pasa a "0" (sigue en "1") debido a que el pulso
reloj est inactivo y, por lo tanto, las entradas no
pueden cambiar el estado del Flip-flop.
Los Flip-flops sncronos suelen tener dos entradas auxiliares Pr (Preset) y Cr (Clear) que permiten "fijar" el estado inicial del Flip-flop; es decir, cul ser el estado inicial de la salida cuando
se alimenta al biestable.
Estas entradas estn activas con un nivel lgico bajo.
- La entrada de Pr (oreset) pone Q = 1.
- La entrada de Cr (clear) pone Q = 0.
Estas entradas de preset y clear se emplean para poner un "1" o un "0" en el Flip-flop sin que sea
necesaria la seal de reloj, ni las entradas R y S. El
Pr y Cr pone un "1" o un "0" en el Flip-flop cuando el reloj est en el nivel lgico bajo.
Decimos entonces que con Pr y Cr "forzamos"
la salida del FF a "1" o a "0" de manera asncrona.
Cr Pr
Ck
0
1
0
Q = 0 (borrado)
1
0
0
Q = 1 (puesta a "1")
56
Figura 15
D
Q
Q+1
0
0
0
0
1
0
1
0
1
1
1
1
Como vemos, no interesa en qu estado se encuentra la salida cuando viene el pulso activo de la
E LEMENTOS
DE
M EMORIA
Figura 16
seal de reloj, dado que lo que hay a la entrada se transfiere inmediatamente a la salida.
Por tal motivo, podemos confeccionar una tabla reducida:
Figura 17
D
0
1
Q+1
0
1
Cuando el Flip-flop D est sincronizado por nivel se lo llama LATCH y se lo puede construir a
partir de un FF R-S sincronizado por nivel, en el
cual a la entrada R se le conecta la entrada S a travs de un inversor, tal como se muestra en la figura 16. Es el ms utilizado de los Flip-flops sincronizados por nivel.
En este biestable, "S y R" nunca pueden tener
el mismo estado lgico.
Expresado en la tabla de verdad ser:
S
R
Q+1
0
0
X
0
1
0
1
0
1
1
1
X
donde:
X = Combinaciones imposibles de entrada.
Se cumple entonces que:
D
Q+1
0
1
0
1
lida Q. Cuando el pulso de reloj est en estado bajo, la entrada D no acta sobre la salida por lo cual
se mantiene en el estado en que se encontraba.
El Latch se comporta como un interruptor, tal
que cuando el reloj est alto, el interruptor est cerrado y deja pasar la informacin que se encuentra
desde la entrada hacia la salida y cuando el reloj
est bajo el interruptor est abierto.
Del circuito de la figura 17, si Ck = 1 y D = 0,
equivale a tener R = 1 y S = 0; por lo tanto, Q = 0.
Cuando se recibe un estado activo del pulso de
reloj y D = 1, equivale a tener R = 0 y S = 1; por
lo tanto Q = 1.
Esto significa que, cuando el pulso de reloj est en el nivel lgico alto, la salida Q sigue las variaciones de la entrada D.
Si Ck = 0 (en realidad inactivo), la salida de las
compuertas AND de control son "0", independientemente de la entrada D, y el Flip-flop no cambia
de estado. Es decir, cuando el reloj pasa a "0",
queda almacenada la informacin presente en la
entrada D.
El diagrama de tiempos que explica grficamente lo expuesto, se muestra en la figura 18.
Vemos que la salida Q sigue a la entrada cuando el pulso de reloj est alto.
En la prctica se aplica a la entrada de datos D,
Figura 18
57
T CNICAS D IGITALES
la seal "0" o "1" que se desea memorizar y, antes
que cambie esta seal, se pone el reloj en estado
bajo. Al estar baja la seal de reloj, aunque la entrada D cambie de estado, la salida no se afecta y
se mantiene constante.
Tambin se puede emplear el Flip-flop D sincronizado por nivel como una "llave" que cambia
de estado cada vez que se aplica un pulso de reloj.
En la figura 19 se ve un circuito en el cual la
salida Q se conecta con la entrada D, luego cada
vez que viene un pulso de reloj, la salida Q cambiar de estado, dado que en la entrada estar la
informacin de la salida negada.
Figura 19
58
Figura 20
E LEMENTOS
Figura 22
Figura 23
Figura 24
DE
M EMORIA
Tambin es posible
construir un FF R-S
Master-Slave con compuertas NAND; el esquema lgico se grafica
en la figura 22
Los dos Flip-flops R-S
estn integrados en una
nica estructura y trabajan de manera que
ambos Flip-flops estn
aislados entre s, salvo
en el instante en que el
reloj pasa de alto a bajo, donde la informacin almacenada en el
amo se transfiere al esclavo. En ese instante se cumple la tabla de verdad del Flipflop R-S.
J K Q+1
0 0
Q
0 1
0
1 0
1
1 1
Q
El circuito detallado
con compuertas NAND
se da en la figura 24, en
la cual se observan las
dos configuraciones
correspondientes a los
FF J-K interconectados
entre s.
59
T CNICAS D IGITALES
Tal como lo habamos descrito para el FF R-S,
se cumple que:
- Si Ck = 1, el "amo" se encuentra habilitado
y el "esclavo" desconectado.
- Si Ck = 0, el "amo" se encuentra desactivado y el "esclavo" est habilitado.
El principio de funcionamiento es similar al
del FF anterior:
- Cuando el pulso de reloj est en "1", las entradas J-K actan sobre el "amo", estando el "esclavo" desconectado.
- Cuando el pulso pasa de "1" a "0" (flanco negativo del pulso de reloj), la informacin almacenada en el "amo" se transfiere al "esclavo"; instante en el cual se cumple la tabla de verdad del
Flip-flop J-K master-slave.
- Cuando se poduce un flanco negativo de la
seal de reloj (pasa de "1" a "0") si se cumple:
J = 1 y K = 0, entonces Q = 1
J = 0 y K = 1, entonces Q = 0
J = 0 y K = 0, la salida no cambia.
J = 1 y K = 1, la salida cambia de estado.
Si analizamos en detalle el funcionamiento del
FF, podemos decir que cuando el reloj est en estado bajo ("0"), las terminales 1 y 2 de las compuertas (1) y (2) poseen un estado lgico "0". Por
lo tanto, las salidas 3 y 4 de estas compuertas estn en "1", independientemente de las entradas J y
K. Esto es as, porque en un NAND un "0" a la entrada pone un "1" a la salida, independientemente
de las dems entradas.
De acuerdo con esto, el Flip-flop R-S,
constituido por las compuertas (3) y (4),
permanece en el estado en que se encontraba. Esto significa que cualquier variacin en los niveles aplicados a las entradas J y K no se transmiten al FF esclavo,
ya que al estar el pulso de reloj en estado
bajo, el FF amo est inhabilitado.
Ahora bien, cuando el pulso de reloj
pasa al estado lgico "1", el inversor (9)
hace que el FF esclavo quede inhabilitado; por lo tanto, las salidas de las compuertas 7 y 8 estn en "1" y, en estas condiciones, la salida del FF no cambia. Esto
significa que las variaciones aplicadas a
60
E LEMENTOS
DE
M EMORIA
Figura 29
61
T CNICAS D IGITALES
Los Flip-flops de entrada estn
interconectados de manera tal
que, cuando la seal de reloj pasa
del nivel lgico bajo al nivel lgico alto, suministra un estado lgico "1", en la salida de un R-S y un
estado lgico "0", en la salida del
otro R-S, y la memorizacin se
determina segn el estado de la lnea de datos D.
Una vez que el pulso de reloj
est en estado alto, se mantiene el
mismo estado lgico en el Flip-flop; es decir, las
posibles modificaciones en la entrada D no ocasionan ningn cambio en la salida.
A travs de estados lgicos, podemos entender
mejor lo que ocurre en este FF; para ello supongamos que:
- Pr = Cr = 1, con lo cual se tiene un funcionamiento normal sincrnico.
Suponemos que inicialmente el pulso de reloj
est bajo y en D hay un "1".
El pulso en estado bajo pone un "1" a las salidas de las compuertas NAND 3 y 4, lo cual coloca la condicin 1:1 en las entradas 7 y 8 del Flipflop R-S de salida, que hace que la salida general
del FF permanezca como estaba.
Como suponemos que D = 1 y la salida de la
compuerta NAND 4 tambin est en estado lgico
"1", la salida de la compuerta 6 estar en "0", y este "0" de salida de 6 es suficiente para poner un
"1" a la salida de la compuerta 5.
Al recibir un flanco positivo del pulso de reloj
(pasa de bajo a alto), en las entradas de la compuerta 3 tenemos un "1" lgico, por lo cual la salida de 3 pasa a "0". Este "0" es suficiente para que
la salida de 4 se mantenga en "1". Adems, este
"0" de salida de 3 pone un "1" a la salida de 5. La
salida de 6 sigue en "0". Al tener en la entrada 7
de la compuerta 1 un "0", pone un "1" en la salida
Q; es decir, pone en la salida Q lo que hay a la entrada D.
Se cumple entonces, que la informacin presente en la entrada D se transfiere a Q cuando se
produce un flanco positivo de reloj.
Si ahora, con el pulso de reloj en "1", cambia
el estado de D, como dijimos, la salida no debe
cambiar. Queda en manos del lector comprobar
esta situacin, realizando el mismo razonamiento
que el efectuado hasta el momento.
62
Figura 30
Registros
Un registro es un sistema lgico que almacena
informacin de acuerdo con una secuencia preestablecida, contando para ello con elementos de
memoria apropiados. As por ejemplo, puede "memorizar" una palabra digital que luego podr compararse con otra palabra, en un sistema de seguridad, a los fines de poder tomar determinadas decisiones.
Registros de Desplazamiento
Los registros de desplazamientpo o "Shift Register" son sistemas secuenciales constituidos
por Flip-flops sncronos interconectados en forma
apropiada.
Cada Flip-flop almacena un bit, por lo cual para construir un registro de desplazamiento de m
bits son necesarios m Flip-flops.
Todos los Flip-flops de estos registros tienen
una seal de reloj comn y se activan y se desactivan sincrnicamente.
E LEMENTOS
Se pueden construir con Flip-flops del tipo RS, JK o D; las diferencias estn dadas en la forma
que se trata la informacin a la entrada y su disponibilidad a la salida. Podemos encontrar 4 variantes para estos registros:
DE
M EMORIA
IMPULSOS
BIT
Q4 Q3 Q2 Q1
DE RELOJ DE INFORMACION
1
0
0 0 0 0
2
1
1 0 0 0
3
0
0 1 0 0
4
1
1 0 1 0
63
T CNICAS D IGITALES
Figura 33
Vemos que para cargar el registro de desplazamiento necesitamos cuatro pulsos de reloj, uno para cada bit.
Luego de que toda la palabra fue almacenada,
se puede leer en serie la informacin por la salida
del FF1.
Por cada pulso de reloj, los datos almacenados
en el registro se transmiten en serie, uno a continuacin del otro, a travs de la salida del FF1.
Despus de cuatro pulsos de reloj, los datos almacenados pueden ser ledos o transmitidos en serie.
Registro de desplazamiento con entrada serie
- salida paralelo.
El circuito propuesto con FF D, se ha dibujado
en la figura 33. En dicho circuito lgico, se ve el
agregado de una seal de habilitacin que se denomina "E". Segn el dato que tenga la entrada E,
se pueden cumplir las siguientes condiciones:
1) Si E = "1"
Se inhabilita la escritura
(carga de datos en serie).
Se habilitan las salidas
paralelo.
2) Si E = "0"
Se habilita la entrada serie (escritura).
Se inhabilitan las salidas paralelo (inhabilita la
lectura).
Se entiende entonces
que la seal E autoriza la
64
E LEMENTOS
ingresan, a travs de las compuertas NAND, a las
entradas asncronas de preset (Pr) de cada FF.
Esto es posible ya que, al estar preset en "0", se
tiene un "1" a la salida Q del FF; es decir:
Si Cr = 0 y Pr = 1, entonces
Q=0
Si Cr = 1 y Pr = 0, entonces
Q=1
Si Cr = 1 y Pr = 1, se tiene una operacin
normal sncrona.
El funcionamiento de este registro depender
del valor que tenga la seal aplicada en la entrada
E y la seal de datos A (A3, A2, A1 y A0). Si E est en "1" cuando A est en "1", entonces Q debe ir
a "1", ya que Pr = 0, si A est en "0", Pr es "1" y
la salida Q sigue en "0".
- Se dice que cuando E = 1 se carga el registro
en paralelo.
El registro opera de la siguiente manera:
Primero se borra el contenido de los FF. Para
ello se lleva E = 0 (esto significa Pr = 1) y Cr = 0,
con lo cual las salidas de los FF pasan todas a "0".
Luego se "autoriza" la escritura en paralelo; tal
que si se cumple que:
Cr = 1 y E = 1
se tendr:
Si A = 0, Pr = 1, Q = 0
Si A = 1, Pr = 0, Q = 1
Al ser E = 1 se autoriza la escritura y se inhibe la lectura, ya que las entradas de reloj de los
DE
M EMORIA
65
T CNICAS D IGITALES
Flip-flops comerciales CMOS
CD4013 - Doble Flip-flop D
CD4027 - Doble Flip-flop J-K ordenador-seguidor con set y reset.
CD4042 - Cudruple cerrojo D controlado por
reloj.
CD4043 - Cudruple cerrojo NOR R-S TriState.
CD4044 - Cudruple cerrojo NAND R-S TriState.
CD4076 - Cudruple Flip-flop D Tri-State.
CD4099 - Cerrojo direccionable de 8 bits.
CD40174 - Sxtuple Flip-flop D.
CD40175 - Cudruple Flip-flop D
CD4723 - Doble cerrojo de 4 bits direccionables.
CD4724 - Cerrojo direccionable de 8 bits.
66
Figura 36
Figura 37
D ISEO
DE
C IRCUITOS S ECUENCIALES
Introduccin
Sabemos que los Flip-flops son los elementos
de memoria bsicos y que a partir de ellos es posible construir otros dispositivos, tales como registros de desplazamiento y contadores. Los contadores binarios difieren de los registros de desplazamiento en que sus Flip-flops estn conectados entre s de manera diferente. La funcin de un
contador es dar salida a la informacin segn una
secuencia preestablecida con anterioridad. La mayora de los contadores operan con cdigo binario
(dan salida de informacin en 8421, exceso 3, o
algn otro), pero diseando un circuito mediante
una lgica de interconexin puede obtener cualquier configuracin arbitraria de salida.
Los contadores se emplean normalmente como
circuitos bsicos en otros sistemas lgicos, ya sea
para computacin, controles industriales, medicin de intervalos, etc. Existen distintos tipos de
contadores, los cuales se construyen utilizando
Flip-flops JK, T, RS o D. Los podemos clasificar
en tres grupos fundamentales:
Contadores Asncronos, llamados tambin
contadores serie. En estos dispositivos, todos los
Flip-flops que lo integran cambian de estado simultneamente; los pulsos de reloj se aplican a todos los Flip-flops al mismo tiempo.
Esto hace que, si hay algn cambio, se produzca en sincrona en todos los Flip-flops.
Contadores Sncronos, llamados tambin
contadores paralelos. En este caso, los pulsos a
contar se aplican a la entrada de alguno de los
Flip-flops (generalmente, el primero). Los cambios en los Flip-flops no se realizan en todos al
mismo tiempo, debido a que aqullos a los cuales
no llegan directamente los pulsos van a cambiar
de estado, si la salida de algn otro Flip-flop cambia de estado; es decir, el cambio de estado de un
Flip-flop acciona un segundo Flip-flop, el cual
puede despus accionar un tercero, luego un cuarto y as sucesivamente.
Contadores en Anillos. Un contador en anillo
Contadores Asncronos
Como ya hemos explicado, en estos dispositivos, los pulsos a contar se reciben slo en el primer Flip-flop (el que almacena el bit menos significativo) y los Flip-flops siguientes son comandados por el Flip-flop que lo precede en orden.
Para que podamos comprender el funcionamiento, en la figura 1 se da el circuito de un contador de mdulo 16 que, por supuesto, tendr cuatro Flip-flops. En dicha figura se tiene que:
LSB - Bit menos significativo.
MSB - Bit ms significativo.
Cada Flip-flop de este circuito es disparado por
los flancos negativos de los pulsos de reloj.
67
T CNICAS D IGITALES
Los biestables utilizados son
Flip-flop J-K con sus entradas
unidas, lo que arroja como resultado Flip-flops tipo T disparados
por flancos negativos. Si tenemos en cuenta la tabla de verdad
de un Flip-flop T.
T Q+1
1
Q
0
Q
Figura 1
MSB
LSB
VALOR
8
4
2 1
DECIMAL
0
0
0 0
0
0
0
0 1
1
0
0
1 0
2
0
0
1 1
3
0
1
0 0
4
0
1
0 1
5
0
1
1 0
6
0
1
1 1
7
1
0
0 0
8
1
0
0 1
9
1
0
1 0
10
1
0
1 1
11
1
1
0 0
12
1
1
0 1
13
1
1
1 0
14
1
1
1 1
15
68
Figura 2
D ISEO
C IRCUITOS S ECUENCIALES
DE
Figura 3
Figura 4
Contadores Sncronos
69
T CNICAS D IGITALES
conectadas a las salidas Q del FF anterior que hay
en la cadena del contador. Dicha unin se efecta
a travs de compuertas AND. Por ejemplo, las entradas J-K del FF4 estn conectadas a travs de
una compuerta AND a las salidas Q de los FF3,
FF2 y FF1, es decir, todos los Flip-flops anteriores
al FF4. Esto significa que cada Flip-flop cambiar
de estado cuando la compuerta AND, que se aplica a las entradas J-K, tenga a su salida un "1", y
esto se produce cuando las salidas Q de todos los
Flip-flops anteriores de la cadena estn en el estado lgico "1" (recordemos que en un Flip-flop T la
salida cambia de estado cuando en su entrada hay
un nivel lgico alto).
Si recurrimos a la tabla del cdigo binario (de
peso 8421) podemos deducir que el FF1 debe
cambiar "siempre", por lo cual su entrada J-K debe estar en "1".
- El FF2 cambia siempre que el FF1 est en "1".
- El FF3 cambia siempre que los FF2 y FF1 tengan un "1" a su salida.
- El FF4 cambia siempre que los FF3, FF2 y
FF1 tengan un "1" a su salida.
En forma anloga a lo que vimos en los contadores asncronos, para realizar un contador descendente (15 a 0) se conectan las entradas J-K de
cualquier Flip-flop mediante compuertas AND a
la salida Q de todos los Flip-flops que los preceden.
Debido a que todos los Flip-flops reciben los
pulsos de reloj al mismo tiempo y cambian de estado al mismo tiempo, el retardo total del contador
(independientemente de la calidad de Flip-flops
que se empleen) es igual al tiempo de propagacin
de un solo Flip-flop (en el esquema anterior hay
que considerar adems el tiempo de propagacin
de la compuerta AND), lo que hace que estos dispositivos sean ms veloces.
La frecuencia mxima de reloj del contador es:
1
fmx. =
tp de un FF + tp de una compuerta
Si el tiempo tp de un FF y del contador posee
los siguientes valores:
- tp de un FF = 40 ns y
- tp de una compuerta = 10 ns
70
1
fmx. = = 20 MHz
50 ns
La frecuencia mxima ser:
1
fmx. =
tp de un FF x n
donde: n = Cantidad de Flip-flops.
Por lo tanto, para el contador visto, que tiene
cuatro Flip-flops, y considerando tambin un tp =
40 ns, la frecuencia mxima es:
1
1
fmx. = = = 6,66 MHz
40 ns x 4
160 ns
Se deduce entonces que para los contadores
sncronos, la frecuencia mxima de trabajo es mucho mayor que la correspondiente a un contador
asincrnico. Adems, todas las salidas cambian simultneamente.
Entre las desventajas, podemos decir que los
contadores asncronos necesitan muchas ms
compuertas lgicas y por lo tanto son ms complejos. Adems, si se observa el esquema del contador sncrono, se ve que la ltima compuerta
AND tiene tres entradas. A medida que se agregan
Flip-flops, como consecuencia de tener que contar
una palabra de mayor mdulo, aumenta la cantidad de compuertas AND y la cantidad de entradas
de la ltima compuerta AND. Pero, si bien aumenta la complejidad del circuito, es importante destacar que la frecuencia mxima est dada siempre
por el tp de un slo Flip-flop ms el tp de una
compuerta.
En la figura 6 se da el esquema lgico de un
contador sncrono ascendente de mdulo 128
(conteo 0 a 127). Este contador sincrnico ascendente est constituido por siete Flip-flops y 5
compuertas AND, donde la ltima de estas compuertas posee 6 entradas.
En sntesis, debemos destacar lo siguiente:
- A medida que aumenta el mdulo del contador, aumenta la cantidad de Flip-flops y de compuertas AND, como as tambin la cantidad de entradas de la ltima compuerta AND.
D ISEO
DE
C IRCUITOS S ECUENCIALES
Figura 6
Contador Sncrono
Ascendente-Descendente
La figura 8 esquematiza un contador sincrnico ascendente-descendente con transporte serie.
Las caractersticas de los contadores sncronos ascendentes y las
de los contadores sncronos descendentes se pueden combinar en
71
T CNICAS D IGITALES
Figura 8
un solo contador ascendente-descendente (updown). Mediante una seal de control C, se selecciona si el conteo es ascendente o descendente. La
funcin de dicha seal es la siguiente:
Si C = 1 Se realiza una cuenta ascendente con
transporte serie.
Si C = 0 La cuenta es descendente, tambin
con transporte serie.
La frecuencia mxima se calcula:
Figura 9
72
1
fmx. =
tp de un FF + tp de una compuerta x 2 (n - 1)
donde n es la cantidad de Flip-flops.
El circuito de la figura 8 corresponde a un contador ascendente-descendente con transporte serie. El diagrama de un contador ascendente-descendente con transporte paralelo se muestra en la
figura 9. En este circuito, la funcin de la seal C
es la que describimos a continuacin:
D ISEO
Si C = 1, se efecta la cuenta en forma ascendente.
Si C = 0, la cuenta es descendente.
DE
C IRCUITOS S ECUENCIALES
S
R
Q Q+1
0
0
0
0
NO CAMBIA
0
0
1
1
0
1
0
0
PONE UN "0"
0
1
1
0
1
0
0
1
PONE UN "1"
1
0
1
1
1
1
0
X NO PERMITIDO
1
1
1
X
De esta tabla se deduce la ecuacin caracterstica. Para ello se representa esta tabla en un mapa
de Karnaugh y se agrupan todos los "1" correspondientes, tal como se muestra en la tabla 1.
73
T CNICAS D IGITALES
Del mapa de Karnaugh, si agrupamos los dos
"1" verticales que corresponden a la columna "01"
(R = 0 o R y Q = 1) y agrupamos los dos "1" y las
dos "X" horizontales que corresponden a la fila
"1" (S = 1), surge que la ecuacin caracterstica es:
Q+1 = S + RQ
Las "X" las tomamos agrupadas junto con los
"1" dado que es una combinacin prohibida y nos
permite obtener una ecuacin simplificada.
La ecuacin caracterstica nos dice que el prximo estado que toma la salida Q es un "1" cuando S = "1" o cuando R = 0 y Q = 1.
La ecuacin caracterstica es:
Funcin Caracterstica del Flip-flop J-K
Q+1 = JQ + KQ
De la misma forma que antes, damos en primer
lugar, la tabla de verdad del FF J-K:
J
K
Q Q+1
0
0
0
0
NO CAMBIA
0
0
1
1
0
1
0
0
PONE UN "0"
0
1
1
0
1
0
0
1
PONE UN "1"
1
0
1
1
1
1
0
1
CAMBIA
1
1
1
0
De la tabla de verdad, surge que la salida tomar el estado lgico "1" cuando:
J = 0, K = 0 y Q = 1 y
J = 1, K = 0 y Q = 0 y
J = 1, K = 0 y Q = 1 y
J = 1, K = 1 y Q = 0
Para encontrar la ecuacin caracterstica deberan transportarse al mapa de Karnaugh los "1", a
los casilleros correspondientes, luego se los debe
agrupar y obtener las combinaciones de los estados agrupados. Luego, con dicha ecuacin caracterstica se puede implementar la funcin que representa al FF J-K con compuertas lgicas. Por lo
74
T
Q
Q+1
0
0
0
0
1
1
1
0
1
1
1
0
D ISEO
vamos a construir el mapa de Karnaugh tal cual
como se observa en la tabla 3.
DE
C IRCUITOS S ECUENCIALES
ESTADO ACTUAL
PROXIMO ESTADO
Q3 Q2 Q1 Q0
Q+3 Q+2 Q+1 Q+0
0 0
0
0
0 0
0 1
0 0
0
1
0 0
1 0
0 0
1
0
0 0
1 1
0 0
1
1
0 1
0 0
0 1
0
0
0 1
0 1
0 1
0
1
0 1
1 0
0 1
1
0
0 1
1 1
0 1
1
1
1 0
0 0
1 0
0
0
1 0
0 1
1 0
0
1
0 0
0 0
1 0
1
0
X X X X
1 0
1
1
X X X X
1 1
0
0
X X X X
1 1
0
1
X X X X
1 1
1
0
X X X X
1 1
1
1
X X X X
75
T CNICAS D IGITALES
mar la salida Q de los 4 Flip-flops que hemos numerado respectivamente como 3, 2, 1, y 0.
Cuando el estado actual de los 4 Flip-flops es
0000 (corresponde al decimal 0), el prximo estado es 0001 (que corresponde al decimal 1); cuando ese estado es 0001 (decimal 1), el prximo estado es 0010 (que corresponde al decimal 2), y as
sucesivamente. Cuando el estado actual del contador sea 1001 (que corresponde al decimal 9) el
prximo estado ser 0000 (decimal 0); es decir, se
vuelve al estado inicial.
Debemos ahora construir los diferentes mapas
de Karnaugh para cada uno de los cuatro FF que
posee nuestro contador. Comenzamos con el FF,
cuya salida ser Q0 cuyo estado siguiente hemos
denominado Q+0. Para el Flip-flop numerado como 0 se obtiene Q+0:
Y, tal como dijimos, el estado de Q2 es el nico que cambia entre un casillero y el otro, por lo
tanto, para ese grupo la ecuacin ser:
Q0 Q1 Q3
Para el otro grupo de cuatro "1" ser:
Q0 Q1
Por lo tanto la ecuacin caracterstica de este
segundo FF ser:
Q+1 = Q0 Q1 + Q0 Q1 Q3
Damos en las tablas 6 y 7 los mapas corresponSe deduce que:
Q+0 = Q0
De la misma manera procedemos para el segundo FF que hemos identificado como Q1 cuyo
estado siguiente (salida para nosotros) ser Q+1.
Vea la tabla 5.
En este caso, se pueden agrupar dos "1" que
corresponden a los dos primeros casilleros de la
segunda fila. En dichos casilleros, la nica variable que cambia de un "1" respecto del otro es Q2.
Para ambos "1" se cumple que:
Q0 = 1 (Q0), Q1 = 0 (Q1), Q3 = 0 (Q3)
76
D ISEO
dientes al tercer y cuarto Flip-flop respectivamente:
C IRCUITOS S ECUENCIALES
DE
Haciendo el anlisis correspondiente, de las tablas anteriores, surge que las ecuaciones caractersticas de los ltimos dos FF de nuestro contador
BCD sern:
Q+2 = Q0Q2 + Q0Q1Q2 + Q1Q2
Q+3 = Q0Q1Q2 + Q0Q3
En esta ltima ecuacin podramos considerar
un solo "1" en el grupo de la tercera columna (vea
tabla 7), dado que la X puede tomar el valor "0" o
"1". A los fines de dar un ejemplo que contenga todas las posibilidades, si consideramos el mapa como acabamos de sugerir, la ecuacin caracterstica del ltimo FF queda:
Q+3 = Q0Q1Q2Q3 + Q0Q3
Note que, al considerar un grupo de un solo
"1", la cantidad de variables correspondientes a
ese "1" aumenta; de ah la necesidad de agrupar la
mayor cantidad de "1", dado que al implementar el
circuito sern necesarias compuertas de menor
cantidad de entradas. Por todo lo dicho, las ecuaciones correspondientes a los cuatro FF son:
Para FF0,
Para FF1,
Para FF2,
Para FF3,
Q+0 = Q0
Q+1 = Q0 Q1 Q3 + Q0 Q1
Q+2 = Q0 Q2 + Q0 Q1 Q2 + Q1 Q2
Q+3 = Q0 Q1 Q2 Q3 + Q0 Q3
F3 FF2
FF1
FF0
CONTEO
0
0
0
0
0
0
0
0
1
1
0
0
1
0
2
0
0
1
1
3
0
1
0
0
4
0
1
0
1
5
0
1
1
0
6
0
1
1
1
7
1
0
0
0
8
1
0
0
1
9
77
T CNICAS D IGITALES
Figura 11
Contadores en Anillo
En el captulo anterior analizamos los registros
de desplazamiento. En esa oportunidad vimos que
los datos en las entradas se pueden cargar en serie
78
ESTADO
FLIP-FLOP
1
2
3
4
PRECARGA 1
1
0
0
0
2
0
1
0
0
3
0
0
1
0
4
0
0
0
1
1
1
0
0
0
D ISEO
tes operaciones. Adems de los Figura 12
usos ya citados, los contadores
en anillo se utilizan en computadoras, en decodificadores y en
otras aplicaciones.
Una ventaja interesante de
estos contadores es que, contrariamente a lo que sucede en
otros dispositivos, no precisan
decodificacin, ya que cualquier lnea de salida puede conectarse directamente al dispositivo o circuito que va a activarse. Una limitacin del contador en anillo es que, por ejemplo, un contador de 4 bits slo
puede generar 4 estados nicos,
a diferencia de los otros contadores vistos, que con 4 bits pueden generar 16 estados diferentes. Esto significa que un contador en anillo tiene n estados, pero un contador binario de peso Figura 13
8421 tiene 2n estados, siendo n
el nmero de Flip-flops. Dicho de otra manera, un
contador en anillo tiene n secuencias; es decir, para contar, por ejemplo, 10 secuencias, se necesitan
10 Flip-flops.
Con una ligera modificacin, el contador en
anillo se transforma en un contador Johnson.
La diferencia fundamental es que la salida Q
del ltimo Flip-flop se vuelve a conectar a la entrada J del primer Flip-flop, tal como se muestra
en la figura 13.
Un contador Johnson tiene 8 estados (cuenta
de 0 a 7 en decimal), que responden a la siguiente
tabla:
DIGITO
FLIP-FLOP
DECIMAL
4
3
2
1
0
0
0
0
0
1
0
0
0
1
2
0
0
1
1
3
0
1
1
1
4
1
1
1
1
5
1
1
1
0
6
1
1
0
0
7
1
0
0
0
0
0
0
0
0
DE
C IRCUITOS S ECUENCIALES
79
T CNICAS D IGITALES
La desventaja del Figura 14
contador Johnson, con
respecto al contador en
anillo, es que necesita
un decodificador para
dar una seal independiente para cada uno de
los 2 x n estados.
El cdigo Johnson
ms empleado tiene 5
bits. En la siguiente tabla damos los correspondientes valores en
decimal:
DIGITO
FLIP-FLOP
DECIMAL
5
4
3
2
1
0
0
0
0
0
0
1
0
0
0
0
1
2
0
0
0
1
1
3
0
0
1
1
1
4
0
1
1
1
1
5
1
1
1
1
1
6
1
1
1
1
0
7
1
1
1
0
0
8
1
1
0
0
0
9
1
0
0
0
0
******************
LIVEWIRE
Experimente con Circuitos para Saber Cmo
Funcionan sin Tener que Montarlos Realmente
Livewire es un Laboratorio Virtual que permite hacer simulaciones virtuales empleando animacin y sonido que demuestran los principios de funcionamiento de
los circuitos electrnicos, teniendo la oportunidad de visualizar qu ocurre con el desempeo del circuito cuando se realiza alguna modificacin.
Dicho de otra forma, si Ud. quiere montar un circuito y no est seguro de que va a funcionar, primero dibjelo con el Livewire y averigue cmo se comporta (sin
necesidad de montar el circuito realmente y mucho menos, tener que comprar los componentes).
Ud. cuenta con switches, transistores, diodos, circuitos integrados, bobinas, resistencias, capacitores y cientos de otros componentes que pueden ser conectados para investigar los conceptos de voltaje, corriente y carga.
No hay lmites para el diseo de los circuitos, ni conexiones o componentes que fallen; puede interconectar cientos de componentes en un solo circuito y tampoco hay lmites en la cantidad de prototipos que se pueden simular.
Si quiere saber cmo se comporta un circuito, simplemente debe arrastrar los componentes sobre un tablero o documento y los tiene que conectar siguiendo
pasos muy simples hasta formar el circuito que Ud. quiera. Una vez armado el circuito sobre dicho tablero tiene que seguir pasos muy simples para conectarle
UK - 0003
instrumentos (osciloscopios, fuentes de alimentacin, multmetros, frecuencmetros, etc.) y as ver cmo opera. Si se trata de un amplificador de audio, por ejemplo, y le coloca una seal de entrada, podr experimentar cmo reproduce el parlante. Es decir, trabajar en forma virtual como lo hara en el mundo real.
Este laboratorio virtual simulador de circuitos electrnicos posee las siguientes caractersticas:
Smbolos de circuitos y paquetes de componentes.
Herramientas para el diseo de circuitos inteligentes, que unen su circuito automticamente mientras trabaja.
Produce la simulacin de circuitos interactivos, tal como si trabajaran en el mundo real.
Permite la simulacin realista de ms de 600 componentes ya almacenados en el programa.
Posee instrumentos virtuales que incluyen osciloscopios y analizadores lgicos, que ayudan a la investigacin y diseo de circuitos. Tambin tiene multmetros, fuentes de alimentacin y muchos otros
instrumentos.
Produce la simulacin realista de todos los componentes y si hace algo mal, stos explotarn o se destruirn. Si conecta una lamparita de 12V sobre una fuente de 24V, podr ver en pantalla cmo se
quema dicha lmpara.
Ofrece publicaciones integradas de textos, grficos y soporte para ortografa y gramtica.
La simulacin en tiempo real permite localizar y solucionar fallas.
Precio Argentina $180. Los circuitos que haya armado con el Livewire podr ejecutarlos con el PCB Wizard para hacer el correspondiente circuito impreso.
Precio Mxico $600 M.N.
80
M ONTAJES CON
CIRCUITOS INTEGRADOS DIGITALES
1) Temporizador de Perodo Prolongado
Describiremos un temporizador que tiene capacidad de controlar cargas, en intervalos que van
desde algunas decenas de minutos hasta cerca de
36 horas. Se puede utilizar para la conexin de
lmparas de exteriores o escaparates, para el accionamiento de dispositivos para piscinas, en la
alimentacin automtica de animales en criaderos,
en el riego de jardines o canteros de plantas, etc.
Concretamente, la precisin no puede ser considerada el punto fuerte de este ejemplo de aplicacin, pues la base de tiempo ser ajustada manualmente. As, una variacin de apenas 1% en el ajuste, que en aplicaciones normales es perfectamente
tolerable, en un ciclo de 36 horas de temporizacin significar una variacin de aproximadamente 21 minutos. En una aplicacin crtica, como un
control de proceso, esta variacin tal vez no sea
admisible, pero en una aplicacin domstica como, por ejemplo, la alimentacin de animales o el
riego de campos o llenado de floreros, no tendr
mucha importancia.
Incluso considerando estas limitaciones, las
posibilidades de uso siguen siendo variadas y numerosas, principalmente teniendo en cuenta algunos recursos tcnicos ofrecidos por el circuito.
Dentro de estos recursos destacamos los siguientes:
- Accionamiento de la base de tiempo por la
red y al mismo tiempo por pilas, lo que significa
que en una falta de energa el
ciclo de conteo no ser afectado: el circuito continuar marcando normalmente el tiempo
para un accionamiento normal
al fin del proceso, cuando la
energa se haya restablecido.
- Tres tipos de accionamiento para las cargas o aparatos controlados.
El primer tipo de accionamiento consiste en desconectar
algo al fin del intervalo progra-
mado. En esta modalidad, al desconectar el aparato controlador, el temporizador tambin "se desconecta", cortando su propia alimentacin. Una aplicacin interesante para esta modalidad de operacin, con intervalos ms cortos, es como el temporizador de un televisor, desconectndolo en caso
que usted se fuera y se lo olvide conectado.
El segundo tipo de accionamiento consiste en
la activacin de una carga al final del intervalo
previsto. El temporizador conecta esa carga despus del tiempo programado, mantenindola conectada permanentemente. (Para que la misma sea
desconectada debe hacerlo usted).
Finalmente, tenemos la aplicacin con doble
temporizacin. En esta aplicacin podemos conectar algo al final del tiempo programado, por un
tiempo determinado. Explicaremos mejor: podemos programar el aparato para conectar un motor,
por ejemplo, al final de 24 horas y, en una segunda programacin, para que el mismo est conectado durante 30 minutos. La segunda temporizacin
puede ser ajustada entre algunos minutos hasta
cerca de 1 hora.
Las principales caractersticas del circuito, cuyo diagrama en bloques se muestra en la figura 1,
son las siguientes:
Figura 1
81
T CNICAS D IGITALES
Escalas: 2
Modalidades de operacin: 3
82
M ONTAJES
CON
Figura 2
83
T CNICAS D IGITALES
se de Q1, tenemos el disparo de un 555 (CI-4) en
la configuracin monoestable, con el tiempo de
accin ajustado por P2.
En estas condiciones, el pulso de comando al
final del tiempo programado hace que el rel acte sobre la carga durante un tiempo que depende
del ajuste de P2 y del valor de C5. Podemos ajustar el potencimetro para proporcionar intervalos
de 1 minuto hasta cerca de 1 hora. El capacitor C5
podr ser alterado en caso que desee otros intervalos, pero siempre debe ser de buena calidad para
que las fugas no afecten el funcionamiento del circuito.
La fuente de alimentacin tiene por base un regulador de tensin A7806 y un conjunto de pilas.
Con la tensin de la fuente disponible, las pilas
no proporcionan corriente a la carga pero, en caso
de falta de energa, las pilas entran en accin, proporcionando apenas energa al 555, que sirve de
base de tiempo, y a los divisores, que presentan un
consumo de corriente bastante bajo. As, en caso
de un corte de energa, la temporizacin contina
normalmente con el accionamiento del rel al final del tiempo programado, sin problemas.
En el corte de energa, la alimentacin de la
etapa de accionamiento del rel tambin se corta,
salvo que utilicemos un sistema de energa alternativa que no brindamos porque no es objeto de
esta explicacin.
El diagrama completo del temporizador de perodo largo aparece en la figura 2 de la pgina siguiente.
En el proyecto se pueden utilizar rels del tipo
MC2RC1 (Microrrel Metaltex), con capacidad
de corriente de hasta 2 amperes por contacto, pero en caso de necesidad, el diseo puede alterarse
fcilmente para alimentar otros tipos de rels.
Para los integrados sugerimos adoptar bases
DIL y el CI-5 debe dotarse de un pequeo disipador de calor, para la confeccin de la placa de circuito impreso no es necesario adoptar consideraciones especiales, dado que no manejamos seales
de alta frecuencia.
Una alteracin posible para el proyecto sera
cambiar el rel de 6V por uno de 12V y la alimentacin por una batera de la misma tensin, en cuyo caso se podran usar unidades de automviles o
motos, inclusive para el accionamiento de la carga. En este caso el circuito sera alimentado por
una nica batera de 12V y ya no por la red local.
En caso de utilizar la red elctrica, se puede
84
hacer una fuente de alimentacin de onda completa, con transformador con punto medio, con bobinado primario de 110V y secundario de 9+9V con,
por lo menos, 500mA de corriente.
El capacitor electroltico C6, de 1000F, tiene
una tensin de trabajo de, por lo menos, 16V,
mientras que C2, C3 y C5 pueden tener tensiones
a partir de 6V.
En la base de tiempo, donde se exige un capacitor de buena calidad, optamos por uno de polister de 1F. Con este valor, la escala sugerida para
el aparato es prcticamente directa. Sin embargo,
se pueden usar valores en la banda de 470nF a
1F, con una calibracin correspondiente que lleva una nueva escala.
Los resistores son todos de 1/8 1/4W, y los
diodos pueden ser tanto los 1N4002 como equivalentes de mayor tensin. Para D5 cualquier diodo
de uso general sirve, incluso los 1N4002. El led es
del tipo comn, no siendo componente crtico.
Adems de monitorear el funcionamiento del aparato, tambin sirve para su calibracin.
Los dos potencimetros deben ser lineales de
buena calidad, pues de ellos va a depender la precisin de la escala principal y de la escala de la segunda temporizacin.
Para los transistores podemos usar los BC548
o cualquier otro equivalente de uso general NPN,
como los BC237, BC238, BC547, etc.
Para el fusible de 5A se debe usar un soporte
apropiado, as como para las pilas.
Como el aparato tiene dos sectores, uno que
trabaja con baja tensin y otro que trabaja con la
tensin de la red, es importante tener mucho cuidado en el montaje para que no se produzcan cortocircuitos entre los dos, lo que fcilmente daara
los componentes ms delicados.
Si bien el circuito tiene buena inmunidad a los
ruidos, no es conveniente que los cables de conexin a los potencimetros sean muy largos.
Damos a continuacin un listado ordenado de
los diferentes componentes que se emplean para la
construccin de este temporizador:
CI-1, CI-4 - A555 - circuito integrado temporizador
CI-2 - CD4017 - circuito integrado CMOS
CI-3 - CD4040 - circuito integrado CMOS
CI-5 - A7806 - circuito integrado regulador de tensin
Q1, Q2, Q3 - BC548 o equivalente - transistores NPN de uso
general.
D1, D2, D3, D4 - 1N4002 o equivalente - diodos de silicio
D5 - 1N4148 o equivalente - diodo de silicio
M ONTAJES
CON
Entre los diversos accesorios que son necesarios para el montaje de este circuito podemos
mencionar: caja para montajes, soporte para 4 pilas medianas o grandes, placa de circuito impreso,
perillas para los potencimetros, soporte para fusible, cables, estao, tornillos, tuercas, etc.
2) Otro Temporizador
El circuito integrado 4060 consiste en un contador binario del tipo "ripple" y que opera en el
sentido creciente con lgica positiva.
Elaborado con tecnologa CMOS, se puede encontrar en diversas versiones que son diferenciadas por las siglas al final de la especificacin. As,
la sigla A es para los integrados con alimentacin
de 3 a 12V y la sigla B para los que admiten alimentacin de 3 a 15 volt.
Para el tipo B la frecuencia mxima de opera-
Figura 3
85
T CNICAS D IGITALES
figuracin el trimmer posibilita encontrar el punto
ideal de operacin del circuito para una partida sin
problemas.
Otra posibiliFigura 5
dad consiste en
el uso de un oscilador RC como muestra la
figura 5.
Mientras
tanto,
para este
circuito
si el resistor Rx fuera menor que 50k no se
recomienda utilizar alimentacin menor
que 7 volt.
Tpicamente Rs debe ser de 2 a 10 veces
el valor de Rx.
La constante de tiempo del circuito que permite calcular la frecuencia de operacin del oscilador est dada por:
T = 2,2 x Rx . Cx
En la tabla 1 damos las caractersticas bsicas
del circuito.
El circuito interno para el oscilador tambin
puede ser modificado para operar como un Schmitt
trigger
(disparador).
Para esto la
configuracin
usada es la que
aparece en la figura 6.
Figura 6
Con respecto
al temporizador, con un capacitor de polister con buena estabilidad en relacin a un electroltico podemos obtener una larga temporizacin, pues la frecuencia
Figura 7
86
Figura 8
M ONTAJES
CON
En la figura
11 tenemos la
manera simple de utilizar
el circuito como
divisor
para la frecuencia
de
una seal por valor conocido, lo que puede ser necesario en una aplicacin digital.
Recordamos que, en esta aplicacin la transicin de las salidas, o sea, el conteo, ocurre cuando
la seal de entrada pasa del nivel alto al nivel bajo. Los lmites de frecuencia para la entrada se dan
en las tablas que deben ser observadas para esta
aplicacin. Recordamos que las frecuencias de los
integrados CMOS estn limitadas a algunos megahertz y que las tensiones de alimentacin deben
estar entre los 5 y los 15V.
87
T CNICAS D IGITALES
7) Duplicador de Tensin
Con el circuito de la figura 14 podemos obtener una tensin de 24V bajo corrientes de algunos
miliamperes en el mximo, a partir de una fuente
de 12V. Lo que tenemos es un oscilador de audio
que carga y descarga el capacitor de 47nF sumando su tensin a la entrada. La frecuencia puede ser
alterada con el cambio de valor de 4n7 de modo de
obtener el mximo rendimiento de la modificacin de la tensin. La puerta inversora CMOS
puede ser cambiada por una de las 4 puertas de un
4093 conectada como inversora.
Figura 14
pacitores usados determinan la capacidad de corriente del circuito, pero existen lmites para su
valor, dados justamente por la corriente mxima
que podemos obtener de la salida de cada puerta
usada.
El circuito tambin opera con otras tensiones
siendo proporcional el valor mayor de la tensin
en la salida.
9) Alarma Fotosensora
En la figura 16 mostramos cmo excitar una
puerta CMOS con la interrupcin de luz en un fototransistor Darlington.
Figura 16
8) Multiplicacin de Tensin
El circuito de la figura 15 permite generar una
tensin continua elevada, del orden de 40 a 60V
bajo corriente de 1mA a partir de 12V de alimentacin.
La primera puerta inversora CMOS funciona
como un oscilador cuya frecuencia puede ser alterada en el sentido de obtener el mximo rendimiento. Las puertas siguientes funcionan como
elementos de conmutacin de duplicadores de tensin asociados en cascada. Los valores de los ca-
Figura 15
88
El circuito mostrado en la
figura 17 puede servir de
base para frecuencmetros,
relojes, cronmetros y muchos otros instrumentos sincronizados por la frecuencia
de la red local (Si la red fue-
M ONTAJES
CON
ra de 60Hz se sincronizara con esta seal). La seal senoidal del secundario del transformador, antes de la rectificacin por el diodo, es amplificada
y excita un integrado 4022, un divisor de frecuencia. El contador es conectado de modo de hacer la
divisin por "1" para obtener en la salida la misma
frecuencia de la seal de entrada.
La alimentacin del circuito puede hacerse con
tensiones de 5 a 15V pero el pico de la seal de entrada debe ser limitado a la tensin de alimentacin.
Figura 19
Figura 20
89
T CNICAS D IGITALES
Una de las ventajas de este circuito es la posibilidad de que el sensor sea remoto, o sea, podemos por ejemplo, tener indicacin de la temperatura fuera de la casa, del interior de una estufa de
cultivo o de otro lugar cualquiera, sin necesidad
de ir hasta all llevando el aparato. Bastar instalar el sensor y conectarlo por medio de un cable al
circuito indicador propuesto.
La alimentacin del circuito se hace con una
batera de 9V, y como el consumo de corriente es
muy bajo, esto significa una duracin ptima de la
fuente de energa.
Los integrados 7106, 7107, son la base de este
proyecto.
Trataremos principalmente en este artculo de
la parte referente al transductor, que es un simple
transistor.
Como sabemos, la corriente de fuga (entre el
colector y el emisor) de un transistor depende de
la temperatura. A medida que la temperatura aumenta,
esta
corriente aumenta en una
Figura 21
proporcin casi lineal, como
muestra el grfico de la figura 21.
Si operamos
dentro de la
parte lineal de esta curva, podremos usar el transistor como un excelente sensor de temperatura,
pues tendremos una
relacin directa entre
la corriente y la magnitud que queremos
medir, en este caso la
temperatura.
Como el convertidor A/D 7106 y el
mdulo LCM300 estn proyectados para
indicar valores entre
000.0 y +199.9 199.9 y 000.0, debemos cambiar la referencia de entrada para
adecuarnos a la respuesta del transistor.
De esta forma, con la
ayuda de dos trimpots
90
podemos llevar los lmites de la indicacin a ajustarse a la curva del transistor, o sea, entre -020.0 y
+100.0. Esto se logra mediante la conexin de los
trimpots en los puntos 31 y 36 del circuito integrado, los cuales sirven de ajuste del punto de 0 y de
fondo de escala.
El circuito de clock del conversor analgicodigital tiene su frecuencia determinada por los
componentes conectados a los pines 38, 39 y 40,
quedando alrededor de 48kHz, mientras que los
dos capacitores y el resistor conectados a los pines
27, 28, y 29 determinan la constante de tiempo del
integrador.
En la figura 22, tenemos el diagrama completo
del termmetro.
En la figura 23, tenemos la placa de circuito
impreso que rene todos los componentes, excepto el display que podr quedar conectado por medio de un cable flexible ms alejado, en el panel
de la caja por ejemplo.
Figura 24
Figura 22
M ONTAJES
CON
Figura 23
del termmetro digital sea la misma del termmetro comn, segn muestra la figura 26.
Para el caso de un termmetro cerrado, podemos usar hielo en estado de fundicin, cuando podemos calibrar el termmetro en 000.0, y agua hirviendo, cuando podemos hacer el ajuste en +100.0
obteniendo mayor precisin.
Comprobado el funcionamiento y hecho el
ajuste, slo resta usar el termmetro, instalndolo
definitivamente en la caja, preparamos el sensor
para las seales de los diversos lugares de medicin.
Recordamos que la velocidad del termmetro,
o sea, su velocidad para responder a una medicin
Figura 25
Figura 26
91
T CNICAS D IGITALES
"up" (en sentido creciente) al de "down" (sentido
decreciente). Cuando la
cuenta alcanza 0000, C0
nuevamente va de arriba
a abajo y el modo de
cuenta se invierte nuevamente.
Figura 27
16) Filtro
Pasa Banda
15) Generador
de Funcin
En este circuito, mostrado en
la figura 27, el CD4029 "presettable up/down BCD counter" es
interconectado con un CD4013 flip-flop tipo "D" para generar
formas de onda en escaln
(Stair-case) segn se muestra.
Cuando el CD4029 recibe impulsos de clock hasta el final de
la cuenta, el pulso de clock en la
salida Co va del nivel lgico alto para el bajo.
Esta salida es invertida por el
CD4001 y acciona al flip-flop D
mediante su entrada "clear". Esta accin de "palanca" (toggling)
cambia el modo de cuenta de
92