Sistemas Digitales - Carlos Novillo M. - Cap.1Bc

CA P TU LO 1 - LG E B R A D E B O O LE
lgebra de Boole
El lgebra de Boole utiliza variables que tienen
solo dos valores posibles, esto lo sintetiz Shannon
usando ideas que inicialmente las expres el
matemtico ingls: George Boole1. A diferencia de
las variables del lgebra comn [que pueden tomar
un nmero infinito de valores en un rango
determinado], una variable booleana, por ejemplo A,
puede tomar solamente 2 valores, que generalmente
se los relaciona con VERDADERO y FALSO . Sin embargo,
se les puede asignar otros valores, tal como:
caliente/fro, macho/hembra, alto/bajo, etc. Para
representar los 2 posibles valores de las variable
booleanas se utilizan los smbolos 0 y 1. Generalmente
A = 1 significa que A es VERDADERO en un sentido
booleano, mientras que A = 0 indica que A es FALSO .
Entonces una variable booleana puede estar relacionada
a algn tem de informacin, por ejemplo, A = 1,
significa que un interruptor asociado con A est
abierto y A = 0 significa que el mismo interruptor
est cerrado. Otra variable, B, puede relacionarse
a la temperatura de una habitacin, siendo VERDADERA
cuando la temperatura exceda los 21C y FALSA en otro
caso o viceversa.
1.- George Boole, matemtico ingls del siglo XIX, invent el lgebra
binaria o lgica que lleva su nombre: lgebra booleana.
Carlos Novillo Montero
Can
- 58 -
Las variables booleanas no toman valores cuantitativos, pero

pueden usarse para representar informacin cuantitativa.
Por
ejemplo, se pueden usar 4-variables booleanas para
representar un nmero binario de 4-dgitos. Cada
variable puede estar relacionada a uno de los coeficientes del nmero binario, indicando que el coeficiente tiene un valor de 1 cuando la variable es VERDA DERA y un valor 0 cuando es FALSA [o el inverso de
esto]. De esta manera las 16 posibles combinaciones
pueden estar relacionadas a las cantidades 0-1510,
que puede tomar el nmero binario. Conociendo los
valores VERDADERO /FALSO de cada una de las variables,
posibilitar el clculo de la cantidad que ella
representa. Para trabajar con variables booleanas,
se utilizan operadores similares a los del lgebra
comn. A estos operadores booleanos comnmente se
los conoce como conectivos lgicos.
Proposiciones y Conectivos Lgicos

Proposicin
Planteamiento de un teorema o de un problema que

se debe demostrar o resolver.
Premisa
Supuesto material, no necesariamente vlido

lgicamente, a partir del que se infiere una conclusin.
Conectivo
Son los operadores [o compuertas] del lgebra de Boole,

similares a los del lgebra comn, y representan a los
circuitos digitales ms fundamentales. En este captulo
se describe su operacin mediante el uso del lgebra
de Boole. Se estudia cmo pueden combinarse entre
s varias compuertas para implementar circuitos lgicos
ms complejos.
Can
Variable
Booleana
- 59 -
Las variables booleanas slo pueden tomar dos valores

lgicos: 0 o 1. En un circuito lgico, una variable
booleana puede representar ausencia o presencia de
voltaje. En una proposicin lgica, la variable booleana
puede ser falsa o verdadera. En general slo tienen dos
opciones posibles.
A continuacin se dan algunos ejemplos de variables

booleanas.
- 60 -
posiciones: A y B.
A = Somos estudiantes de la EPN
B = Asistimos a la clase de Sistemas Digitales
Con la ayuda de la siguiente tabla, se puede
determinar cuando la proposicin Y es verdadera o
falsa.
0L
1L
FA L S O
V ER D A D E R O
FA L S O
FA L S O
FA L S O
B A JO
A LTO
FA L S O
V ER D A D E R O
FA L S O
A B IER TO
CER R A D O
V ER D A D E R O
FA L S O
FA L S O
A R R IB A
ABAJO
V ER D A D E R O
V ER D A D E R O
V ER D A D E R O
APAGADO
EN CEN D ID O
FRO
CA LIENTE
N O CH E
D A
D ESCO N ECTA D O
CO N ECTA D O
S IN V O LTA J E
C O N V O LTA J E
N EG A TIVO
P O SITIVO
NO
SI
TA B LA D E VER D A D D EL CO N ECTIVO A N D D E 2-EN TR A D A S
Conectivo AND [Conjuncin Y].- Sirve para unir dos

o ms proposiciones que pueden ser verdaderas o
falsas, por ejemplo, sea la proposicin compuesta:
Y = Somos estudiantes de la EPN y asistimos a la
clase de Sistemas Digitales
Para analizar cundo la proposicin Y es verdadera
o cundo es falsa, se la divide en dos subproCarlos Novillo Montero
Can
En la tabla anterior, si no somos estudiantes de

la EPN, entonces la proposicin A es FALSA y si no
asistimos a la clase de Sistemas Digitales, la
proposicin B tambin es FALSA , por tanto Y es FALSA .
De igual manera, si somos estudiantes de la EPN, A
es VERDADERA , si no asistimos a la clase de Sistemas
Digitales, B es FALSA , entonces Y es FALSA . Si no somos
estudiantes de la EPN, A es FALSA , si asistimos a la
clase de Sistemas Digitales, B en VERDADERA , pero Y
sigue siendo FALSA . Finalmente si somos estudiantes
de la EPN, A es VERDADERA ; si asistimos a la clase
de Sistemas Digitales, B es VERDADERA , por tanto Y
es VERDADERA .
El conectivo AND implica que una proposicin es
Can
- 61 -
cuando todas las subproposiciones que la

conforman son VERDADERAS .
La conjuncin es la proposicin de que A y B son
ciertos. A los conectivos lgicos se los puede
implementar fsicamente de diferentes maneras, entre
otras con interruptores y recibe el nombre de
compuerta AND, cuyo circuito se muestra en la fig.
1.5 (a) y los smbolos lgicos utilizados en las
representaciones esquemticas en la fig. 1.5 (b).
La fig. 1.5 c) muestra el smbolo IEEE del CI-7400,
junto con la tabla de verdad. Si a una respuesta FALSA
se le asigna el valor lgico 0 [0L] y a una respuesta
VERDADERA se le asigna el valor lgico 1 [1L], la tabla
anterior puede escribirse como se muestra en la
siguiente tabla, que es la forma ms comn de
presentar una tabla de verdad. Cuando se hace as,
esta tabla puede relacionarse con un producto lgico
[no producto aritmtico] y la proposicin Y puede
expresarse as
VERDADERA
1.5
a)
b)
0L
0L
0L
0L
1L
0L
1L
0L
0L
1L
1L
1L
TA B LA D E VER D A D D EL CO N ECTIVO A N D P A RA 2-EN TR A D A S
En el circuito de la fig. 1.5 (a), un interruptor

abierto significa 0L y un interruptor cerrado, 1L,
un LED apagado = 0L y un LED encendido = 1L.
FIG U R A
FIG UR A
- 62 -
1 .6
a)
b)
c)
La fig. 1.6 a) muestra la distribucin de pines

del CI-7408 que tiene 4 compuertas AND de 2-entradas.
Can
Can
- 63 -
La fig. 1.6 b) muestra la circuitera de una compuerta

AND con tecnologa TTL, con salida Totem-Pole. Los
diodos de las entradas sirven para proteger a la
compuerta de voltajes negativos y reciben el nombre
ingls de diodos clamp.
Conectivo OR [Disyuncin O].- Sirve para separar

dos o ms proposiciones que pueden ser
FALSAS . Sea la proposicin compuesta:
VERDADERAS
Y = Jaime, sabe jugar ftbol o bsquet?

Para saber cundo
cundo es FALSA, se la
A y B.
A = Jaime
B = Jaime
la proposicin Y es VERDADERA o
divide en dos subproposiciones:
es VERDADERA , pero no sabe jugar bsquet, B es FALSA ,

entonces Y es VERDADERA . Si Jaime no sabe jugar ftbol,
A es FALSA , pero si sabe jugar bsquet, B en VERDADERA ,
entonces Y es VERDADERA. Finalmente si Jaime sabe jugar
ftbol, A es VERDADERA , y sabe jugar bsquet, B es
VERDADERA , por tanto Y es VERDADERA . Si a una respuesta
FALSA se le asigna el valor lgico 0 [0L] y a una
respuesta VERDADERA se le asigna el valor lgico 1
[1L], la tabla anterior puede escribirse como se
muestra en la siguiente tabla. Cuando se hace as,
esta tabla puede relacionarse con una suma lgica
[no suma aritmtica] y la proposicin Y puede
expresarse as
sabe jugar ftbol

sabe jugar bsquet
La siguiente tabla permite analizar en qu

condiciones la proposicin Y es verdadera o falsa.
B
FA L S O
FA L S O
FA L S O
FA L S O
V ER D A D E R O
V ER D A D E R O
V ER D A D E R O
FA L S O
V ER D A D E R O
V ER D A D E R O
V ER D A D E R O
V ER D A D E R O
- 64 -
0L
0L
0L
0L
1L
1L
1L
0L
1L
1L
1L
1L
TA B LA D E V ER D A D D E L C O N E C TIV O O R P A R A 2 -E N TR A D A S .
TA B LA D E VER D A D D EL CO N ECTIVO O R D E 2-EN TR A D A S
En la tabla anterior, si Jaime no sabe jugar

ftbol, entonces la proposicin A es FALSA y si no
sabe jugar bsquet, la proposicin B tambin es FALSA,
por tanto Y es FALSA . Si Jaime sabe jugar ftbol, A
Can
FIG U R A 1 .7
a)
b)
c)
Can
- 65 -
- 66 -
lgico del argumento de entrada; tambin se lo conoce

como Inversor o Complemento.
A
OL
1L
1L
OL
TA B LA D E VER D A D D EL O P ER A D O R N O T
La funcin lgica del inversor se la representa

mediante la siguiente ecuacin booleana.

del CI-7432 que tiene 4 compuertas OR de 2-entradas.
La fig. 1.8 b) muestra la circuitera de una compuerta
OR con tecnologa TTL con salida Totem-Pole.
un solo argumento; el operador NOT invierte el valor
El circuito del inversor con interruptor y con

transistor se muestra en la fig. 1.9 a); los smbolos
Operador NOT [Inverter o Inversor].- Se lo define para
Can
Can
- 67 -
lgicos en la fig. 1.9 b) y el smbolo IEEE en la

fig. 1.9 c). La fig. 1.10 a) muestra la distribucin
de pines del CI-7404 que tiene 6 compuertas NOT. La
fig. 1.10 b) muestra la circuitera de una compuerta
NOT con tecnologa TTL con salida Totem-Pole.
- 68 -
0L
0L
1L
0L
1L
1L
1L
0L
1L
1L
1L
0L
TA B LA D E VER D A D D EL CO N ECTIVO N A ND P A R A 2-EN TR A D A S
FIG UR A
a)
1.10
b)
CO M P UERTA N O T TTL [TO TEM -P O LE]
FIG U R A
Compuerta NAND [Conectivo NAND].- Es un dispositivo

compuesto por un conectivo NOT conectado a la salida
de un compuerta AND, como se muestra en la fig. 1.11
a); las figs. 1.11 b) y c) corresponden a los smbolos
lgicos.
FIG U R A
1.1 1
a)
b)
c)
Can
A .1 2
a)
b)
c)

del CI-7400 que tiene 4 compuertas NAND de 2-entradas.
La fig. 1.12 b) muestra la circuitera de una
compuerta NAND con tecnologa TTL con salida TotemPole. Se observa que la estructura circuital es
idntica al de la compuerta NOT, la nica diferencia
es que el transistor de entrada tiene un solo emisor
en la compuerta NOT y varios emisores en las
compuertas NAND [en este caso dos].
del CI-7401 que tiene 4 compuertas NAND de 2-entradas.
Can
- 69 -
- 70 -

compuerta NAND de tecnologa TTL con salida en
Colector Abierto [O. C. = Open Collector].
FIG UR A
a)
1.1 3
b)
c)
4 -CO M P U ER TA N A N D D E 2-EN TR A D A S SA LID A CO LECTO R
A B IERTO
La fig.1.13 c) muestra el smbolo lgico IEEE del

CI-7401, observe el rombo subrayado a la salida de
la compuerta, que indica que se trata de salidas en
colector abierto.
Compuerta
NOR
[ Conectivo NOR] .-
Se obtiene
conectando una compuerta NOT a la salida de una
compuerta OR, como se indica en la fig. 1.14 a);
las figs. 1.14 b) y c) muestran los smbolos lgicos
de la compuerta NOR, la fig. 1.14 d) corresponde al
smbolo IEEE.
Can

del CI-7402 que tiene 4 compuertas NOR de 2-entradas.
compuerta NOR con tecnologa TTL con salida TotemCarlos Novillo Montero
Can
- 71 -
Pole.
Conjuntos Universales o Completos .- El conjunto de
fig. 1.16 a). La fig. 1.16 b) corresponde a los

smbolos de la compuerta XOR y la fig. 1.16 c)
corresponde al smbolo IEEE.
compuertas AND-OR-NOT [A-O-N] constituye un conjunto

universal o funcionalmente completo, porque usando
exclusivamente estas 3-compuertas se puede implementar
cualquier circuito lgico, desde el ms simple hasta
el ms complejo. Por ejemplo, el computador digital
ms grande est constituido por millones de compuertas
A-O-N combinadas de alguna manera.
Como un ejemplo de ello se va a implementar la
funcin OR-Exclusiva [XOR] usando compuertas A-O-N.
Un ejemplo de proposicin XOR sera:
En este
momento, Jaime se encuentra jugando ftbol o est
esquiando, Es obvio que Jaime no puede realizar los
dos deportes al mismo tiempo. La siguiente tabla de
verdad muestra la definicin de la funcin XOR.
FIG U R A
FIG U R A
1.1 6
a)
b)
c)
El circuito de la compuerta XOR requiere

interruptores de doble posicin, y se muestra en la
Can
- 72 -
1 .1 7
a)
OL
OL
OL
OL
1L
1L
1L
OL
1L
1L
1L
OL
b)
La fig. 1.17 a) muestra la implementacin de la

compuerta XOR utilizando el conjunto de compuertas
A-O-N, mientras que la fig. 1.17 b) muestra la
distribucin de pines del CI-7486/386 que corresponde
a 4 compuertas XOR; los inversores sirven para generar
y
; la compuerta 2 genera el trmino
; la
compuerta 3 genera el trmino
, finalmente la
compuerta 1 genera la funcin
, que
es la funcin XOR.
Can
- 73 -
Resumen de Compuertas Lgicas Bsicas

CI Y FU N CI N
SM B O LO -1
SM B O LO -2
TA B LA D E
[TR A D ICIO N A L]
[IEEE - A N SI]
VER D A D
AND
- 74 -
Postulados y Teoremas del lgebra de Boole.- En el lgebra

de Boole existen varios postulados, identidades y
teoremas bsicos.
Postulado.- Principio cuya admisin es necesaria para
establecer una demostracin. Verdad evidente que no
necesita demostrarse.
7 4 08
Identidad.- Igualdad cuyos dos miembros son idnticos.
0R
7 4 32
Teorema.- Enunciado de una proposicin o de una

propiedad que se demuestra por un razonamiento lgico
a partir de hechos dados o de hiptesis, includos
en este enunciado. Proposicin cientfica que se puede
demostrar.
NOT
7 4 04
NAND
7 4 00
Postulados [de Huntington]
NOR
7 4 02
P R O D U C TO L G IC O
S U M A L G IC A
Principio de Dualidad.- Si se observa los postulados

y las relaciones algebraicas anteriores, se ve que
hay dos formas para cada uno de ellos. Esto parece
implicar que debera comprobarse ambas relaciones.
XO R
7 4 86
Com p lem ento
Can
Can
- 75 -
- 76 -
Sin embargo, el principio de dualidad simplifica

el esfuerzo. Este principio establece que cada teorema
tiene un dual que se puede obtener:
a ) IN T ER C A M B IA N D O LO S O P E R A D O R E S A N D Y O R D E LA S E X P R E SIO N E S .
Proposiciones Elementales.- Las proposiciones bsicas

o elementales del lgebra de Boole se establecen a
partir de las tablas de verdad de los conectivos AND
y OR, como se indica en la siguiente tabla.
b ) IN T ER C A M B IA N D O LO S ELE M E N TO S 0 Y 1 D E LA S E X P R E SIO N E S .
c) LA FO R M A D E LA S VA RIA B LES [SI LA S H UB IER A ] N O C A M B IA .
a.a= a
. 1 = 0

+ 0 = 1
a + a = a
Idempotencia [Tautologa]
Complementos
. 1 = a

+ 0 = a
a . 1 = a
a + 0 = a
Identidades
a . 0 = 0
a + 1 = 1
Elementos nulos
Involucin
En el caso de que existan

permanecen sin cambios.
ADVERTENCIA.- Si
variables,
estas
Leyes Fundamentales
es el dual de la funcin
Ley CONMUTATIVA
esto no implica que las dos expresiones

sean iguales. La verdad de esta advertencia se
verifica fcilmente examinando las funciones en los
ejemplos dados arriba.
Este principio permite demostrar dos teoremas con
el esfuerzo de una sola prueba. Si se puede probar,
con una serie de pasos lgicos, que un teorema dado
es verdadero, entonces, inmediatamente se sabe que
el dual del teorema original tambin es verdadero,
puesto que el dual de los pasos lgicos que prueban
el teorema original, prueban el teorema dual.
Ley ASOCIATIVA
Ley DISTRIBUTIVA
2.- Taylor L. Booth.- Digital Network and Computer Systems.- Wiley

International Edition.- 1978.
Can
Can
- 77 -
Teoremas
- 78 -
Teorema de CONSENSO
Teorema de ABSORCIN (COBERTURA)
Teorema de COMBINACIN
Teorema de REDUNDANCIA
Teorema de DeMORGAN
Demostracin Tabular
Y
X + Y
Teorema de Expansin de SHANNON
La tabla anterior es una forma vlida de realizar

la demostracin de una igualdad [identidad] booleana.
Recibe el nombre de demostracin por induccin
completa, porque se analizan todas las posibles
combinaciones de las variables de entrada. En este
caso se observa que las dos columnas de la derecha
son iguales, lo que implica que los dos lados de la
identidad booleana son iguales.
Ejemplo.- Aplicacin del teorema de expansin de

Shannon. Expandir la funcin simplificada: F<A,B,C>
Can
. En primera instancia se expandir la
variable B que falta en el segundo trmino y despus

se completar la variable C que falta en el primer
trmino.
Can
- 79 -
- 80 -
FIG URA
1.19
C I R C U I T O
SIM P LIFICA D O
Simplificacin de Funciones Booleanas Utilizando los

Teoremas del lgebra de Boole.- La ecuacin booleana
de una funcin lgica se la puede obtener de su tabla
de verdad; en general ser posible simplificar esa
ecuacin para obtener la funcin ms simple posible,
la funcin booleana simplificada es la que se
implementar con las compuertas lgicas. La
importancia de la simplificacin se debe a que al
reducir el nmero de compuertas se disminuye el nmero
de conexiones, el tamao fsico del circuito, la
potencia disipada por el mismo, el costo total e,
inclusive, el nmero de errores que pueden
introducirse cuando se implementa el circuito. El
circuito que se implementar es el que tenga el menor
nmero de compuertas y el menor nmero de conexiones.
Una forma de simplificar una ecuacin booleana es
mediante el uso de los postulados y teoremas del
lgebra de Boole que se acaba de estudiar. Esto se
ilustra con los siguientes ejemplos.
FIG U R A
1 .1 8
SIM P LIFICA D O
CIR CU ITO
NO
IDENTIDAD
COMPLEMENTOS
DISTRIBUTIVA
IDEMPOTENCIA
DISTRIBUTIVA
COMPLEMENTOS
IDENTIDAD
Ejemplo 1.- Utilizando compuertas A-O-N, implementar

la siguiente funcin booleana. Despus simplificar
la funcin, implementarla con compuertas A-O-N.
Comparar los dos circuitos.
El circuito no simplificado, correspondiente a

la ecuacin original se muestra en la fig. 1.18 y
la funcin simplificada se indica en el circuito de
la fig. 1.19; se observa que este ltimo es mucho
ms sencillo que el circuito sin simplificar. De modo
que el circuito de la fig. 1.19 es el que debe
utilizarse en la prctica.
Can
Can
- 81 -
Ejemplo 2.- Utilizando compuertas A-O-N, implementar

la siguiente funcin booleana. Despus simplificar
la funcin e implementarla con compuertas A-O-N.
Comparar los dos circuitos.
- 82 -
El circuito no simplificado, correspondiente a

la ecuacin original se muestra en la fig. 1.20 y
la funcin simplificada se indica en la fig. 1.21.
Se observa que el segundo circuito es mucho ms
sencillo que el circuito sin simplificar, ambos
cumplen la misma funcin, sin embargo, el ingeniero
necesariamente debe optar por el segundo [ms
simplificado].
Problemas.- Simplificar las siguientes funciones
booleanas.
FIG U RA
1.2 0
CIR CU ITO N O SIM P LIFICA D O
La funcin simplificada es
FIG URA
1.21
SIM P LIFICA D O
Demostrar que
Ejemplo.- Determinar la ecuacin booleana del circuito

de la fig. 1.22.
CIRCUITO
Can
Can
FIG U R A
- 83 -
- 84 -
1 .2 2
FIG U R A
En el circuito de la fig 1.22, el inversor [compuerta 4] genera

; la compuerta AND [2], genera
el trmino
; la compuerta XOR [3], el trmino
; finalmente, la compuerta OR [1], genera la
funcin:
, que es la respuesta.
Universalidad de las Compuertas NAND y NOR .- De

la misma manera en que las compuertas A-O-N, constituyen un conjunto completo, la compuerta NAND, por
si sola, constituye un conjunto completo, es decir
utilizando exclusivamente compuertas NAND se puede
implementar cualquier red lgica, por compleja que
sea. Lo mismo podemos decir de la compuerta NOR.
Ejemplo.- Utilizando solamente compuertas NAND,
implementar la compuerta XOR, cuya funcin est
definida como
salida
del
circuito
de
la
fig.
1.23
es
. En la fig. 1.23, un circuito XOR con

compuertas NAND, se ve que el nmero de conectivos
que se ha requerido para implementar la compuerta
XOR, utilizando compuertas NAND, es el mismo que el
que se us con compuertas A-O-N.
El circuito de la fig. 1.24, con solo 4-compuertas
NAND de 2-entradas, tambin corresponde a una
compuerta XOR, es decir,
FIG U R A
1 .2 4
Ejemplo.- Utilizando solamente compuertas NOR,

implementar la compuerta XOR, cuya funcin est
definida como
[Involucin]
[DeMorgan]
La
1 .2 3
Can
Can
- 85 -
[Involucin]
[DeMorgan]
En la
NOR que
XOR, es
A-O-N o
fig. 1.25 se ve que el nmero de compuertas

se requieren para implementar la compuerta
el mismo que el que se us con compuertas
con compuertas NAND [fig. 1.23].
- 86 -
variable B, y que dara el trmino ACD, al agrupar

los trminos 2 y 5, tambin se elimina la variable
B, el trmino que queda es
, al agrupar los
trminos 1 y 4, se elimina la variable A, el trmino
que queda es BCD, as mismo, al agrupar los trminos
5 y 6, se elimina la variable D y el trmino que queda
es
. Por tanto la funcin en una primera
simplificacin quedara como
En la ecuacin anterior pueden agruparse los trmino

1 y 2, porque solo cambia la variable C, que es la
que se eliminar. Finamente la funcin simplificada
quedara como
FIG U R A
1 .2 5
Ejemplo.- Simplificar la funcin que se indica a

continuacin, implementar la funcin simplificada
con compuertas A-O-N y con compuertas NAND.
Si se agrupan los trminos 1 y 3 se elimina la

Can
Que puede implementarse con compuertas A-O-N. Para

hacerlo con compuertas NAND, puede utilizarse la misma
metodologa que se utiliz para implementar la funcin
XOR con compuertas NAND y NOR, que fueron Involucin
y el teorema de DeMorgan. De modo que la funcin
booleana para la implementacin con compuertas NAND
queda como
La fig. 1.26 , muestra el circuito implementado

Can
- 87 -
con A-O-N y con NAND. Las compuertas 5 y 6 [NOT],

tambin pueden implementarse con NAND.
Ejemplo.- Simplificar la funcin que se indica a
continuacin, implementar la funcin simplificada
con compuertas A-O-N y con compuertas NOR.
FIG U R A
- 88 -
que queda es
, puede observarse que el trmino
2 no puede agruparse con ninguno y por tanto no se
puede simplificar. La funcin simplificada quedara
como
1 .2 6
FIG U R A
1 .2 7
Si se agrupan los trminos 1 y 3 se elimina la

variable X, lo que genera el trmino
, al
agrupar los trminos 3 y 4, se elimina la variable
y, el trmino que queda es [X + Z], y al agrupar los
trminos 3 y 5, se elimina la variable Z, el trmino
Que puede implementarse con compuertas A-O-N. Para

hacerlo con compuertas NOR, puede utilizarse la misma
metodologa que se utiliz para implementar la funcin
XOR con compuertas NAND y NOR, que fueron Involucin
y el teorema de DeMorgan. De modo que la funcin
Can
Can
- 89 -
- 90 -
booleana para la implementacin con compuertas NOR

quedara como
La fig. 1.27 muestra el circuito implementado con

A-O-N y con NOR. Las compuertas 6, 7 y 8 [NOT],
tambin pueden implementarse con NOR.
Representacin de las variables booleanas.- Para representar
una variable booleana [en el Laboratorio], por ejemplo
la variable A, se puede utilizar un interruptor y
una resistencia y un voltaje de 5VDC.
FIG U R A
FIG U R A
1 .2 9
Para poder observar el valor que toma una variable

de salida, por ejemplo la variable Y, se puede
utilizar el circuito de la fig. 1.30, que usa un LED
y un transistor NPN, que funciona como amplificador
Emisor-Comn que trabaja en corte y saturacin.
1 .2 8
La fig. 1.28, muestra el circuito, de manera que

cuando el interruptor est abierto la variable A toma
el valor 1L y cuando est cerrado la variable A toma
el valor 0L.
Cuando se tiene un grupo de variables booleanas,
se puede usar el circuito que se muestra en la fig.
1.29 En este caso se utiliza un DIP-Switch de 8
interruptores, con lo que pueden tener hasta 8
posibles variables [A, B, C, D, E, F, G y H].
Cuando la seal Y [salida de una compuerta AND,

por ejemplo] toma el valor 0L el transistor est en
Can
FIG U R A
1 .3 0
Can
- 91 -
corte y el LED no se enciende, cuando la seal Y =

1L, el transistor se satura aproximadamente a 10mA
[VCC = 5V] y el LED se enciende.
Formas Estndar de las Funciones Booleanas.- Se ha
visto que es posible describir una funcin booleana
mediante una tabla de verdad que muestra los valores
de la funcin para todas las posibles combinaciones
de 0s y 1s de sus argumentos o variables de entrada.
De la misma manera, se ha visto que otra forma de
presentar el comportamiento de una funcin es mediante
una ecuacin booleana. En esta seccin se estudiar
cmo obtener una ecuacin booleana que est descrita
por una tabla de verdad.
Representacin de una Funcin Booleana Utilizando los
1s de la Tabla de Verdad [Minterms].- Para esto se
utilizar el siguiente ejemplo: Disear un circuito
lgico que tiene de 3-variables de entrada [C, B y
A] y una variable de salida [Y], de tal manera que
cuando en las entradas haya un nmero impar de 1s,
la salida [Y] tome el valor 1L, en cualquier otro
caso la salida debe ser 0L. Este circuito recibe el
nombre de detector/generador de paridad.
Solucin.- La siguiente tabla de verdad muestra el
comportamiento del circuito lgico pedido. Para resolver este problema se han utilizado 4-variables
auxiliares: Y1, Y2, Y3 y Y4, una por cada 1L que tiene
Can
- 92 -
la variable de salida Y. Cada variable auxiliar genera

un producto lgico de las variables de entrada [por
ejemplo, Y4 = CBA], adems tiene un mnimo de 1s y
un mximo de 0s. Por esta razn, a los trminos
generados por cada una de las variables auxiliares
[1s, en la tabla de verdad], se lo denomina trmino
mnimo (minterm).
C
Y4
Y3
Y2
Y1
m interm s
CBA = m 7
Puede observarse que en cada uno de los trminos

generados, estn presentes las 3-variables de entrada,
en su forma normal o en su forma complementada. Ahora
bien, la variable de salida Y, corresponde a la suma
lgica de las 4-variables auxiliares, es decir
Can
- 93 -
A este tipo de ecuacin booleana, en la que en

cada trmino estn presentes todas las variables de
entrada, en su forma normal o en su forma
complementada, se la denomina forma estndar o forma
cannica. En este caso
- 94 -
complemento].
En la mayora de ocasiones se puede simplificar
una funcin cannica booleana. En el ejemplo
propuesto, es posible hacer esto, en cuyo caso la
ecuacin simplificada es la que se indica a
continuacin.
FO RM A CA N N ICA D ISYUN TIVA

S U M A D E T R M IN O S M N IM O S [M IN T ER M S ]
Y = ArBrC
SU M A EX P A N D ID A D E P R O D U CTO S
D E SC O M P O S IC I N E N M IN T ER M S
El circuito lgico se indica en la fig. 1.31.

A los minterms, se los representa con una m
[minscula] y un subndice que corresponde al
equivalente decimal del nmero binario del que
proviene; por ejemplo, m1112 / m710. De modo que, en
el ejemplo anterior, la correspondiente ecuacin
tambin se expresa de las siguientes maneras
FIG U R A 1.3 1
En general, una funcin de N-variables de entrada

puede tener hasta 2N minterms. Para el caso de 3variables de entrada, los correspondientes minterms
seran: m0, m1, m2, m3, m4, m5, m6 y m7. Cada minterm
se genera de la siguiente manera: si la variable de
entrada tiene el valor 0L, la variable aparece
complementada; si la variable de entrada tiene el
valor 1L la variable aparece en su forma normal [sin
Can
En algunos casos es posible generalizar el diseo

de un circuito lgico. De la ecuacin anterior se
ve que para implementar un detector/generador de
paridad impar de mayor nmero de variables de entrada
puede generalizarse. Por ejemplo para 4-variables
de entrada [D, C, B, A], la funcin de salida ser
que requiere 3 compuertas XOR como se muestra en la

Can
- 95 -
fig. 1.32.
FIG U R A
1 .3 2
Representacin de una Funcin Booleana Utilizando los

0s de la Tabla de Verdad [Maxterms].- La funcin
booleana de un circuito lgico puede escribirse utilizando los 0s de la tabla, en vez de los 1s como
se hizo anteriormente. En este caso, en lugar de tener
sumas de productos se tienen productos de sumas y
cada 0 genera un factor en la ecuacin correspondiente.
Ejemplo.- Disear un circuito digital que dispone
de 3-entradas [C, B y A] y una salida [Y]. La salida
debe ser 1 cuando en las entradas haya un nmero impar
de 1s [detector/chequeador de paridad].
1
- 96 -
A los trminos generados por cada uno de los 0s

de la tabla de verdad, se los denomina trmino mximo
(maxterm). Puede observarse que en cada uno de los
trminos generados, estn presentes las 3-variables
de entrada, en su forma normal [cuando la variable
correspondiente vale 0L] o en su forma complementada
[cuando la variable correspondiente vale 1L]. De manera que la ecuacin completa utilizando los 0s de
la tabla de verdad quedara como se muestra en la
siguiente ecuacin.
Esta ecuacin booleana, tambin es una forma

estndar o forma cannica. En este caso
FO RM A CA N N ICA CO N JUN TIVA
P R O D U C TO D E T R M IN O S M X IM O S [M A X T ER M S ]
P RO D U CTO EX P A N D ID O D E SU M A S
M a xterm s
D ESCO M P O SICI N EN M A X TER M S
En general, una funcin de N-variables de entrada

puede tener hasta 2N maxterms. Para el caso de 3variables de entrada, los correspondientes maxterms
seran: M0, M1, M2, M3, M4, M5, M6 Y M7. Cada maxterm
Can
Can
- 97 -
se genera de la siguiente manera: si la variable de

entrada tiene el valor 0L, la variable aparece en
su forma normal [sin complemento]; si la variable
de entrada tiene el valor 1L la variable aparece
complementada. A los maxterms, se los representa con
una M [mayscula] y un subndice que corresponde al
equivalente decimal del nmero binario del que
proviene. Tambin puede expresarse de las siguientes
maneras.
- 98 -
La tabla de funcin para este convertidor de cdigo

se muestra a continuacin. La forma cannica
disyuntiva de las ecuaciones de las variables de
salida se muestran a continuacin.
que puede escribirse como
Y<C,B,A> = MO.M3.M5.M6
Ejemplo.- Disear un circuito lgico que convierta

un nmero expresado en cdigo binario natural de 3bits [B2B1B0] en el cdigo de Gray correspondiente
[G2G1G0]. Obtener las ecuaciones de las variables de
salida en las formas cannicas conjuntiva y
disyuntiva.
BIN
o tambin
GRAY
B2
B1
B0
G2
G1
G0
cualquiera de estas opciones, representa una forma

cannica disyuntiva.
La forma cannica conjuntiva de las ecuaciones
de las variables de salida son
Can
Can
- 99 -
- 1 00 -
Para simplificar estas funciones pueden utilizarse

las leyes y teoremas del lgebra de Boole. En cuyo
caso las funciones simplificadas, seran El circuito
con compuertas XOR, se muestra en la fig. 1.33.
En es caso, tambin es posible la generalizacin
del diseo. Por ejemplo para implementar un circuito
lgico que convierta un nmero en cdigo binario
natural de 4-bits [B3B B2B1B0] en el cdigo de Gray
correspondiente [G3G2G1G0]. Observando el grupo de
ecuaciones que se obtuvieron antes, se deduce que
o tambin
o, lo que es lo mismo
todas de estas opciones, representan una forma

cannica conjuntiva.
FIG U R A 1 .3 4 CO D IFICA D O R D E B IN A -G RA Y D E 4-B ITS
el circuito se muestra en la fig. 1.34.
FIG U R A
1.3 3
CO D IFICA D O R D E
B IN A R IO N A TU R A L A C D IG O D E
G RA Y D E 3-B ITS
Can
Sugerencia.- Disear una red lgica combinacional

que convierta un nmero en cdigo de Gray de 3-bits
[G2G1G0] en el correspondiente cdigo binario natural
Can
- 1 01 -
- 1 02 -
[B2B1B0]. Obtener las ecuaciones de las variables de

salida en las formas cannicas conjuntiva y
disyuntiva. Implementar el circuito el menor nmero
de compuertas XOR. Ver si es factible generalizar
para mayor nmero de entradas e implementarlas con
compuertas XOR.
esto para facilitar la agrupacin de los minterms

[o maxterms], de manera que genere la funcin ms
simplificada posible. Para cada variable de salida
se debe elaborar un mapa-K. A continuacin se
presentan algunos ejemplos de cmo construir el mapaK, para diferente nmero de variables de entrada.
Representacin y Simplificacin de Funciones Booleanas

Usando el Mapa de Karnaugh o de Veitch .- El mapa-K
Ejemplos con 2-variables
es un mtodo grfico para visualizar de mejor manera

la tabla de verdad [tabla de funcin] de una funcin
booleana. Est diseada de tal manera que facilita
la agrupacin de los trminos mnimos [o maxterms]
que puedan combinarse para obtener la funcin ms
simplificada. Tambin se puede decir que el mapa-K
es un conjunto universal dividido en tantas partes
[subconjuntos] como el mximo nmero de minterms [o
maxterms] pueda tener la funcin booleana. Entonces,
para una funcin de n-variables de entrada, el mapa-K
tendr 2n subconjuntos, donde cada subconjunto
representa un minterm [o maxterm].
El mtodo de simplificacin mediante el mapa-K,
utiliza los siguientes teoremas bsicos del lgebra
de Boole.
Ejemplos con 3-Variables
y
Cuando se elabora el mapa-K, debe tenerse en cuenta
Can
Can
- 1 03 -
- 1 04 -
Reglas para la Agrupacin de Trminos Mnimos

1 Las agrupaciones solo pueden ser de 2n cuadros adyacentes,
donde n es cualquier entero positivo inclusive cero.
2 Cada cuadro que contenga un 1L, debe tomarse en cuenta,
por lo menos una vez.
3 Cualquier combinacin deber ser tan grande como sea
posible. As, un cuadro con un 1L, no ser tomado en cuenta
separadamente si se lo puede considerar como parte de 2cuadros adyacentes; un grupo de 2-cuadros adyacentes, no
ser considerado separadamente, si se lo puede combinar
en una agrupacin de 4-cuadros adyacentes; etc.
4 A todos los 1s se los debe tomar en cuenta en un mnimo
nmero de grupos de cuadros adyacentes.
Ejemplos con 4-Variables
Algoritmo para Encontrar la Funcin Mnima

1 Identifique con un crculo todos los cuadros que tengan
un 1L y que no puedan combinarse con ningn otro
cuadro.
2 Identifique todos los cuadros que tengan un 1L que
puedan agruparse slo con otro cuadro. Use este par
para formar grupos de dos cuadros.
3 Identifique todos los cuadros que puedan combinarse en
grupos de cuatro de una sola manera, siempre que todos
los cuadros no hayan sido cubiertos por las
agrupaciones del paso 2. Use estos cuadros para formar
grupos de 4-cuadros. Deje los cuadros que puedan
combinarse en ms de una forma hasta ms tarde.
4 Repita el proceso de combinacin para grupos de 8cuadros, siempre y cuando todos los cuadros del grupo
no hayan sido tomados en cuenta antes [en otras
agrupaciones].
Can
Can
- 1 05 -
5 Luego investigue los cuadros a los que no se les haya

asignado un grupo. Arbitrariamente forme los grupos
nunca ocurran, [esto puede deberse

restricciones de las entradas].
- 1 06 -
algunas
ms grandes que se puedan formar y que cubran la

mayora de los cuadros no cubiertos. Aada los suficientes trminos hasta que todos los cuadros estn
cubiertos.
Cuando se presenta este tipo de situacin, se dice

que esa salida no est especificada. Esto se indica
anotando una X o con una d del ingls dont care
[como valor funcional, en vez de 0 o 1] en la tabla
de verdad o en el mapa-K.
En los ejemplos anteriores, se puede ver que el
diseador de circuitos puede hacer que una condicin
no importa sea 0 o 1 para producir la funcin lgica
ms simplificada [de acuerdo a lo que ms convenga
en una funcin dada]. De la misma manera, se ve que
no es necesario utilizar todas las condiciones no
importa, sino exclusivamente aquellas que contribuyan
a la mxima simplificacin de la funcin.
Funciones Incompletamente Especificadas.- Cuando se
disea un circuito lgico, hay ocasiones en las cuales, ciertas condiciones de las entradas no producirn
ningn efecto en las salidas, en este caso, no
importa si la salida es un 0 o un 1. En otros casos,
puede darse que ciertas condiciones de las entradas
Can
Otros ejemplos
Can
- 1 07 -
Diseo de Circuitos Combinacionales.- Los circuitos

combinacionales, como se indica en la fig. 1.35,
pueden tener algunas variables de entrada [desde X0
hasta Xn] y algunas variables de salida {desde Y0
hasta Ym}. Cada una de las salidas depende
exclusivamente del valor actual de las variables de
entrada.
- 1 08 -
[la asignacin inversa tambin es vlida]. Una vez

obtenida la tabla, el siguiente paso consiste en
simplificar la funcin, utilizando cualquiera de los
mtodos de simplificacin que el usuario conozca,
lo importante es obtener el circuito ms simplificado,
que utilice el menor nmero de compuertas y de CIs.
Finalmente se implementa el circuito simplificado.
Los dispositivos lgicos para el diseo combinacional
son las compuertas [conectivos] que se han estudiado
[A-O-N, NAND o NOR].
Ejemplo.- Disear un circuito lgico que acepte un
dgito decimal codificado en binario [BCD] y cuya
salida est expresada en Exceso-3 [fig. 1.36].
FIG U R A 1 .3 5 C IR C U ITO L G IC O
CO M B IN A CIO N A L
FIG U R A
1.3 6
CO N VER TID O R D E
B CD -A -EXCESO D E 3
El proceso de diseo empieza por el planteamiento

del problema, en forma clara y bien definida. Con
esa informacin se elabora una tabla de funcin, en
la que se indicar con 1L cuando se cumple la
condicin del planteamiento y con 0L cuando no cumple
En la tabla de funcin se ve que, a pesar de que

el cdigo BCD solamente acepta las diez primeras
combinaciones de 0s y 1s, se muestran todas las 16combinaciones posibles de las variables de entrada,
las condiciones de entrada que no corresponden al
Can
Can
- 1 09 -
- 1 10 -
cdigo BCD, se expresan como condiciones no importa

en la salida correspondiente. Se procede de esta manera para obtener las ecuaciones ms simplificadas,
tambin se observa que en las variables de salida
se ha usado condiciones no importa en las
combinaciones no vlidas del cdigo BCD.
B CD
NO
E X IS -
EX C-3
El circuito combinacional que genera el cdigo

Exceso-3, a partir de cdigo BCD, se muestra en la
fig. 1.37.
TEN
EN
BCD
Los siguientes mapas-K permiten obtener las

ecuaciones booleanas simplificadas del circuito que
se est diseando.
Can
Can
- 1 11 -
- 1 12 -
2) Simplificar las siguientes funciones lgicas.

Implementar las funciones originales y las
simplificadas con compuertas A-O-N y con compuertas
NAND.
C:\~ \D IG ITA LES \S D -Cp 1 B C.w p d

Revisin :
FIG U R A
1.3 7
Sep tiem b re - 2 00 8
CO N VER TID O R D E B CD - A - EX C-3
Problemas propuestos.1) Demostrar la universalidad de las compuertas NOR.

2) Utilizando exclusivamente los teoremas del lgebra
de Boole, simplificar las siguientes funciones
lgicas. Implementar las funciones originales y
las simplificadas con compuertas A-O-N.
Can
Can

Sistemas Digitales - Carlos Novillo M. - Cap.1Bc

Загружено:

Сведения о документе

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Sistemas Digitales - Carlos Novillo M. - Cap.1Bc

Загружено:

Авторское право:

Доступные форматы

CA P TU LO 1 - LG E B R A D E B O O LE

Carlos Novillo Montero

Las variables booleanas no toman valores cuantitativos, pero

Proposiciones y Conectivos Lgicos

Planteamiento de un teorema o de un problema que

Supuesto material, no necesariamente vlido

Son los operadores [o compuertas] del lgebra de Boole,

Carlos Novillo Montero

Las variables booleanas slo pueden tomar dos valores

A continuacin se dan algunos ejemplos de variables

TA B LA D E VER D A D D EL CO N ECTIVO A N D D E 2-EN TR A D A S

Conectivo AND [Conjuncin Y].- Sirve para unir dos

En la tabla anterior, si no somos estudiantes de

cuando todas las subproposiciones que la

TA B LA D E VER D A D D EL CO N ECTIVO A N D P A RA 2-EN TR A D A S

En el circuito de la fig. 1.5 (a), un interruptor

La fig. 1.6 a) muestra la distribucin de pines

Carlos Novillo Montero

La fig. 1.6 b) muestra la circuitera de una compuerta

Conectivo OR [Disyuncin O].- Sirve para separar

Y = Jaime, sabe jugar ftbol o bsquet?

es VERDADERA , pero no sabe jugar bsquet, B es FALSA ,

sabe jugar ftbol

La siguiente tabla permite analizar en qu

TA B LA D E VER D A D D EL CO N ECTIVO O R D E 2-EN TR A D A S

En la tabla anterior, si Jaime no sabe jugar

Carlos Novillo Montero

lgico del argumento de entrada; tambin se lo conoce

La funcin lgica del inversor se la representa

La fig. 1.8 a) muestra la distribucin de pines

un solo argumento; el operador NOT invierte el valor

El circuito del inversor con interruptor y con

Carlos Novillo Montero

Carlos Novillo Montero

Operador NOT [Inverter o Inversor].- Se lo define para

lgicos en la fig. 1.9 b) y el smbolo IEEE en la

TA B LA D E VER D A D D EL CO N ECTIVO N A ND P A R A 2-EN TR A D A S

Compuerta NAND [Conectivo NAND].- Es un dispositivo

Carlos Novillo Montero

La fig. 1.12 a) muestra la distribucin de pines

La fig. 1.13 b) muestra la circuitera de una

La fig.1.13 c) muestra el smbolo lgico IEEE del

Carlos Novillo Montero

La fig. 1.15 a) muestra la distribucin de pines

Conjuntos Universales o Completos .- El conjunto de

fig. 1.16 a). La fig. 1.16 b) corresponde a los

compuertas AND-OR-NOT [A-O-N] constituye un conjunto

El circuito de la compuerta XOR requiere

La fig. 1.17 a) muestra la implementacin de la

Carlos Novillo Montero

Resumen de Compuertas Lgicas Bsicas

Postulados y Teoremas del lgebra de Boole.- En el lgebra

Identidad.- Igualdad cuyos dos miembros son idnticos.

Teorema.- Enunciado de una proposicin o de una

Postulados [de Huntington]

Principio de Dualidad.- Si se observa los postulados

Carlos Novillo Montero

Com p lem ento

Carlos Novillo Montero

Sin embargo, el principio de dualidad simplifica

Proposiciones Elementales.- Las proposiciones bsicas

En el caso de que existan

esto no implica que las dos expresiones

2.- Taylor L. Booth.- Digital Network and Computer Systems.- Wiley