Академический Документы
Профессиональный Документы
Культура Документы
Memorias
Un procesador digital generalmente requiere medios
o dispositivos para almacenar informacin. La
informacin as almacenada puede consistir de nmeros
que se usarn en un clculo, o resultados de clculos
intermedios, o instrucciones para un procesador o
los tres. Cuando no se involucra un clculo, puede
llamarse simplemente dato almacenado. Por ejemplo,
si se quiere imprimir documentos, ser necesario un
dispositivo de memoria para almacenar los documentos.
La parte de un procesador digital que proporciona
la facilidad de almacenamiento de informacin se
denomina memoria.
En la fig. 5.1, puede verse que los diferentes
tipos de memoria generalmente estn relacionados a
los computadores, que las utilizan internamente para
procesar informacin. Para el correcto funcionamiento
se requieren 3-buses de informacin: Datos,
direcciones y control, que conectan la CPU (Unidad
Central de Procesamiento) y la memoria. Algunos de
los dispositivos externos tambin constituyen
diferentes tipos de memoria, por ejemplo la cinta
magntica es un tipo de memoria, lo mismo que una
memoria flash, un disco duro o un CD-ROM. Cada uno
de estos tipos de memoria realiza alguna funcin
especfica y por tanto se le da un tratamiento
adecuado.
Can
- 3 19 -
FIG UR A
5.1
RELA CI N D E LA M EM O R IA D ENTRO D EL
M ICR O P R O CESA D O R
Trminos utilizados
Celda de Memoria.- Dispositivo o circuito elctrico
que se usa para almacenar un solo bit [0 o 1]. Algunos
ejemplos de celdas de memorias son: un flip-flip,
Carlos Novillo Montero
Can
CA P TU LO 5 - M EM O R IA S
- 3 20 -
Can
CA P TU LO 5 - M EM O R IA S
- 3 21 -
Can
CA P TU LO 5 - M EM O R IA S
- 3 22 -
H EX
D ireccin
Contenido
STOR
LOAD
MOV
0D3H,A
0D3H,A
@0D3H,A
_
a
Destino
Origen
H EX
- 3 23 -
A2 A1 A0 b3 b2 b1 b0
CA P TU LO 5 - M EM O R IA S
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 24 -
A,0F5H
A,0F5H
MOV
A,@0F5H
_
a
Destino
Origen
en este caso, el contenido de la localidad de memoria
F5H se carga en el registro A de la CPU. En una
operacin de lectura, la informacin de la localidad
seleccionada no se pierde.
Proceso de Lectura:
1. La CPU proporciona, a travs del bus de direccin, la localidad
de memoria donde se encuentra el dato que se va a leer.
2. La CPU activa las seales de comando adecuadas para la
operacin de lectura.
3. Los CIs que forman la memoria decodifican la direccin para
determinar la localidad seleccionada para efectuar la lectura.
4. Los CIs que forman la memoria, colocan el contenido de la
Can
CA P TU LO 5 - M EM O R IA S
- 3 25 -
Can
CA P TU LO 5 - M EM O R IA S
- 3 26 -
Can
CA P TU LO 5 - M EM O R IA S
- 3 27 -
Can
CA P TU LO 5 - M EM O R IA S
- 3 28 -
CA P TU LO 5 - M EM O R IA S
- 3 29 -
peridicamente en la memoria.
clase de memoria.
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 30 -
capacidad de almacenamiento].
Scanner.- Dispositivo perifrico que permite capturar
imgenes o texto.
Plotter.- Dispositivo perifrico que permite imprimir
imgenes o texto en formato grande.
USB [Universal Serial Bus].- Es un tipo de conector o
puerto de entrada o salida de un computador. Transmite
informacin en serie a travs de 4-cables: uno de
polarizacin, otro de tierra [comn o referencia]
y los dos restantes para los datos que se los enva
en forma balanceada [si se transmite un 1L con 2,5V,
una lnea est en +2,5V y la otra en -2,5V]. La
velocidad de lectura [USB 2.0] es de 9Mbps y para
escritura, 8Mbps.
CA P TU LO 5 - M EM O R IA S
- 3 31 -
Can
FIG U R A
5 .2
M E M O R IA 1 6 x 4
D IR ECCI N D E
CELD A S D E
LA M EM O R IA
LA M EM O R IA
H EX
A3
A2
A1
A0
D3
D2
D1
D0
H EX
0H
6H
1H
EH
2H
BH
Can
CA P TU LO 5 - M EM O R IA S
- 3 32 -
3H
9H
4H
0H
5H
7H
6H
CH
7H
DH
8H
2H
9H
1H
AH
AH
BH
8H
CH
4H
DH
AH
EH
5H
FH
FH
D I R E C C I N
Tipos de Memoria:
C O N T E N I D O
- 3 33 -
CA P TU LO 5 - M EM O R IA S
Can
S
S
S
Discos magnticos
Discos compactos [CDs o DVDs].
Memorias con registros de desplazamiento: LIFO [Last In -
Can
CA P TU LO 5 - M EM O R IA S
- 3 34 -
CA P TU LO 5 - M EM O R IA S
- 3 35 -
Memoria Solo para Lectura [ROM = Read Only Memory].Es un tipo de memoria de acceso al azar. La ROM
difiere de la RAM en que en la ROM no se puede
escribir informacin mientras est operando el
sistema, es decir, en tiempo real. El contenido de
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 36 -
CA P TU LO 5 - M EM O R IA S
- 3 37 -
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 38 -
CA P TU LO 5 - M EM O R IA S
- 3 39 -
5 .3
A P LIC A C I N D E M E M O R IA S R O M [G E N ER A D O R D E FU N C IO N E S ]
Can
Z2
Z1
Z0
W7
W6
W5
W4
W3
W2
W1
W0
D IR E C C I N
C O N T E N I D O
M
Can
CA P TU LO 5 - M EM O R IA S
- 3 40 -
W 7 = Z0 + Z1 + Z3
W 3 = Z0 + Z2
W 6 = Z0 + Z3
W 2 = Z0 + Z2 + Z3
W 5 = Z2 + Z3
W 1 = Z0 + Z1 + Z2
W 4 = Z1 + Z3
W 0 = Z0 + Z1
FIG UR A
5.4
CA P TU LO 5 - M EM O R IA S
- 3 41 -
M EM O RIA RO M CO M O ENCO D ER
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 42 -
CA P TU LO 5 - M EM O R IA S
FIG UR A 5 .9
FIG UR A 5 .8 M EM O RIA R O M CO N M A TR IZ D E D IO D O S
- 3 43 -
M EM O RIA P R O M CO N M A TR IZ D E D IO D O S
Can
CA P TU LO 5 - M EM O R IA S
- 3 44 -
CA P TU LO 5 - M EM O R IA S
- 3 45 -
FIG U R A
5 .1 0
R O M C O N M A T R IZ D E TR A N S IS TO R E S B J T
FIG UR A
5.1 1
M EM O RIA RO M N -M O S
EPROM [ROM programable y borrable o alterable].Tambin se la conoce como UV-EPROM porque se la borra
con luz ultravioleta, utiliza transistores E-MOSFET
Carlos Novillo Montero
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 46 -
CA P TU LO 5 - M EM O R IA S
- 3 47 -
F IG UR A 5.14 FO TO D E
U N A M EM O R IA EP R O M
FIG UR A 5 .1 3
FA M O S
FIG UR A
5.1 2
Can
TR A N SISTO R
Can
CA P TU LO 5 - M EM O R IA S
- 3 48 -
CA P TU LO 5 - M EM O R IA S
- 3 49 -
5.1 8
CO M P U ER TA N O T TTL D E 3-ESTA D O S
EEPROM
[ROM
programable
y
borrable
Elctricamente].- Se basa en el mismo principio de
Carlos Novillo Montero
Can
Can
CA P TU LO 5 - M EM O R IA S
MODO
Lectura/Verificacin
- 3 50 -
/VPP SALIDAS
VIL
VIL
CA P TU LO 5 - M EM O R IA S
- 3 51 -
VIL = TTL-Bajo
aplicado a
DESHABILITAR
salida
VIL
VIH
Alta-Z
X = No importa
VPP = 21V Nominal
ESPERA
VIH
Alta-Z
PROGRAMA
VIL
VPP
[twp = 50ms].
6. Termina la programacin,
bajo en la entrada
[21V].
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 52 -
CA P TU LO 5 - M EM O R IA S
- 3 53 -
FIG U R A 5 .1 7
D ISTR IB U CI N D E P IN ES D E LA M EM O R IA
EP RO M 272 56 , D E 32K B YTES
Can
FIG U R A
5 .1 9
Can
CA P TU LO 5 - M EM O R IA S
- 3 54 -
] y la lnea de habilitacin de
CA P TU LO 5 - M EM O R IA S
- 3 55 -
CE
L EER
D ES H A B IL ITA R S A L ID A S
S T A N D -B Y
[T TL ]
OE
VP P
A0
A9
S A L ID A S
V IL
V IL
VCC
A0
A9
V IL
V IH
VCC
A L TA -Z
A L TA -Z
S A L ID A D E D A T O S
V IH
VCC
PROGRAM A
V IL P
V IH P
VPP
A0
A9
ENTRADA DE DA TOS
V ER IF IC A C I N P ROP G R A M A
V IH P
V IL P
VPP
A0
A9
S A L ID A D E D A T O S
V IH P
V IH P
VPP
V IL
V IL
V IL
V IL
VCC
VCC
VL
V IH
A L TA -Z
VHV
34H
VH V
1FH
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 56 -
CA P TU LO 5 - M EM O R IA S
- 3 57 -
Can
CA P TU LO 5 - M EM O R IA S
- 3 58 -
Se
desarroll al rededor de 1980 como una mejora de la
EPROM.
CA P TU LO 5 - M EM O R IA S
<
<
<
<
Inte l 2 8 6 4 , E E P R O M d e 8 K x8
E E P R O M , a p ro xim a d a m e nte 1 0 m s.
E N TR A D A S
FIG U R A 5.2 1
EEP R O M
- 3 59 -
MODO
S A L ID A S
L E C TU R A
V IL
V IL
V IH
D a to -S a l
ESCRITURA
V IL
V IH
V IL
D a to -E nt
ESPERA
V IH
A lta -Z
M EM O R IA
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 60 -
Can
CA P TU LO 5 - M EM O R IA S
- 3 61 -
FIG U R A 5.2 2
D IA G R A M A D E B LO Q U ES S IM P LIFICA D O D E UN A
M E M O R IA FLA S H U S B
Can
CA P TU LO 5 - M EM O R IA S
- 3 62 -
RAM DE SEMICONDUCTOR
El trmino RAM significa memoria de acceso aleatorio
[Random Access Memory], lo que quiere decir que se
puede tener fcil acceso a cualquier localidad de
memoria. Muchos tipos de memoria pueden clasificarse
como de acceso aleatorio, pero cuando el trmino RAM
se utiliza con memorias de semiconductor, generalmente
se considera que significa memoria de lectura y
escritura (RWM) en contraste con la ROM. Ya que es
una prctica comn usar el trmino RAM para referirse
Carlos Novillo Montero
Can
CA P TU LO 5 - M EM O R IA S
- 3 63 -
Can
CA P TU LO 5 - M EM O R IA S
- 3 64 -
CA P TU LO 5 - M EM O R IA S
- 3 65 -
controla la funcin de
FIG U R A
2 .2 3
A R Q U ITE CTU R A D E U N A R A M D E 3 2 x 4
F IG UR A 5.24 TR AN S C E IV E R
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 66 -
CA P TU LO 5 - M EM O R IA S
- 3 67 -
a ) FLIP -FLO P B JT
b ) FLIP -FLO P M O SFET-N
FIG U RA 5 .2 6 CELD A D E M EM O R IA SRA M
CE
FIG U R A
5 .2 5
A R Q U ITE CTU R A D E U N A S R A M 2 x 2
CO N B US D E D A TO S B IR IR ECCIO N A L
Can
FU N CI N
Escrib e en la Loc. 0
Escrib e en la Loc. 1
Lee la Loc. 0
Lee la Loc. 0
A lta -Z
Can
CA P TU LO 5 - M EM O R IA S
- 3 68 -
= 0L y
CA P TU LO 5 - M EM O R IA S
- 3 69 -
= 0L, tambin
deshabilita los buffers de salida que son de 3estados, de manera que las salidas de datos se
encuentren en estado de alta-Z durante una operacin
de escritura. La operacin de escritura, desde luego,
destruye la palabra que estuvo almacenada antes en
esa localidad.
Operacin de Lectura.- El cdigo de direccin selecciona
un registro de la memoria para leer o escribir. A
fin de leer el contenido del registro seleccionado,
1
la entrada LECTURA/ESCRITURA [
] debe ser 1L.
Adems, la entrada
= 1L,
FIG U RA 5.2 7
A RQ U ITECTU R A D E UN A M E M O R IA SR A M 4x4 CO N B US D E
D A TO S B ID IR ECCIO N A L
en vez d e
una o ms entradas
Can
CA P TU LO 5 - M EM O R IA S
- 3 70 -
el
de
se
ni
Can
CA P TU LO 5 - M EM O R IA S
- 3 71 -
Can
CA P TU LO 5 - M EM O R IA S
- 3 72 -
CA P TU LO 5 - M EM O R IA S
- 3 73 -
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 74 -
CA P TU LO 5 - M EM O R IA S
que la lnea
- 3 75 -
= 1.
y de seleccin del CI
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 76 -
CA P TU LO 5 - M EM O R IA S
- 3 77 -
.
En t2,
regresa al estado ALTO mientras que la
salida de la RAM regresa a su estado de alta-Z despus
de transcurrir cierto tiempo, tOD. De este modo, los
datos colocados por la RAM en su salida pasan al bus
de datos entre t1 y t3. La CPU puede tomar el dato
del bus en cualquier momento dentro de este intervalo.
En muchas computadoras, la CPU emplea la TPP
[transicin positiva] de la seal
en t2, para
retener los datos en sus registros internos.
El tiempo del ciclo de lectura completo, tRC, se
extiende desde t0 hasta t4, que es cuando la CPU
cambia las entradas de direccin a una direccin
diferente para el siguiente ciclo de lectura o
escritura.
El tiempo que dura el ciclo de lectura, tRC, o el
de escritura, tWC, est determinado esencialmente
Carlos Novillo Montero
Can
FIG U R A
SR A M
5.3 0
M EM O R IA
EN TR A D A S
M ODO
CS2
SA LID A S
LECTU R A
D A TO -SA L
ES CR ITU RA
D A T O -EN T
A LTA -Z
N O SELECCIO N A D A S
[R ed uccin d e en erg a ]
D ESH A B ILITA CI N D E
LA S SA LID A S
A LTA -Z
Can
CA P TU LO 5 - M EM O R IA S
- 3 78 -
CA P TU LO 5 - M EM O R IA S
- 3 79 -
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 80 -
CA P TU LO 5 - M EM O R IA S
En la fig. 5.32
- 3 81 -
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 82 -
CA P TU LO 5 - M EM O R IA S
- 3 83 -
Can
En muchas
aplicaciones de memoria la capacidad de almacenamiento
requerido en RAM o ROM o bien el tamao de la palabra
no puede ser satisfecha por un microcircuito de
memoria. En cambio, varios circuitos integrados de
memoria pueden combinarse para ofrecer la capacidad
y el tamao de palabra deseados. Se observar cmo
se hace esto a travs de varios ejemplos que ilustran
los conceptos ms importantes que se necesitarn
cuando se conecten los CIs de memoria con un
microprocesador.
Expansin del Tamao de la Palabra.- Suponga que se
necesita una memoria que pueda almacenar M-palabras
de 8-bits [M = 2n] y todo lo que se tiene son
circuitos RAM como arreglos de M-palabras de 4 lneas
de E/S comunes. Podemos combinar dos de estos CIs
de M-palabras x 4 para producir la memoria que se
busca. La configuracin para realizar esto se muestra,
como diagrama de bloques, en la fig. 5.33. Examine
este diagrama cuidadosamente y vea qu puede indagar
de l antes de seguir.
Por ejemplo, se dispone de memorias de 1K X 4 y se
Can
CA P TU LO 5 - M EM O R IA S
- 3 84 -
Can
CA P TU LO 5 - M EM O R IA S
- 3 85 -
. Para leer,
y
debe estar en bajo. Esto ocasiona que las lneas
de E/S de la RAM acten como salidas. La RAM-1 coloca
su palabra de 4-bits seleccionada en las 4 lneas
superiores del bus de datos y la RAM-0 las coloca
en las 4 lneas inferiores del mismo bus de datos.
As, el bus de datos contiene la palabra de 8-bits
seleccionada, la que ahora puede transmitirse hacia
otro dispositivo [generalmente un registro de la CPU].
La fig. 5.34 muestra la memoria RAM de 1Kx 8 pedida.
FIGUR A 5.34
M EM OR IA 1K x8
Can
CA P TU LO 5 - M EM O R IA S
Para escribir,
- 3 86 -
= 0 y
lneas de E/S de la RAM acten como entradas. La palabra de 8-bits que se va a escribir se coloca sobre
el bus de datos, [lo que en general hace la CPU].
Los 4-bits ms significantes se escriben en la localidad seleccionada de la RAM-1, mientras que los 4 menos
significantes se escriben en la RAM-0. En esencia,
la combinacin de las dos RAMs, acta como una sola
memoria de 1K X 8. A esta combinacin se la conoce
como un mdulo de memoria de 1K X 8 [1KByte].
No todas las RAM tienen las mismas caractersticas
de temporizacin pero muchas de ellas son similares,
de manera que se utilizar un conjunto de caractersticas comunes con fines ilustrativos. La nomenclatura
de los diferentes parmetros de temporizacin variar
de un fabricante a otro, pero el significado de cada
parmetro es por lo general fcil de determinar a
partir de los diagramas de tiempo de la memoria en
las hojas de especificaciones de la RAM. Las
siguientes figuras muestran los diagramas de tiempo
de un ciclo de escritura y uno de lectura respectivamente de una RAM comn.
CA P TU LO 5 - M EM O R IA S
- 3 87 -
FIGUR A 5.35
M EM OR IA 1K x8-2K x8
8, disear una
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 88 -
CA P TU LO 5 - M EM O R IA S
- 3 89 -
Can
y una lnea
. El circuito de
Can
CA P TU LO 5 - M EM O R IA S
- 3 90 -
FIGUR A 5.38
CA P TU LO 5 - M EM O R IA S
- 3 91 -
Can
Can
CA P TU LO 5 - M EM O R IA S
F IG UR A 5.3 9
M E M O R IA
- 3 92 -
MAPA
CA P TU LO 5 - M EM O R IA S
- 3 93 -
DE
FIG U RA 5.4 0
M EM O R IA
EJEM P LO D E D ISTR IB U CI N D E B LO Q U ES EN EL M A P A D E
Can
Can
CA P TU LO 5 - M EM O R IA S
- 3 94 -
FIG U RA 5.4 1
M EM O R IA RO M P A R A G EN E R A R
FUNC IO N ES B O O LEA N A S CO M B IN A CIO N A LES
Can
CA P TU LO 5 - M EM O R IA S
- 3 95 -
FIG U RA 5.4 2 M EM O R IA R O M CO M O G EN ER A D O R D E
FU N CIO N ES B O O LEA N A S
Can
CA P TU LO 5 - M EM O R IA S
- 3 96 -
CA P TU LO 5 - M EM O R IA S
- 3 97 -
A3
A2
A1
A0
D3
D2
D1
D0
D I R E C C I N C O N T E N I D O
M
FIG UR A 5.43
B O O LEA N A S
M EM O RIA RO M P A RA G E N E R A R FUNC IO N ES
Va ria b les d e En t
FIG U R A 5.4 4
M E M O R IA R O M C O M O D E C O D IFIC A D O R .
Va ria b les d e Sa l
A8
A7
EN TR A D A
SA LID A
A SCII
EB CD IC
F3
F2
F1
F0
EB CD IC
A SCII
B IN
GRAY
GRAY
B IN
EJ EM P LO
Can
CA P TU LO 5 - M EM O R IA S
- 3 98 -
CO LU M N A S
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
Q2
Q1
Q0
Cd ig o A SCII d e la a [6 1 H ]
CA P TU LO 5 - M EM O R IA S
- 3 99 -
FIG U R A
I A
D IR E C
C ON T
308H
32H
309H
49H
30AH
49H
30BH
49H
30C H
49H
30D H
3E H
30E H
40H
30F H
00H
5 .4 5
CO LU M N A S
La salida de la memoria ROM no puede comandar directamente la cantidad de corriente que requiere la
matriz de LEDs.
Can
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
Q2
Q1
Q0
Cd ig o A SCII d e la N [4 EH ]
Can
CA P TU LO 5 - M EM O R IA S
- 4 00 -
FIG U R A
I A
D IR E C
C ON T
270H
7F H
271H
02H
272H
04H
273H
08H
274H
10H
275H
20H
276H
7F H
277H
00H
5 .4 6
CA P TU LO 5 - M EM O R IA S
- 4 01 -
Para comandar la filas, se necesita un buffer [CI74244] y un transistor NPN para cada salida de datos.
El decodificador 74138 tambin necesita un transistor
PNP para comandar cada una de las 8 columnas de la
matriz.
Diseo Secuencial Sincrnico con Memorias ROM.- Cuando
se debe disear un circuito combinacional o secuencial
de gran complejidad, es ms aconsejable utilizar
elementos programable del tipo PLA y memorias ROM.
En este caso el inters se centra en la utilizacin
de memorias ROM para el diseo de circuitos
secuenciales sincrnicos.
Controlador de N-Pasos sin Saltos.- Para generar una
forma de onda cualquiera, o un controlador de N-pasos,
se puede usar el circuito que se nuestra en la fig.
5.48.
F IG UR A 5.47
C IR C UITO D E C OM A N D O P A R A LA M ATR IZ D E LE D s
Can
Can
CA P TU LO 5 - M EM O R IA S
- 4 02 -
CA P TU LO 5 - M EM O R IA S
FIG U RA 5.4 9
- 4 03 -
Q3
Q2
Q1
Q0
F2
F1
F0
A3
A2
A1
A0
D3
D2
D1
D0
FO R M A S D E O N D A D ESEA D A S
Can
D I R E C C I N CO N TENID O
M
Can
CA P TU LO 5 - M EM O R IA S
- 4 04 -
CA P TU LO 5 - M EM O R IA S
- 4 05 -
FIG U RA 5.5 0 M EM O R IA R O M P A RA G EN ER A R
LA S FO R M A S D E O N D A R EQ U ER ID A S
Can
Can
CA P TU LO 5 - M EM O R IA S
- 4 06 -
CA P TU LO 5 - M EM O R IA S
- 4 07 -
FIG UR A 5 .5 2
FIG UR A
5.51
D IA G RA M A D E ESTA D O S
X 0 <t>
X 1 <t>
procede de
secuencial
obtiene el
estados, a
estados y,
Can
E S T.
X1X0
A C T.
0 0
0 1
1 0
1 1
E S TA D O
A SIG N A C I N
A /0
A /0
B/0
A /0
[0 0]
A /0
A /0
B/0
C /0
[0 1]
D /0
A /0
B/0
A /0
[1 0]
A /0
A /1
B/0
A /0
[1 1]
TA BLA D E E S TA D O S
Can
CA P TU LO 5 - M EM O R IA S
- 4 08 -
X 1X 0
A CT.
0 0
0 1
1 0
1 1
[0 0]
[0 0]/0
[0 0]/0
[0 1]/0
[0 0]/0
[0 1]
[0 0]/0
[0 0]/0
[0 1]/0
[1 0]/0
[1 0]
[1 1]/0
[0 0]/0
[0 1]/0
[0 0]/0
[1 1]
[0 0]/0
[0 0]/1
[0 1]/0
[0 0]/0
TA B LA D E TR A N SICI N D E ESTA D O S
E ntrada Actual
E stado Actual
S al.
X 1 <t>
Q 1 <t> Q 0 <t>
X 0 <t>
E stado P rxim o
F UN C I N
A A
B A
C D
D A
A A
B A
C A
D A
A B
B B
C B
D B
A A
B C
C A
D A
A3
A2
A1
A0
D2
D1
D0
C
M
I
E
N C
O
R
- 4 09 -
ENT.
A CT.
EST.
CA P TU LO 5 - M EM O R IA S
FIG U RA 5.53
P R O B LEM A N 1
SO LUCI N
P A RA
EL
TA B LA D E L C O M P O R TA M IE N TO D E LA R E D S EC U EN C IA L S IN C R N IC A
Can
Can
CA P TU LO 5 - M EM O R IA S
- 4 10 -
CA P TU LO 5 - M EM O R IA S
- 4 11 -
ENT.
A CT.
EN TR A D A S
EST.
FU N CI N
X1
X0
NO
C -U
A CT.
C UE N TA
N O TA S :
M O D -4
C -U = C O N T A D O R U P
C-D
M O D -4
C-D = CO N TA D O R D O W N
C-U
M O D -3
M O D = M D U LO
O O
O 1
1 O
1 1
ESTA D O
A SIG NA CI N
O O
O 1
1 O
1 1
TA BLA D E E S TA D O S
ENT.
A CT.
EST.
A C T.
O O
O 1
1 O
1 1
O O
O O
O 1
1 1
O 1
O 1
O 1
1 O
O O
1 O
1 O
1 O
1 1
O 1
O O
1 1
O O
1 1
O O
1 1
TA BLA D E E XC ITA C I N
FIG U RA
ESTA D O
5 .5 4
D IA G R A M A D E
EN TR A D A S
FU N CI N
En tra d a A ctu al
Esta d o A ctu al
X 1 <t>
X 0 <t>
Q 1 <t>
Q 0 <t>
Q 1 < t+ 1>
Esta d o P rxim o
Q 0 < t+ 1>
0 6 0
1 6 1
2 6 2
3 6 3
0 6 1
FU N CI N
X1
X0
NO
1 6 2
C -U
M O D -4
C -U = C O N T A D O R U P
2 6 3
C-D
M O D -4
C-D = CO N TA D O R D O W N
3 6 0
C-U
M O D -3
M O D = M D U LO
0 6 3
1 6 0
2 6 1
3 6 2
0 6 1
C UE N TA
N O TA S :
Can
Can
CA P TU LO 5 - M EM O R IA S
1
1 6 2
2 6 0
3 6 0
A3
A2
A1
A0
D1
D0
- 4 12 -
C
M
C
E
- 4 13 -
N C O N T E N I D O
R
CA P TU LO 5 - M EM O R IA S
TA B LA D EL CO M P O R TA M IEN TO D E LA
R E D S EC U EN C IA L S IN C R N IC A
EN TR A D A S
FU N CI N
FIG UR A 5.55
X1
X0
C -U
M O D -6
N O TA S :
C -U
M O D -7
C -U = C O N T A D O R U P
C-D
M O D -8
C-D = CO N TA D O R D O W N
N O CU EN TA
M O D = M D U LO
SO LU CI N A L EJEM P LO 2
Can
Can