16.

La expresin mnima de una funcin debe contener al menos un

implicado primo esencial.

TECNOLOGA DE COMPUTADORES (GRUPO A)

(Ingeniera Informtica) TEST - 15/01/2008
El valor del test es de 5 puntos. Una pregunta de test incorrecta anula una correcta.

17. Para una funcin booleana de 4 variables, un implicado primo de 2

variables cubre a 4 minitrminos de la funcin.

1. Las variables digitales slo pueden

(representados usualmente por 0 y 1).

18. Se define la unidad de carga como la mxima corriente (en valor

absoluto) que puede circular por la salida de una puerta lgica.

tomar

dos

valores

2. El nmero 0101b es impar, para cualquier valor de la base b.

3. La siguiente igualdad es cierta: (110101)SM = (11101010)CU =
(111101011)CD .
4. Se cumple que: 89AB.CD16 = 104653.3158.
5. Se cumple que: 7786510 = 0111 0111 1000 0110 1000BCD-ex3 .
6. En los formatos de coma flotante, aumentando la longitud de la
mantisa crece el rango de representacin del formato.
7. Sea C un cdigo binario de K palabras, la informacin contenida en
cada palabra ser Log2K Bits.
8. Ese cumple que: (137)10 = (010001001)CD = (010001001)CU = (89)16 .
9. Un cdigo cclico no puede ser denso.
10. Si a un cdigo Gray de n bits se le aade capacidad de detectar
errores en un bit el cdigo resultante deja de ser continuo y cclico.
11. Para poder corregir errores en N dgitos de un cdigo binario es
condicin necesaria y suficiente que la distancia de dicho cdigo sea
mayor o igual que 2N+1.
12. Se cumple que: 4(1,3,7,10,13) + (0,6,11,15) = 4(2,4,5,8,9,12,14)
13. La expresin mnima de la funcin F(D,C,B,A) = 4(0,2,4,6,8) +
(10,11,12,13,14,15) es A
14. La siguiente igualdad es cierta: X+Z = (X+Y+Z) (X+Y+Z)
15. Si G(X1,X2,...,Xn) es una expresin irreducible equivalente a
F(X1,X2,...,Xn) estar formada por implicados primos de F.

19. En cualquier familia lgica se cumple que:

|VIHmin VILmx| |VOHmn VOLmx| .
20. El fan-in de cada entrada de una puerta OR de tres entradas es el
triple que el fan-in de un inversor.
21. En un circuito combinacional, como las funciones de salida no
dependen del tiempo, cambiarn todas simultneamente.
22. En un codificador con prioridad, GS y EO pueden alcanzar el mismo
nivel lgico.
23. En un decodificador con las salidas activas a nivel bajo se generan
todos los maxitrminos de las variables de entrada.
24. Con un comparador de 8 bits y sin circuitera adicional, se pueden
comparar nmeros codificados en complemento a dos comprendidos
entre -128 y 127.
25. Utilizando nicamente 8 multiplexores de 8 canales se puede
implementar un multiplexor de 64 canales.
26. En un codificador sin prioridad, si se seleccionan los canales de
entrada j y k, dar como salida j OR k .
27. Los multiplexores que no cuentan con entrada de habilitacin no se
pueden asociar.
28. Los demultiplexores se implementan con codificadores, empleando
como entrada de datos la entrada de habilitacin de stos.
29. Las salidas de grupo generador G(3-0) y grupo propagador P(3-0) de un
sumador con acarreo anticipado de 4 bits dependen del acarreo de
entrada C0 .

30. En un sumador con acarreo interno anticipado los trminos Pi y Gi

slo dependen de Ai, Bi y C0 .

43. Se puede implementar un contador con p*q estados asociando un

contador mdulo p seguido de otro contador mdulo q, o viceversa.

31. El tiempo necesario para la suma en un sumador obtenido asociando

en serie bloques de k bits con acarreo interno anticipado, es
proporcional al nmero de bloques pero no depende de k.

44. En la salida de mayor peso de un contador asncrono mdulo N,

podremos encontrar una seal de frecuencia F*N, siendo F la
frecuencia de la seal de reloj.

32. En las unidades aritmtico-lgicas, al realizar una operacin lgica,

no se tiene en cuenta el valor del acarreo.

45. La mxima frecuencia de funcionamiento de un contador asncrono

ascendente/descendente es mayor que la de un contador asncrono
ascendente del mismo mdulo.

33. Dos sistemas secuenciales con distinto nmero de estados no

pueden tener el mismo nmero de variables de estado.
34. En un sistema secuencial con n variables de entrada, desde cada
estado, se pueden producir un mximo de 2n transiciones de estado.
35. Un biestable RS con sincronismo por nivel alto oscilar mientras
R=S=Clk=1 .
36. Los biestables D maestro/esclavo eliminan el problema de las
carreras y el de la captacin de unos.
37. En todos los biestables el prximo estado depende del estado
actual y de las entradas de la lgica de disparo.
38. Los biestables D, independientemente de su sincronismo, no
presentan el problema de las carreras.
39. En un biestable con sincronismo por flanco, el tiempo de
mantenimiento (hold time) es el tiempo mnimo que deben
permanecer invariables las entradas de la lgica de disparo despus
del flanco activo de la seal de reloj.
40. La ecuacin del biestable JK es: Qt+1 = QtJ + QtK
41. En los registros de desplazamiento con carga paralelo asncrona, es
necesario inhibir la seal de reloj durante el proceso de carga de
datos.
42. En los contadores asncronos
funcionamiento es inversamente
biestables.

la frecuencia mxima
proporcional al nmero

de
de

46. Para implementar con biestables JK un contador sncrono binario

natural mdulo 2n con acarreo serie, son precisos n biestables y n-2
puertas AND de dos entradas.
47. En una memoria dinmica, la aplicacin de una direccin de fila
provoca que todas las celdas de la fila correspondiente se lean y se
restauren.
48. Con una memoria PROM de 2m x n bits se puede implementar
cualquier sistema combinacional con n funciones de m variables.
49. La extensin de la longitud de palabra utilizando memorias de
longitud de palabra menor, se basa en la utilizacin de las patillas
de habilitacin global (CS) que permite la seleccin en cada instante
de slo uno de los mdulos de memoria.
50. En una PLA la matriz OR es fija.

TECNOLOGA DE COMPUTADORES
(Ingeniera Informtica) - GRUPO A
PROBLEMAS - 15/01/2008

PROBLEMA 1
a) Escriba la tabla de verdad y las expresiones cannicas (de las
funciones de salida) de un sumador total de 1 bit (Full Adder).

(0.5 puntos)

b) Disee el circuito del apartado anterior a partir de un

decodificador con salidas activas a nivel bajo y puertas AND de
cualquier nmero de entradas.

(1 punto)

PROBLEMA 2
Utilizando biestables JK activos por flanco de bajada y puertas
NAND de dos entradas, disear un contador sncrono que posea una
entrada de control X y cumpla las siguientes condiciones:
Si X=1, la secuencia de conteo ser: 07531642....
Si X=0, la secuencia de conteo ser: 02461357....

(2.5 puntos)

PROBLEMA 3
Disee un sistema de memoria de tamao 1024 x 12 bits, utilizando
para ello memorias de 256 x 4 bits con entrada de seleccin de chip
(CE) y lectura/escritura (R/W).

(1 punto)