Вы находитесь на странице: 1из 7
‘TECNOLOGEA DE COMPUTADORES T. EXAMEN 28-1-2003. El valor del test es de 6,5 puntos. Una pregunta de test incorrecta anula una correcta. Es preciso obtener al menos un 25% de cada parte (test y problemas). ‘No olviden poner APELLIDOS, NOMBRE en la cobecera de todas las hojas. ‘Al entregar el examen deberd identificarse con D.N.I., camé de estudiante, etc. ___No se puede utilizar calculadora, _ 1. En.un sistema analégico la informacién la proporciona el valor que toma la sefial en cada instante. En un sistema digital la informacién se codifica mediante el ndmero de pulsos, anchura de los mismos, etc 2. Una variable digital solo puede tomar dos valores, representados por Oy 1. 3. Se cumple que: 11O1010,101111.= 64 BCig = 1222.2334= 152.575, 4, Al sumar dos nimeros de n digitos incluido el signo representados en el sistema signo y magnitud, si el resultado es menor 0 igual que -2"! podremos asegurar que se ha producido overflow o desbordamiento. 5. Al sumar dos némeros de n digitos in el signo representados en complemento a dos, si el resultado es menor o igual que -2"' podremos asegurar que se ha producide overflow o desbordamiento. 6. Al sumar dos nimeros representados en complemento a dos, si se produce acarreo se desprecia siendo el resultado positivo. 7. En el sistema de representacién de coma flotante, con el criterio de normalizacién 0,1 1, siendo AyiAn2..A2AiAo 8, :By2..BeB1Bo dos palabras cualesquiera que pertenecen al cédigo. 12. El operador OR-Exclusiva es asociativo. 13. La expresién x‘+y+z' se corresponde con el maxitérmino cinco de una funcién f(x,y,2) del Algebra de Boole. 14, La siguiente expresién esté normalizada: F(x,y.z)=x(y'*2). 15. Para que la expresién de una funcién del Algebra de Boole sea irreducible debe estar formada por una unién de implicados primos esenciales. 16, DA*BASCA'SCB es. = una’—sexpresin = minima «de FO.CBA)FEGBA, .12,13,14,15). 47. Los términos CA’D'A,BA,CB,D'C son implicados primes de la funcién F(D.C,8,A)=2(1,3,4,5,6,7,11,12,14,15), 18. DIC+A es una expresién inreducibl £(0.6.8,A)= [] (13.7,13) ©] ] (45,1415) minima y Gnica de la funcién 19. Se puede conectar una salida de la familia légica A (Votnix=5¥, Vennin=4¥, Voints=2¥, Voinin=OV, Topnix=-AMA, Tsing 50¥A) con una entrada de la familia ica BB (Vinmbx=6¥, Vinnin=3.5¥, Vino 2,5V, OV, Tinmis=2mA, inox=-25UA). 20. En un codificador 16:4 sin prioridad, si se activan simulténeamente las entradas 13 y 5, a la salida obtendremos un 13 en binario natural. La salida EO’ de un codificador con prioridad solo toma valor cere cuando ai. decodificadores de i entradas de direccién y un decodificador de j lineas de direccién 0 con 2' bloques de j entradas de direccién y un decodificador de i entradas de direccién , siendo mej+i, y j ei potencias ide implementar un sumador total de un bit con un decodificador 3:8 3s activas a nivel bajo y dos puertas AND de 4 entradas 24,La salida Z de un multiplexor de cuatro canales con entrada de habilitacién activa a nivel bajo, viene dada por la expresién: Z=(DoS1'So'+D1S;'So+D2S:S0'+DsSiSo)ET. 25. La salida G (A>B) de un comparador de palabras de tres bits en binario natural y sin entradas de cascada tiene la siguiente expresién: G=A:B;*E3A2B2*EsE2AiB:, siendo E=AOB,. 26. El siguiente circuito convierte una palabra de 4 bits incluido el ‘signo representada en complemento a.unoa signo y magnitud, y viceversa: as] a2] atl gl YYY 27. Se puede implementar un sumador total con dos semisumadores y una puerta AND. compara correctamente dos nimeros distintos C y D de 4 bits incluido el signo codificados en complemento a uno, ps aS 2 a D1 a Do AO AB acs cs Bs ae o B2 ct BI co Bo 29. En un sumador/restador en el convenio de! complemento a uno, si se produce acarreo no se puede producir desbordamiento. 30. El siguiente circuito representa una unidad sumadora, cl 31, En un biestable RS NAND Ja entrada de puesta uno esta en la misma puerta que la salida Q. 32. El siguiente circuito representa un biestable T sincronizado por nivel alto: 33. A continuacién se muestra la tabla de excitacién de un biestable JK: 34, No hay diferencia entre el cronograma de un biestable D sincronizado por flanco de bajada y el de un biestable D maestro/esclavo, cuyo maestro copta por nivel alto, 35. El siguiente cronograma es correcto para un biestable JK maestro esclavo sincronizado al flanco de bajada, RELOJ J K J] a——_ 36.Los registros de desplazamiento se implementan tnicamente con biestables cuyo sincronismo sea maestro/esclavo. 37. Una memoria de acceso aleatorio de dimensién Nx W, con organizacién 3D, utilizard dos decodificadores de NI y N2 salidas, cumpliéndose que NeNIN2, 38, Las memorias RAM dindmicas y estéticas son volétiles, 39. Con una memoria ROM de n lineas de direccién y longitud de palabra w se puede implementar un circuito secuencial sincrono de hasta 2" estados si wen, 40. Con una memoria ROM de n lineas de direccién y longitud de palabra w se puede implementar un circuito secuencial sincrono de hasta 2" estados si won. INGENIERIA TECNICA EN INFORMATICA DE SISTEMAS | TECNOLOGIA DE COMPUTADORES I. APELLIDOS : Comece Cdn 2¢-7- 200% NOMBRE: [i [Respana | Rereaa] 1{V a} VV | 2 F 22; V 3 V 23) Vv | 4| V jaa] oy Gel eais 25| \/ | 6] Fs] V 7 F a7| 8 V 28; 91 FE 20] F 1) 30/ © un] V 31) VY a2) eV 32} 13) OF 3/ 14 a4] VV E F & V V Ee V Vv Vv Vv V V TECNOLOGIA DE COMPUTADORES I EXAMEN 28/1/2003 PROBLEMAS Contestar a los problemas en hojas independientes. PROBLEMA 1 Disefiar utilizando un cuddruple sumador total y la circuiteria Iégica necesaria, un comparador de niimeros de 4 bits codificados en binario natural. E! comparador tendrd las salidas de A>B, A=B y AB se producird acarreo y el resultado serd distinto de cero. Si A=B tendremos acarreo y el resultado sera cero. Si A

Вам также может понравиться