蕭特基二極體元件結構特性之設計與模擬 1

蕭特基二極體元件結構特性之設計與模擬

陳聰敏 汪楷茗 吳文誌

電機系專任講師

摘要：本論文以蕭特基二極體(Schottky diode)元件結構為討論主體，使用電腦軟
體模擬其特性、發現其缺點、進而設法改善之。讓讀者了解拜電腦軟體之進步，半導
體元件製造在未赴諸實作之前，設計者事實上可以事先掌握，自己所設計的元件可行
性如何、特性如何、有無特殊貢獻？蕭特基二極體元件乃是金屬與半導體接面，因金
屬與半導體功函數(work function)差，而形成位能障壁(barrier)使得半導體在與金
屬接面附近形成空乏區（如圖一所示），此金半接面在外加偏壓時，順向很容易讓載
子(carrier)導通，逆向載子則不易導通（如圖二所示）。蕭特基二極體如同一般 PN
接面二極體，具有單向導通的特性，又因為它是單載子(unipolar)移動，所以在順逆
向偏壓切換時反應速度相當快，我們利用這項特點，不斷加以改善，希望能研發出反
應速度快、低漏電流、耐高逆向電壓、耐高功率之元件。

關鍵詞(Keywords)：蕭特基二極體、功函數、位能障壁、單載子、蕭基接面、
雪崩倍增、崩潰

一、結構與特性模擬之重要性
半導體製造，在產業界有新竹科學園區如台積電、聯電等數十家規模龐大的廠
商，目前已經可以稱得上是國家經濟命脈所在。就因為半導體科技產業的重要性，學
術界也投入相當多的研究。然而客觀條件的限制，並非每個單位都有能力購足設備，
因為精密儀器動輒需要百萬甚至千萬元。因此降低實驗成本與時間，在有限資源之下
仍然能夠投入高科技研究，就得在實驗之前有充分的資訊。模擬乃是透過事前推演，
虛擬一個半導體製造環境，也就是無塵室，這裡頭各種精密儀器一應俱全，研究人員
把構思好的元件結構，按照實際程序，設計出完整的實驗流程，利用電腦程式演算出
具體的資訊。從這些資訊我們可以完全掌握自己設計的實驗程序是否可行，這樣做出
來的元件特性好與否。研究人員從模擬當中確定自己設計之元件，實際可以做得出來
而且功能特性都很好，便可著手實作，即使自己所在單位沒有無塵室實驗室，國科會
在北部、南部各設有半導體研究中心，可以派員前去實作，照樣可以從事高科技的半
導體研究。

二、蕭特基二極體待改善的問題
蕭特基二極體的基本結構，只要在高摻雜(heavily doped)的 N 型矽晶片上長一層
大約十微米低摻雜(lightly doped)N 型薄膜，上下再蒸鍍上金屬電極。金屬與低摻雜 N
型半導體行成蕭基接面(Schottky contact)，金屬與高摻雜 N 型半導體行成歐姆接面
(ohmic contact)。在整片矽晶片上，元件與元件總要分開，通常是產生二氧化矽來達

~ 477 ~
2 吳鳳學報第 11 期

到這個目的，俗稱為場氧化層(field oxide)，我們模擬時在這樣的元件結構上加上反偏
電壓(reverse bias)，也就是說蕭基接面的電極加正電壓，歐姆接面的電極加負電壓，
結果在電極結束及元件邊緣接面彎曲處，造成相當高的電場密度（如圖三所示） 。在
元件結構裡，高電場密度通常也是崩潰機制發生所在之處，因為載子在高電場的地方
被加速產生高動能，高動能的載子撞擊原子與原子間的共價鍵，當共價鍵被撞斷時便
產生新的載子，新的載子又被高電場加速產生高動能，撞擊原子與原子的共價鍵再產
生新的載子，這種現象稱為雪崩倍增(avalanche mutiplication)。雪崩倍增現象一產生
瞬間造成相當大的反偏電流，稱為崩潰(breakdown)。如何才能達到加大反偏電壓而元
件仍然不會崩潰呢？這是研究高功率元件人員絞盡腦汁企圖要解決的問題，因此文獻
上有相當多有關這方面主題的論文報導。目前學術界大都趨向以碳化矽(SiC)晶片來
取代矽晶片，因碳化矽具有寬能隙(wide bandgap)、高導電率的特性，的確產生了良
好的效果，但在成本上是以矽晶片為材料之一百倍，成本太高很難商業化。我們從圖
三得到一個啟示，那就是分散電場密度。本論文針對分散電場密度的方法，提出一些
初步構想，經模擬結果得之，的確對提高崩潰電壓有相當大的改善。

三、元件結構改善
如圖三顯示，在電極結束與元件邊緣之處，因電極轉彎與材料導電特性不一致，
電位無法均勻分佈而產生高電場密度。針對造成高電場的兩個場所，我們另外作高濃
度摻雜加入三價硼離子(BF3 +)，使該處半導體成為 P 型半導體。由於高濃度 P 型半導
體與低濃度 N 型半導體接面，因電子與電洞結合形成空乏區(depletion region)，由電
荷平衡原理知，此空乏區大部分落在低濃度 N 型半導體裡，且一小部份高濃度 P 型
半導體，便可在低濃度 N 型半導體區域造成相當大的空乏區。利用此空乏區來分散
電場密度，使得電極結束之處與元件邊緣不再產生高電場。圖四深藍色部分，即為高
濃度 P 型半導體，從圖三與圖四對照分析，很顯然高電場已經被分散。根據此模擬結
果，外加反偏高電壓時，元件不會從電極結束與元件邊緣處先崩潰。簡而言之，在元
件容易崩潰的地方，犧牲一點空間來補強它，使電場不要集中在某些地方。模擬數據
顯示，崩潰電壓從 210V 提升到 280V，當然這個結果不一定是最好，我們深信它仍
有相當大的改善空間。最佳結構參數則仍待進一步深入探討，諸如 P 型半導體區寬
度、深度、與濃度，以及彼此之間是否互相影響？最適當的位置在哪裡？

四、結論
當元件設計完成之後，其可行性如何？失效之關鍵點在何處？如果貿然去製造，
有如瞎子摸象，成功機會微乎其微，這在高成本、高使用率之無塵室是不容許的。因
此，從製程設計開始，便使用電腦軟體模擬，建構出想像的元件結構，其中之製造程
序、相對位置是否正確、環境條件及各種參數設定，不待實際製造即可預先掌握。經
模擬分析可以預知，元件之可行性及其脆弱的關鍵點，均可得知。對一個元件而言，
只要有一處崩潰造成反向大電流，此一元件便已毀壞不能正常使用，因此每一個脆弱
處，只要加以補強而不影響到元件的其他部分，都將有助於提昇崩潰電壓。而電腦軟

~ 478 ~
 蕭特基二極體元件結構特性之設計與模擬 3

體模擬另一助益，即是幫助設計者預先得之元件的可行性與其脆弱的點在哪兒，可以
事先設法加以改善。
提出本論文，重點不在於顯示我們的成果有多豐碩，而是提醒有志從事元件研究
者，如何突破現實環境限制利用最少實驗成本與時間，來進行半導體元件之研究設
計。使用電腦軟體模擬分析，就有如打仗前之沙盤推演，各種可能會發生的情況都可
有因應之對策，不僅降低研發成本與時間，成功之機率亦大大提昇。
本研究群所進行之元件設計，均經電腦模擬分析，並派員前往國家奈米元件中心
以及成功大學微系統中心實作，我們將本著鍥而不捨的精神在高功率元件方面繼續鑽
研，以祈對半導體產業有所貢獻。

五、參考文獻
[1] 劉博文, "高崩潰電壓之蕭特基二極體元件之製作,” 國科會之電子月刊, 52 期
(第五卷十一期)，pp. 148-157, Nov. 1999。
[2] Bor Wen Liu, Y. H. Wu, C. L. Lee and T. F. Lei, Applied Physic Letters,
vol. 66, no. 22, pp. 3013-3014, May 1995.
[3] Bor Wen Liu, C. L. Lee and T. F. Lei and Y. H. Wu, Japanese Journal of
Applied Physics, part 1, vol. 36, no. 6A, pp. 3389-3395, June 1997.
[4] Bor Wen Liu and C. L. Lee, IEEE Transactions on Semiconductor
Manufacturing, vol. 12, no. 2, pp. 266-268, May 1999.
[5] Bor Wen Liu and C. L. Lee, Chinese Journal of Physics, vol. 37, no.6,
pp.623-630, Dec. 1999.
[6] J. C. Bravman, G. L. Patton and J. D. Plummer, Journal Applied Physics,
vol. 57, pp. 2779-2782, Apr. 1985.
[7] J. M. Andrews and M. P. Lepselter, Solid-State Electronics, vol. 13, pp.
1011-1023, 1970.
[8] Bor Wen Liu and C. L. Lee, Thin Solid Films, vol. 379, Issue 1-2, pp.
213-217, Dec. 2000.
[9] J. M. Shannon, Appl. Phys. Lett., vol 25, pp.25, 1974
[10] J. M. Shannon, Solid-State Electron., vol 19, pp.537, 1976
[11] C. Y. Wu, J. Appl. Phys., vol 51, pp. 4919, 1980
[12] Russell C. Ellwanger, U. S. Patent 4, 816879, 1989

~ 479 ~
4 吳鳳學報第 11 期

圖一、金屬與半導體接面能帶圖 圖二、金半接面順反偏電子移動情形

圖三、蕭基二極體反偏時電場分佈圖 圖四、蕭基二極體加 P 摻雜反偏時電場分佈圖

~ 480 ~