TRANSISTOR FET

TRANSISTOR FET (Introducción).

Los transistores más conocidos son los llamados bipolares (NPN y PNP), llamados así
porque la conducción tiene lugar gracias al desplazamiento de portadores de dos
polaridades (huecos positivos y electrones negativos), y son de gran utilidad en gran
número de aplicaciones pero tienen ciertos inconvenientes, entre los que se encuentra su
impedancia de entrada bastante baja.

Existen unos dispositivos que eliminan este inconveniente en particular y que pertenece
a la familia de dispositivos en los que existe un solo tipo de portador de cargas, y por
tanto, son unipolares. Se llama transistor de efecto campo.

2) Explicación de la combinación de portadores.

Puesto que hay una tensión positiva entre el drenador y el surtidor, los electrones
fluirán desde el surtidor al drenador (o viceversa según la configuración del mismo),
aunque hay que notar que también fluye una corriente despreciable entre el surtidor (o
drenador) y la puerta, ya que el diodo formado por la unión canal – puerta, esta
polarizado inversamente.

En el caso de un diodo polarizado en sentido inverso, donde inicialmente los

huecos fluyen hacia la terminal negativa de la batería y los electrones del material N,
fluyen hacia el terminal positivo de la misma.

Lo anteriormente dicho se puede aplicar al transistor FET, en donde, cuando se

aumenta VDS aumenta una región con empobrecimiento de cargas libres

Cuando seleccionamos un transistor tendremos que conocer el tipo de encapsulado, así

como el esquema de identificación de los terminales. También tendremos que conocer
una serie de valores máximos de tensiones, corrientes y potencias que no debemos
sobrepasar para no destruir el dispositivo. El parámetro de la potencia disipada por el
transistor es especialmente crítico con la temperatura, de modo que esta potencia
decrece a medida que aumenta el valor de la temperatura, siendo a veces necesaria la
instalación de un radiador o aleta refrigeradora. Todos estos valores críticos los
proporcionan los fabricantes en las hojas de características de los distintos dispositivos.

3) Explicación de sus elementos o terminales.

Un transistor de efecto campo (FET) típico está formado por una barrita de material p ó
n, llamada canal, rodeada en parte de su longitud por un collar del otro tipo de material
que forma con el canal una unión p-n.
En los extremos del canal se hacen sendas conexiones óhmicas llamadas
respectivamente sumidero (d-drain) y fuente (s-source), más una conexión llamada
puerta (g-gate) en el collar.

La figura muestra el croquis de un FET con canal N

Símbolos gráficos para un FET de canal N

Símbolos gráficos para un FET de canal P

Fundamento de transistores de efecto de campo:

Los transistores son tres zonas semiconductoras juntas dopadas alternativamente con
purezas donadoras o aceptadoras de electrones.
Su estructura y representación se muestran en la tabla.

Modelo de transistor FET

canal n

Modelo de transistor FET

canal p

Las uniones Puerta-Drenador y la Surtidor-Puerta están polarizadas en inversa de tal

forma que no existe otra corriente que la inversa de saturación de la unión PN.
La zona n (en el FET canal n) es pequeña y la amplitud de la zona de deplexión afecta a
la longitud efectiva del canal. La longitud de la zona de deplexión y depende de la
tensión inversa (tensión de puerta).

Zonas de funcionamiento del transistor de efecto de

campo (FET):
• ZONA ÓHMICA o LINEAL: En esta zona el transistor se comporta como una
resistencia variable dependiente del valor de VGS. Un parámetro que aporta el
fabricante es la resistencia que presenta el dispositivo para VDS=0 (rds on), y
distintos valores de VGS.
• ZONA DE SATURACIÓN: En esta zona es donde el transistor amplifica y se
comporta como una fuente de corriente gobernada por VGS
3. ZONA DE CORTE: La intensidad de drenador es nula (ID=0).

A diferencia del transistor BJT, los terminales drenador y surtidor del FET pueden
intercambiar sus papeles sin que se altere apreciablemente la característica V-I (se trata
de un dispositivo simétrico).

La operación de un FET de CANAL P es complementaria a la de un FET

de CANAL N, lo que sigmifica que todos los voltajes y corrientes son de
sentido contrario.

Entre las principales aplicaciones de este dispositivo podemos destacar:

APLICACIÓN PRINCIPAL VENTAJA USOS

Aislador o separador Impedancia de entrada alta Uso general, equipo de medida,
(buffer) y de salida baja receptores
Sintonizadores de FM, equipo para
Amplificador de RF Bajo ruido
comunicaciones
Baja distorsión de Receptores de FM y TV,equipos para
Mezclador
intermodulación comunicaciones
Amplificador con Facilidad para controlar
Receptores, generadores de señales
CAG ganancia
Instrumentos de medición, equipos de
Amplificador cascodo Baja capacidad de entrada
prueba
Amplificadores de cc, sistemas de
Troceador Ausencia de deriva
control de dirección
Resistor variable por Se controla por voltaje Amplificadores operacionales,
voltaje órganos electrónicos, controlas de
 tono
Amplificador de baja Capacidad pequeña de Audífonos para sordera, transductores
frecuencia acoplamiento inductivos
Mínima variación de Generadores de frecuencia patrón,
Oscilador
frecuencia receptores
Integración en gran escala,
Circuito MOS digital Pequeño tamaño
computadores, memorias

Siempre nos va a interesar estar en la región de saturación, para que la única variable
que me controle la cantidad de corriente que pase por el drenador sea la tensión de
puerta.

Ecuación de Shockley:

ID=IDSS(1-
VGS/Vp)2

Donde:

• Vp es la tensión de puerta que produce el corte en el transistor FET.

• IDSS es la corriente máxima de drenador que circula por el transistor, al
aumentar VDS, cuando la polarización de la puerta es VSG= 0 vol

PARAMETROS DEL FET

La corriente de sumidero Id es función tanto de la

tensión de sumidero Vds como de la puerta Vgs.
Como la unión está polarizada inversamente,
suponemos que la corriente de puerta es nula, con
lo que podemos escribir:
Ig = 0 e Id = ƒ(Vds, Vgs)
En la zona de estricción (saturación) en que las
características son casi rectas (en el gráfico, son
horizontales, pero en realidad tienen una pendiente
positiva) podemos escribir la respuesta del transistor
para pequeños incrementos de Vds y Vgs en esta forma
El parámetro rd se llama resistencia diferencial del
sumidero del FET, y es la inversa de la pendiente de la
curva. Que como en el gráfico, dicha pendiente es cero
(en la realidad, como he dicho antes existe algo de
pendiente), entonces la rd es infinita (muy grande).
El parámetro gm se le denomina conductancia mutua o
transconductancia, y es igual a la separación vertical
entre las características que corresponden a diferencias
de valor de Vgs de 1 voltio.
4) TÉCNICAS DE MANUFACTURA.
Es un dispositivo de tres terminales y dos junturas, creado en un material semiconductor
sólido cristalino (generalmente germanio, silicio, ó arseniuro de galio) con diferentes
contaminaciones, que permite regular la circulación de una corriente eléctrica mediante
una corriente de control, mucho menor.

El primer transistor se creó en los laboratorios Bell (Estados Unidos de N.A.) en 1947,
partiendo de una oblea de germanio, gracias a los trabajos de William Shockley, John
Bardeen, y Walter Brattain, por lo cual recibieron el premio Nobel.

En el año 1954, la firma Texas Instruments de Estados Unidos, fabricó el primer

transistor de silicio, lo cual bajó los costos y permitió, gracias a nuevas técnicas de
fabricación, su comercialización a gran escala.

Han reemplazado en la mayoría de las aplicaciones a los tubos ó válvulas electrónicas,

en los circuitos de radio, audio, etc. permitiendo la fabricación de equipos portátiles e
inmunes a vibraciones y de bajo consumo de energía (en los primeros tiempos se
llamaba a los equipos transistorizados de "estado sólido" o "frios").

Como se indicó con anterioridad, el JFET es un dispositivo de tres terminales, siendo

una de ellas capaz de controlar el flujo de corriente entre las otras dos. En nuestra
explicación sobre el transistor BJT se utilizó el transistor npn a lo largo de la mayor
parte de las secciones de análisis y diseño, con una sección dedicada a los efectos
resultantes de emplear un transistor pnp. Para el transistor JFET el dispositivo de canal-
n aparecerá como el dispositivo predominante, con párrafos y secciones dedicadas a los
efectos resultantes del uso de un JFET de canal-p.
La construcción básica del JFET de canal-n se muestra en la figura siguiente Observe
que la mayor parte de la estructura es el material tipo n que forma el canal entre las
capas difundidas en material tipo p. El extremo superior del canal tipo n se conecta
mediante contacto óhmico a la terminal denominada como drenaje (drain) (D), mientras
que el extremo inferior del mismo material se conecta por medio de contacto óhmico a
la terminal llamada la fuente (source) (S). Los dos materiales tipo p se encuentran
conectados juntos y al mismo tiempo hacia la terminal de compuerta (gate) (Q). Por
tanto, esencialmente el drenaje y la fuente se conectan en esencia a los extremos del
canal tipo n y la compuerta, a las dos capas del material tipo p. En ausencia de
cualquiera de los potenciales aplicados, el JFET tiene dos uniones p-n bajo condiciones
sin polarización. El resultado es una región de agotamiento en cada unión, como se
ilustra en la figura siguiente, que se parece a la misma región de un diodo bajo
condiciones sin polarización. Recuérdese también que una región de agotamiento es
aquella región carente de portadores libres y por lo tanto incapaz de permitir la
conducción a través de la región.

Transistor de unión de efecto de campo (JFET).

Muy pocas veces las analogías son perfectas y en ocasiones pueden ser engañosas, pero
la analogía hidráulica de la figura siguiente proporciona un sentido al control del JFET
en la terminal de compuerta y a la conveniencia de la terminología aplicada a las
terminales del dispositivo. La fuente de la presión del agua puede semejarse al voltaje
aplicado del drenaje a la fuente, el cual establecerá un flujo de agua (electrones) desde
el grifo o llave (fuente). La "compuerta", por medio de una señal aplicada (potencial),
controla el flujo del agua (carga) hacia el "drenaje". Las terminales del drenaje y la
fuente están en los extremos opuestos del canal-n, como se ilustra en la figura anterior,
debido a que la terminología se define para el flujo de electrones.

Analogía hidráulica para el mecanismo de control del JFET.

VGS = 0 V, Vds cualquier valor positivo

En la figura siguiente se ha aplicado un voltaje positivo VDS y a través del canal y la

compuerta se ha conectado en forma directa a la fuente para establecer la condición
VGS = 0 V. El resultado es que las terminales de compuerta y fuente se hallan al mismo
potencial y hay una región de agotamiento en el extremo inferior de cada material p,
semejante a la distribución de las condiciones sin polarización de la figura del transistor
FET. En el instante que el voltaje vDD ( = VDS) se aplica, los electrones serán atraídos
hacia la terminal de drenaje, estableciendo la corriente convencional ID con la dirección
definida de la figura siguiente la trayectoria del flujo de carga revela con claridad que
las comentes de fuente y drenaje son equivalentes (ID = Is). Bajo las condiciones que
aparecen en la figura siguiente, el flujo de carga es relativamente permitido y limitado
únicamente por la resistencia del canal-n entre el drenaje y la fuente.

JFET en la región VGS = 0 V y VDS > 0 V.

Es importante observar que la región de agotamiento es más ancha cerca del extremo
superior de ambos materiales tipo p. La razón para el cambio en la anchura de la región
se puede describir mejor con la ayuda de la figura siguiente. Suponiendo una resistencia
uniforme en el canal-n, la resistencia del canal puede dividirse en las partes que
aparecen en la figura siguiente. La corriente ID establecerá los niveles de voltaje a
través del canal, como se indica en la misma figura. El resultado es que la región
superior del material tipo p estará inversamente polarizada alrededor de los 1.5 V, con
la región inferior inversamente polarizada sólo en los 0.5 V. Recuérdese, la explicación
de la operación del diodo, que cuanto mayor sea la polarización inversa aplicada, mayor
será la anchura de la región de agotamiento, de aquí la distribución de la región de
agotamiento que se muestra en la figura siguiente. El hecho de que la unión p-n esté
inversamente polarizada en la longitud del canal da por resultado una corriente de
compuerta de cero amperes, como se ilustra en la misma figura. El hecho que iG = O A
es una importante característica del JFET.

Variación de los potenciales de polarización inversa a través de la unión p-n de un JFET

de canal n.

5) Explicación de su encapsulado e identificación de sus terminales.

La fabricación de varios de estos dispositivos conectados en diversas configuraciones en

una misma oblea de silicio, permitió crear los circuitos integrados o chips, base de todos
los aparatos electrónicos modernos.
Conectados de manera apropiada, permite amplificar señales muy débiles, convertir
energía, encender o apagar sistemas de elevada potencia, crear osciladores desde
frecuencias bajas hasta frecuencias de radio, etc.

Según sea el orden de los materiales que forman las junturas, existen los transistores
tipo NPN ó PNP, los cuales, en disposiciones circuitales apropiadas permiten crear una
enorme cantidad de circuitos para diversos fines, ya que se complementan pues
funcionan con sentidos opuestos de circulación de corriente.
En la actualidad, existen una gran variedad de transistores, de efecto de campo o FET
(el electrodo de control actúa por medio de campo eléctrico), los tipo unijuntura, los
MOS o de óxido metálico (variante de los FET), y otras variaciones como los VMOS
(usados para controlar grandes potencias y tensiones), etc.

Existe una innumerable cantidad de diseños, especializados para alta potencia, bajo
ruido eléctrico, alta frecuencia, alta ganancia de corriente, alta tensión, aplicaciones de
conmutación, etc.

Transistor de efecto campo

De Wikipedia, la enciclopedia libre
Saltar a navegación, búsqueda
El transistor de efecto campo (Field-Effect Transistor o FET, en inglés) es en realidad
una familia de transistores que se basan en el campo eléctrico para controlar la
conductividad de un "canal" en un material semiconductor. Los FET pueden plantearse
como resistencias controladas por diferencia de potencial.

La mayoria de los FET están hechos usando las técnicas de procesado de

semiconductores habituales, empleando la oblea monocristalina semiconductora como
la región activa o canal. La región activa de los TFT (thin-film transistor, o transistores
de película fina) es una película que se deposita sobre un sustrato (usualmente vidrio,
puesto que la principal aplicación de los TFT es como pantallas de cristal líquido o
LCD).

P-channel

N-channel

Símbolos esquemáticos
para los JFETs canal-n y
canal-p.
G=Puerta(Gate),
D=Drenador(Drain) y
S=Fuente(Source).

Los transistores de efecto de campo o FET más conocidos son los JFET (Junction Field
Effect Transistor), MOSFET (Metal-Oxide-Semiconductor FET) y MISFET (Metal-
Insulator-Semiconductor FET).

Tienen tres terminales, denominadas puerta (gate), drenador (drain) y fuente (source).
La puerta es el terminal equivalente a la base del BJT. El transistor de efecto de campo
se comporta como un interruptor controlado por tensión, donde el voltaje aplicado a la
puerta permite hacer que fluya o no corriente entre drenador y fuente.

El funcionamiento del transistor de efecto de campo es distinto al del BJT. En los

MOSFET, la puerta no absorbe corriente en absoluto, frente a los BJT, donde la
corriente que atraviesa la base, pese a ser pequeña en comparación con la que circula
por las otras terminales, no siempre puede ser despreciada. Los MOSFET, además,
presentan un comportamiento capacitivo muy acusado que hay que tener en cuenta para
el análisis y diseño de circuitos.

Así como los transistores bipolares se dividen en NPN y PNP, los de efecto de campo o
FET son también de dos tipos: canal n y canal p, dependiendo de si la aplicación de una
tensión positiva en la puerta pone al transistor en estado de conducción o no
conducción, respectivamente. Los transistores de efecto de campo MOS son usados
extensísimamente en electrónica digital, y son el componente fundamental de los
circuitos integrados o chips digitales.

Contenido
[ocultar]
 • 1 Historia
• 2 Tipo de transistores de efecto campo
• 3 Características

• 4 Enlaces externos

[editar] Historia
Desde 1953 se propuso su fabricación por Van Nostrand (5 años después de los BJT).
Aunque su fabricación no fue posible hasta mediados de los años 60's.

[editar] Tipo de transistores de efecto campo

Comparativa de las gráficas de funcionamiento (curva de entrada o característica I-V y

curva de salida) de los diferentes tipos de transistores de efecto de campo

El canal de un FET es dopado para producir tanto un semiconductor tipo N o uno tipo P.
El drenador y la fuente deben estar dopados de manera contraria al canal en el caso de
FETs de modo mejorado, o dopados de manera similar al canal en el caso de FETs en
modo agotamiento. Los transistores de efecto de campo también son distinguidos por el
método de aislamiento entre el canal y la puerta. Los tipos de FETs son: Podemos
clasificar los transistores de efecto campo según el método de aislamiento entre el canal
y la puerta:

• El MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) usa un

aislante (normalmente SiO2).
• El JFET (Junction Field-Effect Transistor) usa una unión p-n
• El MESFET (Metal-Semiconductor Field Effect Transistor) substituye la unión
PN del JFET con una barrera Schottky.
 • En el HEMT (High Electron Mobility Transistor), también denominado HFET
(heterostructure FET), la banda de material dopada con "huecos" forma el
aislante entre la puerta y el cuerpo del transistor.
• Los MODFET (Modulation-Doped Field Effect Transistor)
• Los IGBT (Insulated-gate bipolar transistor) es un dispositivo para control de
potencia. Son comunmente usados cuando el rango de voltaje drenaje-fuente
está entre los 200 a 3000V. Aún así los Power MOSFET todavía son los
dispositivos más utilizados en el rango de tensiones drenaje-fuente de 1 a 200V.
• Los FREDFET es un FET especializado diseñado para otorgar una
recuperación ultra rápida del transistor.
• Los DNAFET es un tipo especializado de FET que actúa como biosensor,
usando una puerta fabricada de moléculas de ADN de una cadena para detectar
cadenas de ADN iguales

. La característica de los TFT que los distingue, es que hacen uso del silicio amorfo o
del silicio policristalino.

[editar] Características
• Tiene una resistencia de entrada extremadamente alta (casi 100M).
• No tiene un voltaje de unión cuando se utiliza Conmutador (Interruptor).
• Hasta cierto punto inmune a la radiación.
• Es menos ruidoso.
• Puede operarse para proporcionar una mayor estabilidad térmica.

TRANSISTORES FET

Canal N Canal P

TRANSISTORES DE UNIÓN FET (JFET)

(Joint Field Effect Transistor - Transistor de Unión de Efecto de

Campo )
 Canal N Canal P

TRANSISTORES MOSFET
Con tres terminales o patillas y sustrato unido a la fuente "S"

Tipo Tipo Tipo Tipo

Empobreci- Empobreci- Enriqueci- Enriqueci-
miento N miento P miento N miento P

Con cuatro terminales o patillas

Tipo N Tipo P

De doble puerta

Otras variantes de MOSFET

Transistor de avalancha NPN

Transistor de túnel NPN

Transistor UJT* de doble base,

Canal N
 Transistor CUJT** de doble
base, Canal P

* UJT (Unijunction Transistor - Transistor Monounión o Uni-

unión)

** CUJT (Complementary Unijunction Transistor - Transistor

Monounión o Uni-unión Complementario)

Todas las representaciones gráficas de los transistores pueden ir encerradas en un círculo o

dibujadas- simplemente sin círculo.

Polarización de los JET y MOSFET:

Considerando un amplificador en la configuración fuente – común (FC). Los métodos

de polarización son similares para los MOSFET.

Operación en AC del FET:

El circuito equivalente en AC del FET. Ahora puede emplearse en el análisis de

diversas configuraciones de amplificadores FET con respecto a la ganancia de voltaje y
las resistencias de entradas y salidas. El voltaje de salida en AC es:

Como Vi = la ganancia de voltaje del circuito es:

La impedancia en AC vista hacia el amplificador es:

Y la impedancia en AC vista desde la carga hacia la Terminal de salida del amplificador

es:

Características de transferencia:

Es una curva de corriente de drenaje, como función del voltaje de compuerta – fuerte,
para un valor constante del voltaje Drenaje – Fuerte. La característica de transferencia
puede observarse directamente sobre un trazo de curvas, obtenida de la medición de la
operación del dispositivo, dibujada en la característica de drenaje.

TRANSITORES EFECTOS DE CAMPO

Tipos de Fet:

Los FET (Transistor de efecto de campo), JFET (Transistor de efecto de campo de

unión) de vaciamiento. MOSFET (Transistor de efecto de campo oxido semiconductor)
de vaciamiento. Pueden emplearse para amplificar señales pequeñas, variables en el
tiempo. Al comparar el FET con el BJT se aprecia que el drenaje (D) es análogo al
colector, tanto que la fuente (S) es análoga al emisor. Un tercer contacto, la compuerta
(G) es análogo a la base.

Configuraciones:

Así como existen las configuraciones del BJT, lo existen para los JFET.

• (FC) Fuente común.

• (GC) Compuerta común.
• (DC) Drenaje común

AMPLIFICADORES EN GENERAL, REALIMENTACIÓN OPERACIONAL I Y

II

Un sistema amplificador consiste en un transductor recolector de señales; seguido por

un amplificador de señal pequeña, un amplificador de señal grande y un dispositivo
transductor de salida. La señal del transductor de entrada es, por lo general, pequeña y
debe amplificarse lo suficiente de manera que se pueda utilizar para operar un
dispositivo de salud.

Los amplificadores de voltaje proporcionan una señal de voltaje lo bastante grande para
las etapas amplificadoras de señal grande a fin de operar esos dispositivos de salida
como altavoces y motores.

Un amplificador de señal grande debe operar en forma eficiente y ser capaz de manejar
grandes cantidades de potencia (en watios).

Los amplificadores de potencia se clasifican de acuerdo con el porcentaje de tiempo que

la corriente de colector es diferente de cero.

Existen cuatro clasificaciones principales: Clase A, Clase B, Clase AB, Clase C. en este
modulo se analiza los dos primeros.

Operación en Clase A:

Fue considerado al inicio de los transistores (BJT), donde los amplificadores reproducen
totalmente la señal de entrada. La corriente de colector es distinta de cero todo el
tiempo. Esta clase es ineficiente, porque sin señal de entrada, existe uno que es diferente
de cero y el transistor disipa potencia en condiciones estática o de reposo.

Circuitos amplificadores de potencia en Clase A:

En general los circuitos amplificadores de potencia contienen transistores capaces de

manejar alta potencia. Estos operan normalmente a tensiones mayores que los
transistores de baja potencia y, por tanto requieren a menudo una fuente de tensión
separada.
 Por ejemplo las tensiones de los transistores de potencia pueden exceder los
450 V. las capacidades de corriente son elevadas con frecuencia superiores a 10ª de
corriente continua (DC). Como estos transistores necesitan disipar potencias elevadas,
se diseñan en forma diferente de los transistores de baja potencia y pueden incluir
circuitos de protección para limitar la corriente. También se considera en forma
adicional la disipación de calor que se produce durante la operación.

FET: Transistor de efecto de campo, curva característica,

resistencia del canal

El FET es un dispositivo semiconductor que controla un flujo de corriente por un

canal semiconductor, aplicando un campo eléctrico perpendicular a la trayectoria
de la corriente.

El FET está compuesto de una parte de silicio tipo N, a la cual se le adicionan dos
regiones con impurezas tipo P llamadas compuerta (gate) y que están unidas
entre si. Ver la figura

Los terminales de este tipo de transistor se llaman Drenador (drain), Fuente

(source) y el tercer terminal es la compuerta (gate) que ya se conoce. La región
que existe entre el drenador y la fuente y que es el camino obligado de los
electrones se llama "canal". La corriente circula de Drenaje (D) Fuente (S). Ver el
gráfico.

Este tipo de transistor se polariza de manera diferente al transistor bipolar. El

terminal de drenaje se polariza positivamente con respecto al terminal de fuente
(Vdd) y la compuerta o gate se polariza negativamente con respecto a la fuente (-
Vgg).

A mayor voltaje -Vgg, más angosto es el canal y más difícil para la corriente pasar
del terminal drenador (drain) al terminal fuente o source. La tensión -Vgg para la
que el canal queda cerrado se llama "punch-off" y es diferente para cada FET

El transistor de juntura bipolar es un dispositivo operado por corriente y requieren

que halla cambios en la corriente de base para producir cambios en la corriente de
colector. El FET es controlado por tensión y los cambios en tensión de la
compuerta (gate) a fuente (Vgs) modifican la región de rarefacción y causan que
varíe el ancho del canal

La curva característica del FET

Este gráfico muestra que al aumentar el voltaje Vds (voltaje drenador - fuente),
para un Vgs (voltaje de compuerta) fijo, la corriente aumenta rápidamente (se
comporta como una resistencia) hasta llegar a un punto A (voltaje de estricción),
desde donde la corriente se mantiene casi constante hasta llegar a un punto B
 (entra en la región de disrupción o ruptura), desde donde la
corriente aumenta rápidamente hasta que el transistor se destruye.

Si ahora se repite este gráfico para más de un voltaje de compuerta a surtidor

(Vgs), se obtiene un conjunto de gráficos. Ver que Vgs es "0" voltios o es una
tensión de valor negativo.
Si Vds se hace cero por el transistor no circulará ninguna corriente. (ver gráficos a
la derecha)

Para saber cual es el valor de la corriente se utiliza la fórmula de la curva

característica de transferencia del FET.
Ver gráfico de la curva característica de transferencia de un transistor FET de
canal tipo P en el gráfico inferior. La fórmula es: ID = IDSS (1 - [Vgs / Vgs
(off)] )

donde:
- IDSS es el valor de corriente cuando la Vgs = 0
- Vgs (off) es el voltaje cuando ya no hay paso de corriente entre drenaje y fuente
(ID = 0)
- Vgs es el voltaje entre entre la compuerta y la fuente para la que se desea saber
ID

Resistencia del canal RDS

Como Vgs es el voltaje que controla el paso de la corriente ID (regula el ancho del
canal), se puede comparar este comportamiento como un resistor cuyo valor
depende del voltaje VDS. Esto es sólo válido para Vds menor que el voltaje de
estricción (ver punto A en el gráfico).

Entonces si se tiene la curva característica de un FET, se puede encontrar La

resistencia RDS con la siguiente fórmula: RDS = VDS / ID

Los símbolos del FET son:

Fet canal N Fet canal P

 POLARIZACION DEL FET
PRACTICA Nº 2

I.- OBJETIVOS

Verificar el funcionamiento de un JFET

Experimentar circuitos de polarización del JFET

II.- FUNDAMENTO TEORICO

En los transistores bipolares, una pequeña corriente de entrada (corriente de base) controla la
corriente de salida (corriente de colector); en los casos de los FET, es un pequeño voltaje de
entrada que controla la corriente de salida.

La corriente que circula en la entrada es generalmente despreciable (menos de un pico

amperio). Esto es una gran ventaja, cuando la señal proviene de un dispositivo tal como un
micrófono de condensador o un transductor piezo eléctrico, los cuales proporcionan corrientes
insignificantes.

Los FET’s, básicamente son de dos tipos:

- El transistor de efecto de campo de Juntura o JFET.

- El transistor de efecto de campo con compuerta aislada o IGFET, también conocido como
semiconductor de óxido de metal, MOS, o simplemente MOSFET.

EL JFET
El JFET esta constituido por una barra de silicio tipo N o canal N, introducido en una barra o
anillo de silicio tipo P tal como se muestra en la Fig. A

Los terminales del canal N son denominados “SURTIDOR” (SOURCE) y “DRENADOR”

(DRAIN). El anillo forma el tercer terminal del JFET llamado COMPUERTA (GATE).

Inicialmente circula una corriente por la compuerta, pero posteriormente la corriente circula
únicamente desde el surtidor al Drenador sin cruzar la juntura PN.

El control de esta corriente se efectúa por medio de la aplicación de un voltaje de polarización

inverso, aplicado entre la compuerta y el surtidor (VGS), formando un campo eléctrico el cual
limita el paso de la corriente a través del canal N (Fig.B). Al aumentar el voltaje inverso,
aplicado a la compuerta, aumenta el campo eléctrico, y la corriente de Surtidor a Drenador
disminuye.

También se construyen JFET’s con barra de silicio tipo P y anillos de silicio tipo N,
denominándose “JFET canal P”.

El voltaje aplicado entre el Drenador y el Surtidor (VDS), no debe sobrepasar el voltaje de

ruptura (típicamente 50V) porque destruiría el dispositivo.

Si se aplica polarización directa a la compuerta, circulará una alta corriente por la compuerta
que puede destruir el JFET si no esta limitada por una resistencia en serie con la compuerta.

VALORES COMERCIALES PARA EL JFET

Voltaje VDS (V) 25,30,40,50

Potencia (W) 0.15,0.3,1.8,30

Para comprar un JFET se debe indicar su código.

PRUEBA DEL JFET

Se comprueba con un ohmímetro en la escala de Rx1 ó Rx10.

 Entre compuerta y surtidor o compuerta y Drenador debe marcar como si fuera un diodo de
silicio; es decir alta resistencia en un sentido y baja en el inverso.

Entre Drenador y surtidor, el valor óhmico exclusivamente del material del canal. Su valor varía
entre 2K y 10K, siendo el mismo en ambos sentidos.

III.- EQUIPO Y MATERIALES

Dos fuentes de voltaje ajustables de 0 a 15 V.

Un transistor 2N3904

Un multitester digital o analógico

Un JFET K373

Un LED de color (verde, rojo o amarillo)

Resistores ½ W: de 270Ω , 470Ω, 33KΩ, 4.7KΩ, 100KΩ, 1.8KΩ, 2KΩ, 1MΩ.

Potenciómetro de 10KΩ.

IV.- PROCEDIMIENTO

MEDICION DE IDSS Y VP

1º Arme el circuito mostrado en la Fig. 1A, coloque un amperímetro entre el circuito y la fuente
de voltaje, encienda esta y observe tanto el amperímetro como el LED, si no pasa corriente
(LED apagado), apague la fuente e invierta las conexiones del LED. (Verifique la posición del
LED).

2º Arme y conecte el divisor de voltaje de la Fig. 1B y conecte el terminal central a la compuerta

(retirarla previamente del nivel de referencia), gire el potenciómetro y observe la corriente, con
el voltímetro mida la tensión VGS en el momento en que ID se hace cero.

Los resultados para la Fig. 1A, se muestran en la siguiente tabla:

 MAGNITUD VALOR MEDIDO

VDS 8V

VGS 0V

VGD 8V

IS 5 mA

ID 5.5 mA

IG 0 mA

Los resultados para la Fig. 1B, se muestran en la siguiente tabla:

MAGNITUD VALOR MEDIDO

VDS 8.5 V

VGS -1.85 V

VGD 11 V

IS 0 mA

ID 0 mA

IG 0 mA

De donde deducimos que :

IDSS = 5 mA

VP = - 1.85 V

POLARIZACION FIJA
Arme el siguiente circuito, ubique en forma adecuada los instrumentos tal que pueda medir ID y
VGS; encienda las fuentes y anote los valores de ID y VGS así también VDS. De ser posible
cambie el transistor con otra mesa y anote las nuevas medidas.

Los resultados se muestran en la siguiente tabla:

MAGNITUD VALOR MEDIDO VALOR CALCULADO

VDS 5.8V 6.13V

VGS -0.7V -0.7V

VGD 6.2V 6.83V

IS 2mA 1.93mA

ID 1.8mA 1.93mA

IG 0mA 0mA

VALORES TEORICOS CALCULADOS

Sabemos que IG = 0, además:

 Tenemos además que ID = IS

VDS = 10V – (RD)(ID)

VDS = 10V – (2K)(1.93mA)

VDS = 6.13 V

VGS = -VGG = -0.7V

VGD = VD – VG = 6.13V – (-0.7V) = 6.83V

AUTOPOLARIZACION

Arme el circuito mostrado. Conecte adecuadamente los instrumentos para medir ID y VGS,
encienda las fuente y anote los valores de ID, VGS y las demás tensiones del circuito.

Todo circuito debe ser armado con las fuentes apagados previamente ajustadas al valor dado
en el diagrama.

Los resultados se muestran en la siguiente tabla:

MAGNITUD VALOR MEDIDO VALOR CALCULADO

 VDS 5V 5.23 V

VGS -0.6 V - 0.65 V

VGD 5.4 V 5.86 V

IS 2 mA 2.3 mA

ID 2.3 mA 2.3 mA

IG 0 mA 0 mA

VALORES TEORICOS CALCULADOS

VGS = - ID . RS

Eligiendo ID = 4 mA

Tenemos : VGS = - (4 mA)(270)

VGS = - 1.1 V

Estos dos datos nos permiten graficar y mediante la superposición de gráficas se obtienen los
siguientes datos:

IDQ = 2.3 mA

VGSQ = - 0.65 V

Tenemos además que ID = IS

VDS = 10V – (ID) (RD+ RS)

VDS = 10V – (2.3 mA) (1800+270)

VDS = 5.23 V

VD = 10V – (2.3 mA) (1800)

VD = 5.86 V

VG = 0V

VGD = VD – VG = 5.86 V – 0 = 5.86 V

POLARIZACION POR DIVISOR DE TENSION

Arme el circuito mostrado y haga las medidas de ID así como las tensiones en los diferentes
nudos y puntos del circuito.
 Los resultados se muestran en la siguiente tabla:

MAGNITUD VALOR MEDIDO VALOR CALCULADO

VDS 6.2 V 6.28 V

VGS - 0.65 V - 0.7 V

VGD 6.5 V 6.95 V

IS 2 mA 2.1 mA

ID 2.1 m A 2.1 mA

IG 0 mA 0 mA

VALORES TEORICOS CALCULADOS

VG = (R2.VDD)/(R1 +R2)

VG = (33K x 10V)/(100K +33K)

VG = 2.48 V

Sabemos que VGS = VG – ID.RS

VGS = 2.48 V – ID(1.5K)

Cuando ID = 0 mA, entonces VGS = +2.48V

Cuando VGS = 0 V entones ID = 1.6 mA

Estos dos datos nos permiten graficar y mediante la superposición de gráficas se obtienen los
siguientes datos:

IDQ = 2.1 mA

VGSQ = - 0.7 V

Tenemos además que ID = IS

VDS = 10V – (ID) (RD+ RS)

VDS = 10V – (2.1 mA) (270+1500)

VDS = 6.28 V

VD = 10V – (2.1 mA) (270)

VD = 9.43 V

VG = 2.48V

VGD = VD – VG = 9.43 V – 2.48 = 6.95 V

POLARIZACION POR FUENTE DE CORRIENTE

Arme el circuito mostrado y realice las medidas de ID, IC y las tensiones entre terminales de los
dispositivos (JFET Y BJT) así como en los demás puntos del circuito.

Los resultados se muestran en la siguiente tabla:

 MAGNITUD VALOR MEDIDO VALOR CALCULADO

VDS 8.5 V 8.27 V

VGS - 0.6 V - 0.80 V

VGD 8.3 V 9V

IS 1.97 mA 1.97 mA

ID 2 mA 1.97 mA

IG 0 mA 0 mA

VALORES TEORICOS CALCULADOS

VE = -10V - ( -0.7V)

VE = - 9.3 V

Luego IE = (9.3V)/(4.7K)

IE = 1.97 mA

Además : IE = IC = ID = IS

Usando el valor de ID = 1.97 mA, se puede determinar el valor VGS mediante la gráfica
mostrada en papel milimetrado.

VGS = - 0.80 V

VC = VB – VGS = 0 V –(-0.80V)

VC = 0.8 V

VDS = 10V – (ID) (RD) - VC

VDS = 10V – (1.97 mA) (470) – 0.8 V

VDS = 8.27 V

VGD = VD – VG = 9 V – 0 V = 9 V

V.- CUESTIONARIO

¿Explicar con sus propias palabras como funciona un JFET?

El FET es un dispositivo controlado por voltaje y no por corriente como lo es el transistor BJT.
El control de esta corriente (IDS) se efectúa por medio de la aplicación de un voltaje de
polarización inverso, aplicado entre la compuerta y el surtidor (VGS), formando un campo
eléctrico el cual limita el paso de la corriente a través de Drenador y Source. Al aumentar el
voltaje inverso, aplicado a la compuerta, aumenta el campo eléctrico, y la corriente de Source a
Drenador disminuye.
 ¿Qué diferencia y similitudes existen entre el JFET y el BJT?

La diferencia principal entre las dos clases de transistores es el hecho de que el BJT es un
dispositivo controlado por corriente, mientras que el transistor JFET es un dispositivo
controlado por voltaje. En otras palabras, la corriente IC es una función directa del nivel de IB.
Para el FET la corriente ID será una función del voltaje VGS aplicado a la entrada del circuito.

La semejanza que hay entre el JFET y un transistor bipolar es que ambos dispositivos tienen
tres terminales de conexión externas, ambos tiene dos diodos internos con una barrera de
potencial de 0.7 V y ambos tienen tres regiones de interés. Además ambos pueden amplificar
una señal de entrada y son dispositivos de control de corriente IC ó ID.

Investigue cuales son las ventajas y desventajas del FET.

El JFET tiene una impedancia de entrada casi infinita, pero el precio que se paga por esto es
una pérdida de control sobre la corriente de salida. En otras palabras, un JFET es menos
sensible a cambios de voltaje de entrada que un transistor bipolar. En casi cualquier FET un
cambio en VGS de 0.1 V produce una variación de la corriente de drenador menor que 10 m.
Pero en un transistor bipolar el mismo cambio en VBE produce una variación en la corriente de
salida mayor que 10 mA.

¿Qué significa esto? Significa que un amplificador JFET tiene mucho menor ganancia de
voltaje que un amplificador bipolar. Por esta razón la primera regla de diseño que gobierna a
los dispositivos es ésta: utilice bipolares para ganancia de voltaje alta y emplee JFET para alta
impedancia de entrada.

Diseñe un circuito experimental donde intervenga un FET.

Cuando un receptor se sintoniza de una estación débil a una estación fuerte, la bocina produce
un sonido muy intenso a menos que el volumen se reduzca inmediatamente. O el volumen
pueda variar debido a un desvanecimiento, una variación en la fuerza de la señal causada por
un cambio eléctrico en la trayectoria entre las antenas de recepción y transmisión. Para evitar
cambios no deseados en el volumen, la mayoría de los receptores utilizan control de ganancia
automática (CGA).
5.- Justifique teóricamente los voltajes y medidas experimentales. Considere IDSS = 6 mA y VP
= -2V

Los voltajes y medidas experimentales se calcularon anteriormente en cada una de las

polarizaciones.

6.- Analizar la gráfica obtenida ID = f(VGS) y determine el valor de IDSS y VP

En la gráfica se puede observar que cuando el voltaje VGS = 0 se tiene una corriente máxima
de drenador de 4.78 mA. Además mientras se aumenta el voltaje negativo de compuerta la
corriente de drenador va disminuyendo tal como se puede observar en la gráfica en papel
milimetrado mostrado. Cuando el voltaje negativo de compuerta esta en –1.6 V se tiene una
corriente de 0 mA.

De donde se deduce que :

IDSS = 4.7 mA

y VP = -1.6 V

En la mediciones experimentales se pudo observar además que la corriente de compuerta es

igual a cero (IG = 0)

ANEXO

Para graficar la curva de transferencia se tomaron 17 datos del voltaje VGS y la corriente ID,
los cuales nos permitieron encontrar el valor de :

IDSS = 4.78 mA

VP = -1.6 V

Los datos tomados se muestran en la siguiente tabla:

VGS(V) ID(mA)
 -1.6 V 0 mA

- 1.5 V 0.02 mA

- 1.4 V 0.08 mA

- 1.3 V 0.20 mA

- 1.2 V 0.37 mA

- 1.1 V 0.56 mA

-1V 0.77 mA

- 0.9 V 1.18 mA

- 0.8 V 1.38 mA

- 0.7 V 1.70 mA

- 0.6 V 2.30 mA

- 0.5 V 2.44 mA

- 0.4 V 2.85 mA

- 0.3 V 3.28 mA

- 0.2 V 3.78 mA

- 0.1 V 4.26 mA

0V 4.78 mA

II.- FUNDAMENTO TEORICO

En los transistores bipolares, una pequeña corriente de entrada (corriente de base) controla la
corriente de salida (corriente de colector); en los casos de los FET, es un pequeño voltaje de
entrada que controla la corriente de salida.

La corriente que circula en la entrada es generalmente despreciable (menos de un pico

amperio). Esto es una gran ventaja, cuando la señal proviene de un dispositivo tal como un
micrófono de condensador o un transductor piezo eléctrico, los cuales proporcionan corrientes
insignificantes.

Los FET’s, básicamente son de dos tipos:

El transistor de efecto de campo de Juntura o JFET.

El transistor de efecto de campo con compuerta aislada o IGFET, también conocido como
semiconductor de óxido de metal, MOS, o simplemente MOSFET.
EL JFET

El JFET esta constituido por una barra de silicio tipo N o canal N, introducido en una barra o
anillo de silicio tipo P tal como se muestra en la Fig. A

Los terminales del canal N son denominados “SURTIDOR” (SOURCE) y “DRENADOR”

(DRAIN). El anillo forma el tercer terminal del JFET llamado COMPUERTA (GATE).

Inicialmente circula una corriente por la compuerta, pero posteriormente la corriente circula
únicamente desde el surtidor al Drenador sin cruzar la juntura PN.

El control de esta corriente se efectúa por medio de la aplicación de un voltaje de polarización

inverso, aplicado entre la compuerta y el surtidor (VGS), formando un campo eléctrico el cual
limita el paso de la corriente a través del canal N (Fig.B). Al aumentar el voltaje inverso,
aplicado a la compuerta, aumenta el campo eléctrico, y la corriente de Surtidor a Drenador
disminuye.

También se construyen JFET’s con barra de silicio tipo P y anillos de silicio tipo N,
denominándose “JFET canal P”.

El voltaje aplicado entre el Drenador y el Surtidor (VDS), no debe sobrepasar el voltaje de

ruptura (típicamente 50V) porque destruiría el dispositivo.
Si se aplica polarización directa a la compuerta, circulará una alta corriente por la compuerta
que puede destruir el JFET si no esta limitada por una resistencia en serie con la compuerta.

VALORES COMERCIALES PARA EL JFET

Voltaje VDS (V) 25,30,40,50

Potencia (W) 0.15,0.3,1.8,30

Para comprar un JFET se debe indicar su código.

PRUEBA DEL JFET

Se comprueba con un ohmímetro en la escala de Rx1 ó Rx10.

Entre compuerta y surtidor o compuerta y Drenador debe marcar como si fuera un diodo de
silicio; es decir alta resistencia en un sentido y baja en el inverso.

Entre Drenador y surtidor, el valor óhmico exclusivamente del material del canal. Su valor varía
entre 2K y 10K, siendo el mismo en ambos sentidos.

II.- FUNDAMENTO TEORICO

En los transistores bipolares, una pequeña corriente de entrada (corriente de base) controla la
corriente de salida (corriente de colector); en los casos de los FET, es un pequeño voltaje de
entrada que controla la corriente de salida.

La corriente que circula en la entrada es generalmente despreciable (menos de un pico

amperio). Esto es una gran ventaja, cuando la señal proviene de un dispositivo tal como un
micrófono de condensador o un transductor piezo eléctrico, los cuales proporcionan corrientes
insignificantes.

Los FET’s, básicamente son de dos tipos:

El transistor de efecto de campo de Juntura o JFET.

El transistor de efecto de campo con compuerta aislada o IGFET, también conocido como
semiconductor de óxido de metal, MOS, o simplemente MOSFET.

CIRCUITO EQUIVALENTE FET DE AC

El circuito equivalente de ac para un FET se ilustra en la figura. Aquí se muestra solo el

dispositivo FET con un voltaje de entrada de ac, Vgs.
El modelo de ac, o circuito equivalente de ac, únicamente para el dispositivo FET, consiste en
una fuente de corriente controlada por voltaje entre los terminales de Drenaje y de Fuente, que
depende del valor gm del dispositivo y del voltaje de ac de entrada Vgs, y una resistencia de ac
del dispositivo entre los terminales de drenaje a fuente con valor de rd (resistencia de ac de
salida).

EL AMPLIFICADOR FUENTE COMUN CS:

Ganancia de Voltaje
La ganancia de voltaje de un amplificador FET puede obtenerse del circuito equivalente de ac.
Del circuito equivalentes de ac se puede observar que:

VO = - (gm.Vgs)(RD||rd)

AV = VO/Vi = [- (gm.Vgs)(RD||rd)]/Vgs

AV = - gm.(RD||rd)

Si el valor de la resistencia del dispositivo, rd, es mucho mayor que la resistencia del circuito,
RD, la ecuación para la ganancia de voltaje es casi igual a :

AV = - gm.RD

Indice
1. Ventajas y desventajas del FET
2. Tipos de FET
3. Operación y construcción del JFET
4. Variación de la tension compuerta a fuente en el FET
5. Operación y construcción del MOSFET
6. Polarización de los FET

1. Ventajas y desventajas del FET

Las ventajas del FET pueden resumirse como sigue:

1. Son dispositivos sensibles a la tensión con alta impedancia de entrada (del orden
de 107 W ). Como esta impedancia de entrada es considerablemente mayor que
 la de los BJT, se prefieren los FET a los BJT para la etapa de entrada de un
amplificador multietapa.
2. Los FET generan un nivel de ruido menor que los BJT.
3. Los FET so más estables con la temperatura que los BJT.
4. Los FET son, en general, más fáciles de fabricar que los BJT pues suelen
requerir menos pasos de enmascaramiento y difusiones. Es posible fabricar un
mayor número de dispositivos en un circuito integrado (es decir, puede obtener
una densidad de empaque mayor).
5. Los FET se comportan como resistores variables controlados por tensión para
valores pequeños de tensión de drenaje a fuente.
6. La alta impedancia de entrada de los FET les permite almacenar carga el tiempo
suficiente para permitir su utilización como elementos de almacenamiento.
7. Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes
grandes.

Existen varias desventajas que limitan la utilización de los FET en algunas aplicaciones:

1. Los FET exhiben una respuesta en frecuencia pobre debido a la alta capacitancia
de entrada.
2. Algunos tipos de FET presentan una linealidad muy pobre.
3. Los FET se pueden dañar al manejarlos debido a la electricidad estática.

2. Tipos de FET

Se consideran tres tipos principales de FET:

1. FET de unión (JFET)

2. FET metal óxido semiconductor de empobrecimiento (MOSFET de
empobrecimiento)
3. FET metal óxido semiconductor de eriquecimiento (MOSFET de
enriquecimiento)

Con frecuencia el MOSFET se denomina FET de compuerta aislada (IGFET, insulated-

gate FET).

3. Operación y construcción del JFET

Al igual que el BJT, el FET es un dispositivo de tres terminales, pero solo tiene una
unión pn en vez de dos, como en el BJT. El JFET de canal n, mostrado en la figura
4.1(a), se construye utilizando una cinta de material de tipo n con dos materiales de tipo
p difundidos en ella, uno en cada lado. El JFET de canal p tiene una cinta de material de
tipo p con dos materiales de tipo n difundidos en ella, como se muestra en la figura
4.1(b).
Para entender la operación del JFET, se conecta el JFET de canal n de la figura 4.1(a) a
un circuito externo. Se aplica una fuente de tensión, VDD, al drenaje (esta es analoga a
la fuente de tension VCC para el BJT) y se envía a tierra. Una fuente de tensión de
compuerta, VGG, se aplica a la compuerta (aquella es analoga a la VBB para el BJT).
Esta configuración se muestra en la figura 4.2(a). VDD proporciona una tensión drenaje
a fuente, vDS, que provoca una corriente de drenaje, iD, del drenaje a la fuente. La
corriente de drenaje, iD, que es identica a la corriente de fuente, existe en el canal
rodeado por la compuerta de tipo p. La tensión compuerta a fuente, vGS, que es igual a
–VGG crea una region desertica en el canal, que reduce el ancho de este y por tanto
aumenta la resistencia entre drenaje y fuente. Como la unión compuerta –fuente esta
polarizada en inverso, el resultado es una corriente de compuerta nula.

4. Variación de la tension compuerta a fuente en el FET

El Fet es un dispositivo controlado por tensión y se controla mediante vGS. En la figura

4.4 se muestran las curvas caracteristicas iD-vDS tanto para un JFET de canal n como
para uno de canal p. Antes de analizar estas curvas, tomese nota de los simbolos para
los JFET de canal n y de canal p, que también se muestran en la figura 4.4. Estos
simbolos son iguales excepto por la dirección de la flecha.
Conforme se incrementa vGS (más negativo para un canal n y más positivo para un
canal p) se forma la region desertica y se cierra para un valor menor que iD. Por tanto,
para el JFET de canal n de la figura 4.4(a), la iD maxima se reduce desde IDSS
conforme vGS se hace más negativo. Si vGS disminuye aun más (más negativo), se
alcanza un valor de vGS, después del cual iD será cero sin importar el valor de vDS.
Este valor de vGS se denomina VGSOFF, o tensión de estrangulamiento (VP). El valor
de VP es negativo para un JFET de canal n y positivo para un JFET de canal p.

Características de transferencia del JFET

De gran valor en el diseño con JFET es la característica de transferencia, que es una
gráfica de la corriente de drenaje, iD, como función de la tensión compuerta a fuente,
vGS, por encima del estrangulamiento.
Un método util de determinar la característica de transferencia es con ayuda de la
siguiente relación (ecuación de Shockley):

(4.1)

Por tanto, solo se necesita conocer IDSS y VP, y toda la característica quedara
determinada. Las hojas de datos de los fabricantes a menudo dan estos dos parámetros,
por la que se puede construir la característica de transferencia o utilizar la ecuación 4.1
directamente. El parámetro de control para el FET es la tensión compuerta-fuente en
lugar de la corriente de base, como en el BJT.
La región entre el estrangulamiento y la ruptura por avalancha se denomina región
activa, región de operación del amplificador, región de saturación o región de
estrangulamiento, como se muestra en la figura 4.5. La región ohmica (antes del
estrangulamiento) a veces se denomina región controlada por tensión. El FET opera en
esta región cuando se desea un resistor variable y en aplicaciones de conmutación.
La tensión de ruptura es función de vGS así como de vDS. Conforme aumenta la
magnitud entre compuerta y fuente (más negativa para el canal n y más positiva para el
canal p), disminuye la tensión por ruptura. Con vGS = VP, la corriente de drenaje es
cero (excepto por una pequeña corriente de fuga), y con vGS = 0, la corriente de drenaje
se satura a un valor

iD = IDSS

donde IDSS es la corriente de saturación drenaje a fuente.

Circuito equivalente, gm y rDS
Para obtener una medida de la amplificación posible con un JFET, se introduce el
parametro gm, que es la transconductancia en directo. Este parametro es similar a la
ganancia en corriente (o hfe) para un BJT. El valor de gm, que se mide en siemens (S),
es una medida del cambio en la corriente de drenaje para un cambio en la tensión
compuerta-fuente. Esto se puede expresar como

(4.2)

Se puede encontrar la transconductancia diferenciando la ecuación (4.1), lo que da como

resultado

(4.3)

La resistencia dinamica en inverso, rDS, se define como el inverso de la pendiente de la

curba iD-vDS en la región de saturación:

(4.7)

El desempeño de un JFET esta especificado por lo valores de gm y rDS. Estos

parametros se determinan ahora para un JFET de canal n utilizando la curva
caracteristica de la figura 4.7. Si las curvas caracteristicas para el FET no estan
disponibles, gm y vGS se pueden obtener matematicamente, siempre que se conozcan
IDSS y VP. Por lo general, estos dos parametros se incluyen enlas especificaciones del
fabricante. Se puede seleccionar una corriente de drenaje estatica, IDQ, que se halle
entre 0.3 y 0.7 veces IDSS, lo cual ubica el punto Q en la región más lineal de las
curvas cracteristicas.

5. Operación y construcción del MOSFET

En esta sección, se considera el FET de metal –óxido semiconductor (MOSFET). Este

FET se construye con la terminal de compuerta aislada del canal con el dielectrico
dióxido de silicio (SiO2), y ya sea en modo de empobrecimiento o bien de
enriquecimiento. Estos dos tipos se definen y consideran en las siguientes secciones.

MOSFET de empobrecimiento
Las construcciones de los MOSFET de empobrecimiento de canal n y de canal p se
muestran en las figuras 4.9 y 4.10, respectivamente. En cada una de estas figuras se
muestra la construcción, el simbolo, la caracteristica de transferencia y las
caracteristicas iD-vGS. El MOSFET de empobrecimiento se construye (como se
muestra en la figura 4.9(a) para el de canal n y en la figura 4.10(a) para el de canal p)
con un canal fisico construido entre el drenaje y la fuente. Como resultado de ello,
existe una iD entre drenaje y fuente cuando se aplica una tension, vDS.
El MOSFET de empobrecimiento de canal n de la figura 4.9 se establece en un sustrato
p, que es silicio contaminado de tipo p. Las regiones contaminadas de tipo n de la fuente
y el drenaje forman conexiones de baja resistencia entre los extremos del canal n y los
contactos de aluminio de la fuente (S) y el drenaje (D). Se hace crecer una capa de
SiO2, que es un aislante, en la parte superior del canal n, como se muestra en la figura
4.9(a). Se deposita una capa de aluminio sobre el aislante de SiO2 para formar el
material de compuerta (G). El desempeño del MOSFET de empobrecimiento, es similar
al del JFET, como puede verse en las figuras 4.9(C) y 4.10(C). El JFET se controla por
la unión pn entre la compuerta y el extremo de drenaje del canal. No existe dicha unión
en el MOSFET enriquecimiento, y la capa de SiO2 actúa como aislante. Para el
MOSFET de canal n, mostrado en la figura 4.9, una vGS negativa saca los electrones de
la región del canal, empobreciéndolo. Cuando vGS alcanza VP, el canal se estrangula.
Los valores positivos de vGS aumentan el tamaño del canal, dando por resultado un
aumento en la corriente de drenaje. Esto se indica en las curvas caracteristicas de la
figura 4.9(C).

MOSFET de enriquecimiento
El MOSFET de enriquecimiento difiere del MOSFET de empobrecimiento en que no
tiene la capa delgada de material n sino que requiere de una tension positiva entre la
compuerta y la fuente para establecer un canal. Este canal se forma por la acción de una
tension positiva compuerta a fuente, vGS, que atrae electrones de la región de sustrato
ubicada entre el drenaje y la compuerta contaminados de tipo n. Una vGS positiva
provoca que los electrones se acumulen en la superficie inferior de la capa de oxido.
Cuando la tensión alcanza el valor de umbral, VT, han sido atraidos a esta región los
electrones suficientes para que se comporte como canal n conductor. No habra una
corriente apreciable iD hasta que vGS excede VT.

La corriente de drenaje en saturación se puede calcular de la ecuación

(4.10)

6. Polarización de los FET

Los mismos circuitos básicos de la figura 3.6 que se utilizan para polarizar los BJT se
pueden emplear para los JFET y los MOSFET de empobrecimiento, la polaridad de
vGS puede ser opuesta a la de la fuente de tension del drenaje. Cuando se selecciona el
punto de operación, no hay tensión de polaridad opuesta disponible de la fuente para
cumplir con los requerimientos del circuito. Puede ser necesario descartar R2 de manera
que solo se obtenga una tensión de la polaridad correcta. No siempre es posible
encontrar valores de un resistor para lograr un punto Q en particular. En tales casos,
seleccionar un nuevo punto Q puede proporcionar a veces una solución al problema.

Análisis de un amplificador FC
En la figura 4.13© se muestra el circuito equivalente en ca para el amplificador FET. Se
supone que rDS es grane comparada con RDllRL, por lo que se puede despreciar.
Escribiendo la ecuación de LTK alrededor del circuito de compuerta, se encuentra

Resolviendo para vgs, se obtiene

La tensión de salida, v0, esta dada por

La ganancia de tension, Av, es

La resistencia de entrada y la ganancia de corriente estan dadas por