Scribd Logo
Загрузить

Добро пожаловать в Scribd!

  • D-Latch asynchronous reset circuit diagram

    Загружено:

    chamu_paint
    74 просмотров1 страница
    This document describes the circuit design of a D-latch with asynchronous reset. The D-latch uses transistors connected in a flip-flop configuration to store a logic value on node Q, with the value toggling on the rising edge of clock signal CLK. An additional reset (R) input asynchronously overrides the stored value and forces node Q to logic 0. The diagram shows the transistor-level implementation and labeling of diffusion, polysilicon, and metal layers.

    Исходное описание:

    Оригинальное название

    D Latch Stick Layout

    Авторское право

    © Attribution Non-Commercial (BY-NC)

    Доступные форматы

    PDF, TXT или читайте онлайн в Scribd

    Этот документ был вам полезен?

    Это неприемлемый материал?

    Пожаловаться на этот документ
    This document describes the circuit design of a D-latch with asynchronous reset. The D-latch uses transistors connected in a flip-flop configuration to store a logic value on node Q, with the value toggling on the rising edge of clock signal CLK. An additional reset (R) input asynchronously overrides the stored value and forces node Q to logic 0. The diagram shows the transistor-level implementation and labeling of diffusion, polysilicon, and metal layers.

    Авторское право:

    Attribution Non-Commercial (BY-NC)
    Скачайте в формате PDF, TXT или читайте онлайн в Scribd
    Отметить как неприемлемый контент
    74 просмотров1 страница

    D-Latch asynchronous reset circuit diagram

    Загружено:

    chamu_paint
    This document describes the circuit design of a D-latch with asynchronous reset. The D-latch uses transistors connected in a flip-flop configuration to store a logic value on node Q, with the value toggling on the rising edge of clock signal CLK. An additional reset (R) input asynchronously overrides the stored value and forces node Q to logic 0. The diagram shows the transistor-level implementation and labeling of diffusion, polysilicon, and metal layers.

    Авторское право:

    Attribution Non-Commercial (BY-NC)
    Скачайте в формате PDF, TXT или читайте онлайн в Scribd
    Отметить как неприемлемый контент
    из 1

    D-Latch with asynchronous reset VDD VDD

    D' R

    D D Q D Q
    VDD

    CLK G Q CLK

    R
    VDD

    Q LEGEND
    CLK metal1
    metal2
    poly
    D CLK Q Q R p+ diff
    n+ diff
    VDD
    D' m1-to-poly contact

    p+ diffusion contact
    n+ diffusion contact

    CLK m1-to-m2 contact

    GND p-substrate contact


    GND VDD n-well contact

    Вам также может понравиться