Contador Binario Sncrono y Asncrono 5 Bits Contador Sncrono Un contador binario de n flip-flops debe partir del estado nulo

y seguir la secuencia numrica 0,1,2,3,... ,2n 1,0,1,2,..., etctera. En otras palabras, el contador tendr 2n estados nicos, y repetir los estados mientras se apliquen pulsos de reloj. La secuencia de estados de la tabla sugiere el diseo de la figura. Observe que cada bit Xi debe complementarse en el siguiente pulso de conteo si todos los bits Xk para k = 1,...,i 1 tienen el valor 1 lgico; el bit X1 siempre se complementa en cada pulso de conteo. Por tanto, podemos utilizar una compuerta AND de dos entradas en cada flip-flop del contador para generar una seal de control de alternancia para el siguiente bit ms significativo en la cadena del contador. El flip-flop contador y los circuitos de control asociados a ste son una etapa del contador. En condiciones de operacin normales, las entradas J y K de cada flip-flop deben permanecer estables en 1 o 0 lgico mientras el pulso del contador experimenta sus transiciones 0 1 0. Un lgico en la lnea de control clear obligar a todas las salidas del contador a asumir un 0 lgico y las mantendr as hasta que la lnea clear regrese a 0 lgico (su valor lgico normal). La seal de control Inhibit sirve para bloquear los pulsos de conteo y dejar al contador en algn estado no nulo, si se requiere tal comportamiento de conservacin de datos para una aplicacin en particular. Cuando los contadores lleguen al estado en que todos los valores son iguales a uno la seal de desbordamiento ser alta. En algunos diseos de contadores, esta seal de desbordamiento se utiliza para controlar los mdulos contadores en cascada y producir contadores con mayor longitud de palabra. En estos casos, la seal de desbordamiento se llama acarreo de salida en cascada (RCO).
U6 555_TIMER_RATED
VCC RST DIS THR TRI CON GND OUT

U7A 3 U1A U2A

1Q ~1Q 12 13

U8B 5 U3A
14 1 3 2 1J 1CLK 1K ~1CLR 1Q ~1Q 12 13

U9C 774LS08D 8
1Q ~1Q 12 13 14 1 3 2

274LS08D
1Q 12 13

474LS08D
14 1 3

U4A
1J 1CLK 1K ~1CLR

U5A
1J 1CLK 1K ~1CLR 1Q ~1Q 12 13

VCC 1J 14
1 3 2 1CLK 1K ~1CLR

14 1 3 2

1J 1CLK 1K ~1CLR

~1Q

10 9

7473N VCC 5V

7473N

7473N

7473N

7473N

U10A 74LS00D

Se Reinicia cuando llega al 17 Binario

Contador Asncrono Un contador binario asncrono es aquel cuyos cambios de estado no estn controlados por un pulso de reloj sincronizado. Al eliminar la necesidad de la sincronizacin del reloj, se puede utilizar una cantidad menor de circuitos para implantar un contador binario. Podemos eliminar las compuertas AND del diseo sncrono observando las transiciones de estado del contador desde otro punto de vista; La etapa del contador Xi se complementa cada vez que el estado Xi 1 hace una transicin 1 0; la etapa X1 siempre se complementa. Podemos utilizar una orden Clear comn asncrona para inicializar el contador en el estado 0, y mantenemos la orden del control Count en 1 lgico para el conteo; el 0 lgico en Count inhibe todos los conteos y deja al contador en un estado constante; ste es el modo de retencin de datos.
U6 555_TIMER_RATED
VCC RST DIS THR TRI CON GND OUT

4 U1A
14 1 3 2 1J 1CLK 1K ~1CLR 1Q ~1Q 12 13

VCC 1
14 1 3 2

U2A
1Q ~1Q 12 13

U3A 2
14 1 3 2 1J 1CLK 1K ~1CLR 1Q ~1Q 12 13

3
14 1 3

U4A
1J 1CLK 1K ~1CLR 1Q ~1Q 12 13 14 1 3 2

U5A
1J 1CLK 1K ~1CLR 1Q ~1Q 12 13

1J 1CLK 1K ~1CLR

10

7473N VCC 5V

7473N

7473N

7473N

7473N

U10A 74LS00D

Se Reinicia cuando llega al 19 Binario

Conclusiones: Tras la implementacin de ambos contadores, se concluye que es ms sencillo utilizar los contadores asncronos cuando se trata de contadores creados a base de flip flops, debido a que se trabajan con menos compuertas lgicas en el funcionamiento general. Tambin hay que considerar que al ir anidando mas flip flops en el caso del contador asncrono es posible que haya problemas debidos a los retrasos y se tenga una mala configuracin en las salidas Q de los flip flops, caso especial que no sucedera en los sncronos ya que todos utilizan una misma seal de reloj, y nicamente podra desconfigurarse si hay algn problema en las compuertas AND que generan las entradas J y K de los flip flops que se van anidando.