Polarizacin Transistor FET Practica 6

Javier Andrs Herrera Vega

Universidad Militar Nueva Granada

U1801485@unimilitar.edu.co
Resumen Esta practica busca determinar el funcionamiento y comportamiento del transistor BJT para qu este funcione de la forma requerida por el sistema para el cual se haya diseado, para esto se polarizara el transistor de 2 formas: Polarizacin por divisor de voltaje y Polarizacin Fija. Palabras clave Fuente de voltaje, corriente, voltaje.

Transferencia William Shockley defini una ecuacin que relaciona ID y VGS Las caractersticas de transferencia nunca se vern afectadas por la red de la cual se emplee en el dispositivo. Aplicando la ecuacin (1) se puede obtener la grafica de una parbola como se ve en la figura 2. Polarizacin Al igual que tuvimos una configuracin de divisor de voltaje en los transistores BJT, la tenemos en los transistores fet, como se muestra en la figura 1. A diferencia de que la corriente que llamamos IG ser igual a cero, por lo cual tenemos dos mallas por separado y podemos plantear las siguientes ecuaciones. Donde podemos graficar la funcin de esta ecuacin, tomando a VG como una constante. Al graficar la ecuacin de Shockley junto con la ecuacin (3), podemos observar un punto en donde se cruzan las dos graficas, dicho punto lo llamamos el punto de trabajo, a partir de el podemos conocer la corriente y el voltaje A partir de las anteriores ecuaciones podemos hacer un pequeo anlisis para la polarizacin de un FET.

1.

INTRODUCCIN

El transistor JFET, ser utilizado en una configuracion de divisor de voltaje en source comn, con lo que se pretende tener una ganancia de voltaje considerable, aunque mucho mas baja que la ganancia en voltaje que se obtiene con un transistor BJT. Se usara un transistor 2N3819, el cual trabaja corrientes bajas como las que se usaran. 2.

MARCO TEORICO

Al igual que los transistores BJT, los transistores FET son dispositivos con tres terminales (Drenaje D, Compuerta G, Fuente S), pero que se diferencian primeros a que son dispositivos controlados por voltaje (VGS), que dependiendo de dicho voltaje se va estrechando o ampliando un canal por el que pasara la corriente del Drenaje, por esta razn son llamados Transistores FET (Transistores de efecto de campo por sus siglas en ingles). Segn lo anterior podemos decir que a medida que el voltaje va disminuyendo, (pues el voltaje que se debe aplicar a Gate debe ser negativo) el canal se va estrechando, lo que conduce a que la corriente que pase por dicho canal sea mas pequea, por lo que decimos que cuando la corriente ID es igual a cero obtenemos un voltaje de corte tambin denominado voltaje de estrechamiento . Por otra parte podemos observar que cuando el voltaje VGS es cero el canal esta totalmente abierto, por lo cual podemos decir que por all pasara una corriente mxima lamada IDSS.

3.

CALCULOS TERICOS Y JUSTIFICACIN

4.

SIMULACIN Y DISEO

.
Figura 4. Circuito con polarizacin universal

.
.

Voltaje RD:

Figura 2. Voltaje RD.

VDD = 15V. VDS= 7.5 V. VGS = -2.1 Los clculos tericos soportan la justificacin por la cual se escogieron las resistencias de esos valores.

Voltaje Rs:

Figura 3. Voltaje Rs.

Voltaje R2:
Figura 9. Voltaje R

Figura 4. Voltaje R2.

Voltaje R1:

SIMULACION EN AC

Figura 5. Voltaje R1. Figura 7. Anlisis circuito AC.

Voltaje VDS:

Figura 6. Voltaje VDS.

Figura 8. Seal de entrada y salida del Transistor con emisor comun .