DETECTOR DE ERRORES

Freddy Enrique Muoz Barragn; Jhon Alexander Daz Acevedo Universidad de Cundinamarca Facultad de Ingeniera Electrnica Colombia/Cundinamarca/Fusagasug freddy5500@gmail.com; jade7700@gmail.com. Resumen. En el presente documento se desarrollan los conceptos y/o teora vista en la clase y que se ha profundizado un poco en el pre informe presentado anteriormente, para de esta manera implementar un sistema de paridad impar que consiste en enviar un dato y luego generar posibles errores en el receptor para de esta manera identificar si hay algn error. Finalmente se presenta la teora de los sistemas de paridad horizontal y vertical, para los cuales en el desarrollo de la prctica de laboratorio se diseara un circuito que utilice paridad horizontal y vertical par, para cdigo BCD, en donde este ser simulado ya que es un poco dispendioso de implementar.

1 Introduccin
Los diseadores de redes ha desarrollado dos estrategias para el manejo de errores, una de ellas consiste en incluir suficiente informacin redundante en cada bloque de datos transmitido para que el receptor pueda deducirlo lo que debi ser el carcter transmitido, la otra estrategia es incluir solo suficiente redundancia para permitir que el receptor sepa que ha ocurrido un error y entonces solicite una retransmisin. A la primera estrategia mencionada utiliza cdigos de correccin de errores y la segunda cdigos de deteccin de errores. El uso de una tcnica en un sistema de transmisin radica bsicamente en el ancho de banda de canal a utilizar, por ejemplo los sistemas de correccin de errores son utilizados en las redes inalmbricas o de alambre, ya que estas tiene un ancho de banda pequeo y se hace muy lenta la red si se utiliza el mtodo de deteccin, ya que para reenviar paquetes se necesita un canal con ancho de banda amplio o si no la red colapsa. En cambio los mtodos de deteccin de errores son usados en la fibra ptica gracias a que esta presenta un ancho de banda amplio, lo cual facilita la retransmisin de paquetes y ahorra tiempos en decodificaciones y correccin de errores. 2. CONCEPTOS A TENER EN CUENTA Debido a que antes de empezar a trabajar cada laboratorio en la materia se presenta un pre informe, los conceptos a tener en cuenta estn presentes en esa documentacin, sin embargo a medida que se vaya avanzando en el informe se aran explicaciones y se mencionaran ciertos conceptos o tips para la fcil comprensin del informe. 3. DESARROLLO DE LA PRCTICA La prctica de laboratorio se divide en dos partes, la cuales se explicaran por separado.

Antes de empezar se quiere dejar en claro y aunque suene redundante, los conceptos y teora ya se vieron anteriormente por lo que casi no se mencionara, ya que en esta ocasin se quiere hacer un informe lo ms conciso posible indicando nicamente las caractersticas principales de cada sistema.

A) Detector De Errores Paridad Impar Teniendo en cuenta que para la deteccin de errores por medio de este mtodo primero se tienen que hallar los bist de paridad de cada dato tanto del emisor como del receptor, se h diseado un circuito elctrico basado en compuertas lgicas (XOR), las cuales tienen la funcin de definir la cantidad de unos de cada dato y dependiendo de este define; si el nmero de unos es par genera un cero a la salida y si es impar genera un 1 a la salida, de esta manera se puede definir el circuito elctrico de acuerdo al planteamiento matemtico que definen si dato posee una paridad par de uno (1) o cero (0), debido a que se requiere una paridad impar hay que negar las salidas de las XOR ya que as como se acab de explicar generan una paridad par. (El circuito a implementar se puede observar en la figura 1. (Ver anexo)) Una vez obtenido el circuito se harn las pruebas correspondientes, sin embargo antes de empezar cabe resaltar que a continuacin para cada caso de error se ha decidido mostrar el circuito en discreto para un mejor entendimiento de cmo se realiz en montaje y la simulacin en el software de simulacin MULTISIM el cual es que se muestra en la figura 1 y se va a ver representado en discreto por medio de ISI PROTEUS como se muestra en la figura 2, donde se puede observar que debido a que el sistema los datos del emisor tanto como del receptor estn en ceros, las paridades correspondientes a cada dato son uno (1) lo cual es correcto ya que se trabaja con una paridad impar, y debido a que las dos paridades sin las misma
Teleinformtica 2011, Pgina | 1

el bit de error esta en cero (0) indicando que el dato recibido es el correcto.

diferente al del receptor, entonces se usara el nmero cinco (5) 0101 en el emisor y en el receptor el nmero cuatro (4) 0100, de esta manera el bit de paridad del emisor ser uno (1) y el del receptor cero (0) lo cual indica que el dato es incorrecto y por consiguiente el bit de error tendr que activarse, as como se muestra a continuacin en la figura 4.

Figura 2. Circuito detector de errores en discreto sin error. Como se pudo observar en la figura 2, el sistema funciona correctamente, a continuacin en la figura 3 se presentara otro ejemplo en donde el bit de paridad de ser cero (0) y tanto el dato del emisor como del receptor ser el numero 8 0111. Como se puede ver hay tres (3) unos (1) lo cual indica que es un numero par y como se est trabajando con una paridad impar el bit de paridad deber ser cero y debido a que al dato del emisor como del receptor son los mismos de igual manera que el caso anterior no se tendr que activar el bit de error.

Figura 4. Circuito detector de errores en discreto con error. Otro caso a ver es que cuando el dato que se ha corrompido resulta que no pertenece al cdigo inevitablemente a ser identificado como un error, como es el caso del ocho (8) 1000 en el emisor y el doce (12) 1100 en el receptor, aunque se cumple la teora del ejemplo anterior cabe resaltar este caso, este caso se puede ver a continuacin en la figura 5.

Figura 3. Circuito detector de errores en discreto sin error. Ahora se mostrara un ejemplo en donde se genera un error y por ende el bit de paridad del emisor ser
2

Figura 5. Circuito detector de errores en discreto con error debido a la teora de datos no pertenecientes al cdigo.

Ahora se generaran dos (2) errores en el sistema, para este caso el emisor tendr el nmero uno (1) 0001 y el receptor el dos (2) 0010, en esta ocasin se tendr que los bits de paridad son los mismos por lo cual este error no ser identifica, es decir el bit de error no se activara. Este caso se puede ver a continuacin en la figura 6.

Figura 7. Circuito detector de errores en discreto con error detectado aunque la distancia de hamming sea d=1.

B) Detector De Errores Paridad Par Horizontal Y Vertical Figura 6. Circuito detector de errores en discreto con error no detectado. Por otro lado si el nmero de errores es tres (3) si se detecta y si el nmero de errores es cuatro (4) no se detecta, esto quiere decir que si el nmero de errores es par no se detecta y si es impar si se detecta (no importa si es paridad par o impar). Por ltimo se tiene en la teora que si la distancia de Hamming entre los dos datos es uno (1) no se podra detectar ningn error. Para esta ocasin se citara un ejemplo de la bibliografa [1] de la pgina tres (3), en donde dice que si se tiene el nmero uno (1) 0001 en el emisor y el cero (0) 0000 en el receptor el sistema no podr detectar el error. Esto es muy vlido debido a lo mencionado de la distancia de Hamming y se puede ver fcilmente que la distancia es uno (1): Para este caso se requiere hallar la paridad horizontal y vertical del cdigo completo BCD, adems de esto se dise para que haga las siguientes demostraciones: Detectar cierta cantidad de errores Determinar los errores que se puede corregir Determinar los errores que no se pueden corregir

Ahora se pide que mediante la formulas de la distancia de Hamming detectar el nmero de errores que puede detectar el sistema. Entonces se tiene que hallado la verticalmente y se obtiene lo siguiente: Que la distancia de hamming de uno (1), entonces quiere decir que puede detectar un (1) errores y corregir cero (0), debido a que la relacin est dada por d+1 1+1=2, entonces mencionado se puede obtener de la tabla 1. La forma apropiada de hallar la distancia de hmming del cdigo, es por medio de los dos datos de este que posean la distancia menor, as como el procedimiento del ejemplo de la figura 6.

0001 0000 ------0001 d=1

Sin embargo llevado esto a la prctica no se cumple, debido a que el bit de paridad del dato 0001 es cero (0) y el de 0000 es uno (1) por consiguiente el sistema detecta error. Esto se puede apreciar y comprobar perfectamente en la implementacin y en la simulacin, as como se muestra a continuacin en la figura 7.

Tabla 1. Relacin distancia de hamming con errores corregibles y detectables.

Teleinformtica 2011, Pgina | 3

Sin embargo, debido a lo que ha sucedido con la primer parte de la prctica se sabe que esto de la distancia de hamming no se cumple a cabalidad, por lo explicado anteriormente de los bits de paridad. Entonces en esta ocasin se tiene que para que no se detecten errores tiene que ser por que la cantidad de errores es muy alta, por otro lada puede corregir ms errores de los que se dice en la teora. Hay que tener en cuenta que los datos que se tienen en el emisor son:

mlos

bits de cada dato o el

mensaje, r los bits de redundancia o los bits de paridad, entonces los datos que le llegan al receptor es

n que es equivalente a m+ r.

Teniendo en cuenta lo anterior se ha realizado el circuito de simulacin de la siguiente manera: los bits de paridad del emisor se determinad de manera automtica dependiendo del valor del mensaje, mientras que en el receptor todos los datos son manejados por el usuario (tanto el mensaje como los bits de paridad), para de esta manera lograr generar todos los cambios posibles y determinar los errores, para esta parte se han agregado otros dos bits aparte de los esenciales para determinar los errores en el mensaje, ya que son utilizados para determinar si hay tambin error en los bits de paridad ya que estos tambin pueden llegar de manera errnea al receptor. A continuacin se mostrara un ejemplo en donde no se puede detectar error en el sistema, y se puede ver como la cantidad de errores es de cuatro (4). (Ver figura 8), sin embargo hay que tener en cuenta que los errores estn presentes en los dos datos, esto quiere decir que esta es la nica forma para que el sistema no detecte error con tan pocos bits errneos, adems estos bits errneos estn uno enseguida del otro. Esto ocurre debido a que el sistema no puede detectar un nmero de errores pares, tal como se vio en la parte uno (1) del laboratorio. Entonces de ningn otra forma es posible que el sistema no detecte error con tan pocos bits errneos, para ello se necesitaran muchos bis errneos. Lo cual indica que este mtodo es muy bueno para la deteccin de errores debido a que este caso es muy poco probable de que ocurra. Por otra parte si se cambia tan solo un dato de lo que se tienen en el ejemplo de la figura 8, se puede determinar que hay error, sin embargo no va a decir la cantidad de errores (va a decir que hay un solo errores lo cual es incorrecto ya que son cuatro (4)) ni va a poder corregir, o bueno podra corregir un solo error pero los otros tres (3) bits errneos pasaran como buenos. Pero de todas maneras se cumple con un simple objetivo determinar si hay error, lo cual es muy bueno para las redes que no usan correccin de errores si no el mtodo con ACK. (Ver figura 9).
4

Figura 8. Detector de errores horizontal y verticalmente, errores no detectados.

Figura 9. Detector de errores horizontal y verticalmente, se ha detectado que hay error pero no se sabe cuntos y solo se puede corregir uno (1).

Por ltimo se mostrara un ejemplo en donde se detectan y se corrigen todos los errores.

que el sistema sufra una equivocacin (es decir que el sistema diga que no hay error cuando si lo hay) debe ser un caso muy grave debido a que la cantidad de errores que pueden aparecer son muchos y el sistema puede decir que hay error, esto quiere decir que para que es casi que imposible que mediante l envi de datos este sufra tantos errores cuando llega al receptor, adems si se le aade que es un canal muy confiable como lo es la fibra ptica se puede decir que es imposible que ocurra tal cantidad de errores como para que el sistema no pueda detectar que algo anda mal. No es ptima para canales no muy confiables. Por otra parte si es bueno para canales confiables como lo es la fibra ptica ya que solo hay que decir si hay error o no y as mismo el receptor devuelve un mensaje diciendo que la informacin tiene que ser reenviada debido a que ha llegado de forma errnea, para las lneas no muy confiables como lo son los otros tipos de transporte de datos a base de cobre, esta alternativa no es muy buena debido a que adems de saber si hay error o no, esta tambin debe encontrar la ubicacin del error para poderlo corregir, (ya que para este tipo de canales se utiliza este mtodo para no hacer ms lenta la red) y ya que la ubicacin del error se puede obtener solo en ciertos casos, esta no sera una buena opcin ya que si hay muchos errores en la lnea, el sistema podra decir que hay error pero no en donde esta o por lo menos no todos, es decir solo se podran corregir unos pocos segn lo que diga el sistema y el resto pasaran como buenos lo cual sera algo malo. Por ltimo el sistema o mtodo de paridad realizado tanto horizontal como verticalmente es bueno (dependiendo en que se vaya a utilizar) y es mucho mejor que el primer mtodo que es solo horizontal (lo cual se puede ver obviamente), sin embargo diseos e implementacin de este segundo resulta mucho ms exhaustivo de realizar debido a que posee muchas ms filas por ende la complejidad aumenta considerablemente, adems si fue as de largo para el cdigo BCD es cual es uno de los ms sencillos, para cdigos ms complicados o para tramas de informacin que demasiado largas, esto resulta muy complejo bueno en la parte de montaje, aunque si se maneja esta teora por la parte de programacin no sera tan complicado ya que el algoritmo es el mismo para todos los cdigos o tramas, lo nico a definir es el tamao de estos.

Figura 10. Detector de errores horizontal y verticalmente, deteccin e identificacin de errores. Para finalizar el esquema de conexiones, para el circuito de paridad par de forma horizontal y vertical se puede observar al final del documento en anexos. (Debido a su gran tamao se dividir en diferentes bloques) La explicacin de circuito no se ara ya que es la misma la esencia es la misma que la del primer circuito solo que ahora sacando la paridad vertical y ya no de un solo dato si no de diez (10) (de cero (0) a nueve (9) y los bits de redundancia (bits de paridad)) 4. CONCLUSIONES Distancia de hamming no se cumple debido a los bits de paridad. Esta parte de la teora no se cumpli, esto se debi a que si se tena la relacin entre la distancia de hamming cuando era uno (1) es decir que solo haba un error y la distancia es la mnima y segn la teora para el cdigo BCD los nicos datos que se podra detectar como error seria los que no estn dentro del cdigo (ver referencia 1) y cuando solo hay un error y la distancia de haming es dos (2), sin embargo se tiene que debido a los bits de paridad que se generan en cada dato tambin detecta error cuando la distancia de hamming es uno (1). Canales confiables segundo punto cantidad de errores muchos, casi imposible. El mtodo de paridad cuando se lleva a cabo horizontal y verticalmente es muy bueno para el caso de canales confiables como lo es la fibra ptica, debido a que se detectar si hay error o no cuando hay muchos errores, ya sean cantidad de errores pares o impares, debido que para

Referencias
[1] Tema 6, tolerancia a fallos, redundancia de informacin, documento pdf (diapositivas), disponible en la pgina de internet: http://www2.imsecnm.csic.es/~avedillo/documentos/FTF_tema6.pdf [2] Tema 7, deteccin de errores, disponible en la pgina de internet: http://www.alipso.com/monografias/2939_tema7/
Teleinformtica 2011, Pgina | 5

ANEXOS
ANEXO A

Figura 1. Diagrama de conexiones detector de errores simple para BCD

ANEXO B

Figura 11. Parte 1/3 del diagrama de conexiones para el circuito de deteccin de errores por medio de paridad horizontal y vertical.
6

Figura 12. Parte 2/3 del diagrama de conexiones para el circuito de deteccin de errores por medio de paridad horizontal y vertical.

Figura 13. Parte 3/3 del diagrama de conexiones para el circuito de deteccin de errores por medio de paridad horizontal y vertical
Teleinformtica 2011, Pgina | 7