Вы находитесь на странице: 1из 69

Московский Электронно-технологический техникум

Государственной академии инноваций

КУРСОВОЙ ПРОЕКТ

e)
el u
КОНТРОЛЛЕР С ДИСТАНЦИОН-
m
w t.R
НОЙ МОДИФИКАЦИЕЙ ПРО-
co
t

ГРАММ
ur e
Yo M

ПРОЕКТИРОВАЛ: /БукаФкин.

РУКОВОДИТЕЛЬ: /Пехотник Н.Р.

Москва 2005 год


Практический
МИНИСТЕРСТВО ОБЩЕГО И ПРОФЕССИОНАЛЬНОГО
ОБРАЗОВАНИЯ РФ
ГОСУДАРСТВЕННАЯ АКАДЕМИЯ ИННОВАЦИЙ
МОСКОВСКИЙ ЭЛЕКТРОННО-ТЕХНОЛОГИЧЕСКИЙ
ТЕХНИКУМ

ЗАДАНИЕ
Для курсового проектирования по курсу: «Микропроцессоры
и микропроцессорные системы»
студенту III курса В-БББ группы 2201 спец.
Московского Электронно-технологического техникума ГАИ
Букафкину
(Фамилия, имя, отчество)

ТЕМА ЗАДАНИЯ: «Контроллер с дистанционной

e)
модификацией программ (КДМП)»
el u
Курсовой проект на заданную тему выполняется студентом

m
w t.R
техникума в следующем объёме.
1.Пояснительная записка
co
1.1. Введение. 1.2. Обоснование выбора схемы и элементной
базы КДМП.
t
ur e

1.3. Описание работы КДМП по схеме электрической структурной


1.4. Описание работы КДМП по схеме электрической принципиальной
Yo M

1.5. Описание работы генератора ИМС К1006ВИ1 по схеме


электрической функциональной
1.6. Описание работы МП БИС КР1830ВЕ31 по схеме электрической
функциональной
1.7. Изготовление действующего макета КДМП
2.Расчётная часть проекта
2.1. Расчёт временных соотношений командного цикла МП БИС
КР1830ВЕ31
2.2. Логический расчёт генератора ИМС К1006ВИ1
2.3. Расчёт надёжности схемы КДМП
3.Графическая часть проекта
Лист 1 Схема электрическая принципиальная
Лист 2 УГО и временные диаграммы работы генератора ИМС К1006ВИ1
Лист 3 УГО и временные диаграммы работы МП БИС КР1830ВЕ31
Дата выдачи
Срок окончания
Председатель предметной комиссии
Преподаватель
Yo M
ur e
t
w t.R
el u
co
m
Содержание

e)
1. Пояснительная записка Лист

1.1. Введение 2
1.2 Обоснование выбора схемы и элементной базы КДМП 8
1.3. Описание работы КДМП по схеме электрической структурной 15
1.4. Описание работы КДМП по схеме электрической принципиальной 17
1.5. Описание работы генератора ИМС К1006ВИ1 по схеме 22
электрической функциональной
1.6. Описание работы МП БИС КР1830ВЕ31 по схеме электрической 27
функциональной

2. Расчётная часть проекта

2.1. Расчёт временных соотношений командного цикла 36


МП БИС КР1830ВЕ31

e)
2.2. Логический расчёт генератора ИМС К1006ВИ1
el u 37
2.3. Расчёт надёжности схемы КДМП 40

m
w t.R
3. Заключение co 46

4. Литература 48
t
ur e

5. Используемые технические средства 49


Yo M

6. Перечень элементов 50

7. Графическая часть проекта

Лист1 – Схема электрическая принципиальная КДМП


Лист2 – УГО и временные диаграммы работы генератора ИМС К1006ВИ1
Лист3 – УГО и временные диаграммы работы МП БИС КР1830ВЕ31

Изм. Лист № докум. Подпись Дата


КП.230101.В-302.08.05.05.ПЗ
Разраб. Букафкин 11.05
Контроллер с Лит. Лист Листов
Провер. Пехотник Н.Р. 2 51
Предс. П.К. Пехотник Н.Р ДМП
К.
Пояснительная записка МЭТТ гр. В-302
Yo M
ur e
t
w t.R
el u
co
Введение
m
e)
За время развития электронной вычислительной техники можно
выделить 4 поколения ЭВМ, которые отличаются элементной базой,
программным обеспечением, конструктивным исполнением, логической
структурой.
К первому поколению относится ЭВМ, разработанная в 1946 г. в США,
которая называлась «ENIAC», состоящая из 1,5 тыс. реле и 20 тыс. электронных
ламп, 2 тыс. из которых заменялись ежемесячно. Эти машины были больших
габаритов, потребляли большое количество энергии и отличались небольшой
надежностью. Первая отечественная ЭВМ была создана в 1952 г. под
руководством академика Лебедева С.А. в ИТМ и ВТ в г. Киеве.
ЭВМ второго поколения появились в 1953г. В качестве их элементной
базы использовались полупроводники: транзисторы и диоды, а также резисторы
и конденсаторы более совершенной конструкции, что резко снизило
энергопотребление и размеры ЭВМ. В этих ЭВМ использовалась ферритовая
память, увеличилось быстродействие, объем памяти, улучшилась система
программирования, появились алгоритмические языки, технология печатного
монтажа пришла на смену объемному (навесному). Примерами ЭВМ второго

e)
поколения являются МИР, НАИРИ, УРАЛ 14 и другие.
el u
В 60-х годах на смену второму поколению приходят машины на основе
интегральных микросхем. При этом увеличились надежность и быстродействие

m
w t.R
ЭВМ, которое достигло нескольких миллионов операций в секунду. ЭВМ
третьего поколения отличались не только сменой элементной базы, но и
co
многообразием режимов работы: пакетный, мультиплексный, диалоговый.
Разработчики достигли этого за счет изменения логической структуры ЭВМ и за
t

счет использования развитой ОС, главной частью, которой является программа


ur e

Supervisor.
Yo M

Выделяют три основные организации систем ЭВМ:


1.Системы ЭВМ общего назначения (Большие ЭВМ)
2.Системы мини ЭВМ
3.Системы микро или персональных ЭВМ
Представителями 1-го класса (машины общего назначения) являются ЕС
ЭВМ, которые созданы в третьем поколении с появлением ИМС малой и
средней степени интеграции. Машины данного класса представляют собой
вычислительные системы состоящего из процессора на интегральных
микросхемах, с большой номенклатурой периферийных устройств,
интерфейсных схем. ЕС ЭВМ работали в нескольких режимах: в пакетном, в
режиме разделения машинного времени, в режиме индивидуального
использования (диалоговый, запрос – ответ) и коллективного использования.
Эти ЭВМ применяют для решения широкого круга научно-технических,
экономических задач, в АСУ, в АСУ ТП, в ГАП с использованием
робототехники. В ЭВМ ЕС был использован модульно-агрегатный принцип
конструирования. Усовершенствование моделей, не изменило принципиально
логической структуры ЭВМ, благодаря чему существовала возможность
программной и аппаратной совместимости разных моделей. Интеграция в
разработке научно-технического потенциала стран участниц,
способствовала улучшению качества машин.
Разр. Букафкин. Лист
Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 2
ЕС 1033 позволяла конфигурировать архитектуру системы по
требованию пользователя, машина имела достаточно малое энергопотребление.
Был обеспечен контроль обработанной информации и аппаратного и
программного. Кроме того в ЕС 1033 использовалась автоматическая система
диагностики неисправности. ОС обеспечивала подключение через
интерфейсные каналы до 256 периферийных устройств.
ЕС 1045 была совместима со всеми ранее выпущенными моделями,
имела расширенный набор команд (до 183). Главной её особенностью стало
появление средств виртуальной памяти, которые позволяли создать
расширенную моделированную оперативную память, за счет использования
накопителей на сменных магнитных дисках. Модель ЕС 1045 была впервые
использована для решения геофизических задач и задач по распознаванию
образов.
Успехи развития вычислительной техники привели к значительному
расширению сфер применения ЭВМ. Появилось огромное количество «малых»
применений: обработка данных при массовых экспериментах управление
станками ЧПУ и др. Для них ЭВМ общего назначения стали слишком велики и

e)
дороги, возникла необходимость в небольших надежных и дешевых ЭВМ, с
el u
простым программным обеспечением, в отличие от ОС общего назначения.
Развитие технологии интегральных микросхем позволило создать машины,

m
w t.R
удовлетворяющие указанным требованиям за счет укорочения машинного
слова, ограничение набора команд, сравнительно небольшой оперативной
памяти, использование интерфейса «общая шина». Подобные машины за
co
небольшие размеры получили название малых или мини ЭВМ, например: СМ-1
t

– СМ-4, ДВК-1 – ДВК-4, УВК, в США PDP, однако, несмотря на упрощение


ur e

конструкции, и логической структуры машины, в них сохранился модульный


принцип конструирования. Положительный опыт разработки и применение
Yo M

мини ЭВМ оказал влияние на направление развития интегральной электроники


- появились БИС, СБИС, БИС с хранимой в памяти программой,
обрабатывающие цифровую информацию, получившие название
микропроцессор. Комплектование микропроцессора стандартными
периферийными устройствами через интерфейсные БИС позволило создать
совершенно новый класс ЭВМ, получивший название микро ЭВМ или ПЭВМ.
В 1971 г. фирме INTEL удалось создать большую интегральную схему,
которая могла выполнять все функции центрального процессора. Данная БИС
получила название микропроцессора. Первый микропроцессор INTEL 4004 был
четырехразрядным, т.е. размер слова этого микропроцессора составлял 4 бита.
Так началось развитие четвертого поколения ЭВМ.
Через год фирма выпустила 8-разрядный микропроцессор INTEL-8008. И
тот, и другой микропроцессор стали широко использовать для производства
калькуляторов.
В 1974 г. фирма INTEL разработала МП I8080, на базе, которого в 1975 г.
фирма MITS Inc разработала первый серийный персональный компьютер
«ALTAIR-8800».
Первый 16-ти разрядный МП INTEL-8086 был создан фирмой INTEL в
1978 г. Благодаря сегментной организации памяти он мог адресовать до 1024
Букафкин. Лист
Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 3
Кбайт памяти. Затем был разработан МП 8088, благодаря наличию 20-ти
адресной шине данных он мог адресовать до 2 Мбайт.
В 1982 г. выпускается МП i80286. Процессор i80286 , оставшись 16-
разрядным прибором, по производительности в 3—6 раз превзошел своего
предшественника (i8086) при тактовой частоте первой модификации 8 МГц.
Благодаря использованию многовыводного корпуса разработчики смогли
применить схему с раздельными шинами адресов и данных. 24 разряда адреса
позволили обращаться к физической памяти объемом до 16 Мбайт, такую же
емкость имели тогда и старшие модели большинства мэйнфреймов. Кроме того,
аппаратура i80286 обеспечивала работу с виртуальной памятью объемом до 1
Гбайт.
После 1982 года. главный упор при создании компьютеров был сделан на
их "интеллектуальность", теперь внимание акцентирувалось не столько на
элементной базе, сколько на переходе от архитектуры, ориентированной на
обработку данных, к архитектуре, ориентированной на обработку знаний.
Обработка знаний - использование и обработка компьютером знаний, которыми
владеет человек для решения проблем и принятия решений.

e)
В 1985г был разработан МП i80386. Использование КМОП-технологии с
el u
проектными нормами 1мкм и двумя уровнями металлизации позволило
разместить на кристалле 275 тыс. транзисторов и реализовать полностью 32-

m
w t.R
разрядную архитектуру ЦП. 32 разряда адреса обеспечили адресацию
физической памяти объемом до 4 Гбайт и виртуальной памяти емкостью до 64
Тбайт. Процессор мог выполнять 3 - 4 млн. команд в секунду, что примерно в 6
co
- 8 раз превышало аналогичный показатель для МП i8086.
t

В 1987 г. – в СССР выпущена ПЭВМ "Москва", являющаяся наиболее


ur e

полноценным в то время ПК. В качестве прототипа был взят ZX Spectrum.


Одновременно с ним выпущена "Балтика", оказавшаяся менее совместимой с ZX
Yo M

Spectrum из-за оригинальной схемотехники и повышенной тактовой частоты


процессора (4 МГц).
В 1989г. фирма Intel разрабатывает процессор i80486. Он содержал 1.2
миллиона транзисторов и был, совместим с CPU×86. Эта микросхема
объединяла на 1 кристалле CPU: кэш-память, сопроцессор.
1991 г. – в нашей стране создан опытный образец ЭВМ "ЛОКОН 9В51"
(проект "ЛОКОН" локально-связанная машина). ЭВМ построена в архитектуре
CLIP/ CAM (клеточно-автоматные машины), в основу проекта были положены
принципы параллельной обработки информации с расширяемой архитектурой.
Главный конструктор и научный руководитель проекта - Бронников В. А.
В 1993г. фирма Intel выпускает МП Pentium . В основу продукта была
положена суперскалярная архитектура, которая и дала возможность получить
пятикратное повышение производительности по сравнению с моделью 486DХ.
Высокая скорость выполнения команд достигалась благодаря двум 5-
ступенчатым конвейерам, позволявшим одновременно исполнять несколько
инструкций. Для постоянной загрузки обоих конвейеров из кэша требуется
широкая полоса пропускания. Совмещенный буфер команд и данных
обеспечить ее не мог, и разработчики воспользовались решением из арсенала
RISC-процессоров, оснастив Pentium раздельными буферами команд и данных.
Разр. Букафкин Лист
Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 4
При этом обмен информацией с памятью через кэш данных осуществлялся
совершенно независимо от процессорного ядра, а буфер инструкций был связан
с ним через высокоскоростную 256-разрядную внутреннюю шину. Несмотря на
то, что новый кристалл был спроектирован как 32-разрядный, для связи с
остальными компонентами системы использовалась внешняя 64-разрядная
шина данных с максимальной пропускной способностью 528 Мбайт/с. Еще
одной «изюминкой» архитектуры, позаимствованной у представителей
универсальных ЭВМ, стала схема предсказания переходов.
По скорости выполнения команд с плавающей точкой Pentium в пять -
семь раз превзошел процессор 486DX2/50 и почти на порядок - микросхему
486DX/33.
1994 г. — на свет появляется вычислительная система Эльбрус-3, которая
«имела на своём борту» 16 процессоров. Была изготовлена действующая модель
ВС Эльбрус 3, но в серию так и не была запущена (на конечной стадии в работе
участвовало дочернее предприятие Института — Московский центр SPARC-
технологий).
"Эльбрус 3" структурно представлял собой модульную систему, включающую

e)
в себя несколько подсистем. Основные элементы процессорной подсистемы –
el u
модульный конвейерный процессор (МКП), массовая память, подсистема
высокоскоростной дисковой памяти и подсистема внешних устройств. Каждая из

m
w t.R
перечисленных частей "Эльбруса 3" может в свою очередь состоять из
нескольких компонентов.
co
Связующим ядром, объединяющим различные компоненты в единое целое,
являлась система коммутации и передачи данных, к которой в зависимости от
t

конкретной реализации может быть подключено до 64 компонентов.


ur e

Коммутационная система называется также системным каналом, а объединяемые


ею компоненты – его абонентами. В частности, МКП – один из абонентов.
Yo M

ВС "Эльбрус 3" можно рассматривать как единую многопроцессорную


систему с параллельной обработкой общих данных, распределенных по модулям
локальной и массовой памяти. При этом для любой физической структуры
системы была обеспечена связь абонентов по принципу "каждый с каждым".
Векторная обработка в МКП осуществляется итеративными операциями над
наборами упорядоченных данных – векторами, размещенными в локальной
памяти. Эта обработка дополняется более медленными операциями
переупорядочения расположения векторов в локальной памяти. Скалярные
операции, выполняемые на том же оборудовании, что и векторные, обеспечивают
такую обработку данных, которая не реализуется эффективно векторными
операциями.

В марте 1994г. выпущен процессор Intel Pentium с частотами 90МГц (ICOMP —


735) и 100МГц (ICOMP — 815) - технология 0,6мкм, рабочее напряжение: 3,3В.
1995 г. —Выпущен процессор Intel Pentium Pro (P6) с частотой 150МГц (
5,5 млн транзисторов, технология 0,6 мкм, вторичный кэш на кристалле 256KB).
1996 г. — Завершено изготовление опытного образца ЭВМ «Эльбрус-90
Микро». Эта система основана на российском микропроцессоре "МЦСТ-R150" с
Разр. Букафкин Лист
Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 5
тактовой частотой 150 МГц. В этом эе году выпущены процессоры Intel Pentium с
частотами 150, 166 и 200 МГц. В марте выпущен AMD K5.
1997 г. — в январе был выпущен МП Intel Pentium MMX (4,5 млн
транзисторов, 0,35мкм технология); выпущены МП с частотами 166, 200 и 233
МГц. В феврале выпущен Cyrix Media GX. Также выпущен Intel Pentium II,
использующий технологию MMX (7,5 млн транзисторов; кристалл с ядром
процессора и набор кристаллов статической памяти и дополнительных схем,
реализующих вторичный кэш, размещены на небольшой печатной плате-
картридже). В этом же году были выпущены МП с частотами 233, 266 и 300 МГц.
1998 г. — в марте Advanced Micro Devices выпустила K6.
1999 г. — в феврале выпущен Intel Pentium III - был расширен набор
инструкций MMX дополнительными командами SSE (Streaming SIMD
Extensions). Потоковые SIMD-расширения включают 70 новых команд групповой
обработки данных с плавающей точкой, дополнительные команды групповой
обработки целочисленных данных, а также команды управления кэшированием.

e)
2000 г. — 20 ноября выпущен Intel Pentium IV, на основе
el u
микроархитектуры NetBurst. Его характеристики: 42 млн транзисторов,
микросхема 217кв.мм в 423-контактном корпусе PPGA, тактовые частоты 1,4 и

m
w t.R
1,5ГГц (позже появился 1,3ГГц), технология 0,18мкм. В июне компания IBM
создала новый суперкомпьютер серии RS/6000 SP — ASCI White (Accelerated
co
Strategic Computing Initiative White Partnership) — первый компьютер,
производительность которого превышает 10 TFLOPS. Пиковая
t

производительность суперкомпьютера — 12,3 TFLOPS; компьютер способен


ur e

постоянно работать на скорости 3 TFLOPS. ASCI White представляет собой 512


Yo M

компьютеров, соединенных вместе. Компьютер разработан для Национальной


лаборатории Лоуренса Ливермора Министерства энергетики США, где он будет
использоваться для моделирования ядерных взрывов и контроля за хранящимся
американским ядерным оружием.
С 2000 года и до 2005 фирма Intel продолжала увеличивать каждый год
тактовую частоту своих процессоров. Так в 2000 г. тактовая частота Pentium IV
составила частота 2 ГГц., а в 2005 г. - уже составила 3,8 ГГц. Но 4 ГГц. – это уже
«потолок» для современных МП и поэтому фирма Intel отказалась от своей
стратегии увеличивать каждый год тактовую частоту МП, и теперь все усилия
инженеров этой фирмы направлены на изменение архитектуры МП.
Из-за большого разрыва между уровнем теоретической и практической
подготовки молодых специалистов в области вычислительной техники, что
сложился в нашей стране к 80-м годам, необходимо было провести реформу
профессионально-технического образования, на базе широкого внедрения
электронно-вычислительной техники (ЭВТ) и введении в программу учебных
заведений курса «Основы информатики и вычислительной техники», даже на
непрофилирующих специальностях. Были созданы дисплейные классы и
лаборатории ЭВМ, в которых учащиеся знакомились с принципом действия
компьютера и его работой.
Разр. Букафкин Лист
Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 6
В свете вышеизложенного в данном курсовом проекте разрабатывается
действующий макет КДМП. Этот контроллер применяется при автоматизации
производства или технических процессов. Одна из главных его особенностей –
это возможность дистанционно заменить рабочую программу через интерфейс с
компьютером (“RS-232”) или же через восьмиразрядные регистры ввода.

e)
el u
m
w t.R
co
t
ur e
Yo M

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 7
e)
el u
Обоснование
m
w t.R
co
выбора схемы
t
ur e

КДМП
Yo M
При автоматизации производства или технических процессов, как
правило, применяются программируемые контроллеры или контроллеры с
постоянным запоминающим устройством (ПЗУ), в котором хранятся рабочие
программы. Но может возникнуть задача модифицировать программу в
процессе работы и к тому же дистанционно. Одним из вариантов решения
этой задачи является применение контроллера с дистанционной
модификацией программ.
Для решения большинства задач автоматизации подходят хорошо
известные микроконтроллеры семейства MSC, другое название которых —
однокристальные микроЭВМ. Известно также, что данные
микроконтроллеры в отличие от классической организации процессоров
«фон-неймановского» типа имеют «гарвардскую» архитектуру, поэтому
память программ и память данных у них физически и логически разделены.
По этой причине MSC микроконтроллеры не позволяют производить
дистанционную загрузку новой программы во время работы при стандартном

e)
включении внешней памяти, что ограничивает возможность их применения.
el u
Однако этот недостаток легко устраняется путем нестандартного
подключения памяти программ и данных. Данный прием реализован в

m
w t.R
данном курсовом проекте.
Контроллер построен на базе процессора 80C31 семейства MSC. Этот
co
процессор позволяет подключить 64 Кбайт внешней памяти программ и
такой же объём памяти данных. Поскольку обращение к памяти программ
t

производится с помощью отдельного сигнала процессора, память данных не


ur e

может быть использована для хранения и выборки из нее кода программ. Од-
Yo M

нако, если объединить с помощью простой логики сигналы выборки памяти


программ и памяти данных, то для процессора уже не будет разницы между
этими типами данных. Именно этот прием и реализован в контроллере. В
качестве канала связи с внешними устройствами используется интерфейс RS-
232. С целью расширения функциональных возможностей контроллер
снабжён регистрами ввода/вывода, которые можно устанавливать по мере
необходимости.
Основные технические характеристики контроллера: тип процессора —
80С31 (51); тактовая частота процессора — 12 МГц; емкость
постоянного запоминающего устройства — 8 Кбайт; емкость оперативного
запоминающего устройства — 8 Кбайт; звуковой излучатель —
пьезоэлектрический; интерфейсы: один порт аппаратно формируемого
интерфейса RS-232; один вход внешнего прерывания (-INTO); один вывод
таймера (ТО); шесть двунаправленных программируемых выводов (Р11—
Р16); два восьмиразрядных регистра ввода (RIA, RIB); два восьмиразрядных
регистра вывода (ROA, ROB).

Разр. Букафкин. Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 8
Обоснование

e)
el u
выбора
m
w t.R

элементной
co
t
ur e

базы
Yo M

КДМП
Контроллер с дистанционной модификацией программ состоит из
следующих элементов:

Функциональные параметры:
Разрядность канала данных и каналов об-
мена: 8 бит;
Объём внутренней памяти данных (ОЗУ):
128 байт;
Объёмы адресуемой памяти данных и па-
мяти команд – 64 кбайт;
Формат команд: 1,2 и 3 байта;
Число базовых команд: 111;
Число РОН: 32;

Электрические параметры:

e)
Номинальное напряжение питания:
el u 5В (+10%);
Выходное напряжение низкого уровня:

m
w t.R
< 0,45 В.
Выходное напряжение высокого уровня:
> 2,4 В.
co
Входное напряжение низкого уровня:
t

-0,5…+0,8 В.
ur e

Ток потребления: < 18 мА.


Период следования импульсов сигналов
Yo M

BQ1: от 83…до 126 нс.

Рис1. Условно-графическое обозначение МП БИС 80с31 (отечествен-


ный аналог КР1835ВЕ3)

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 9
Напряжение питания: 5 В. (+10%);
Входное напряжение высокого уровня: > 2,5 В.;
Входное напряжение низкого уровня: < 0,4 В.;
Ток потребления: 6 мА.;
Частота переключения: < 25 МГц.;
Нагрузочная способность: 10;
Диапазон рабочих температур: -60…+125 оС ;

e)
el u
m
w t.R
Рис2. Условно-графическое обозначение логического элемента 4(2И-НЕ)
ИМС 74LS00 (отечественный аналог К555ЛА3)
co
t
ur e
Yo M

Напряжение питания: 5 В. (+10%);


Входное напряжение высокого уровня: > 2,5 В.;
Входное напряжение низкого уровня: < 0,4 В.;
Ток потребления: 9,8 мА.;
Частота переключения: < 25 МГц.;
Нагрузочная способность: 10;
Диапазон рабочих температур: -60…+125 оС ;

Рис3. Условно-графическое обозначение логического элемента 4(2ИЛИ)


ИМС 74LS32 (отечественный аналог К555ЛЛ1)

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 10
Напряжение питания: 5 В. (+10%);
Выходное напряжение низкого уровня:
< 0,48 В.;
Выходное напряжение высокого уровня:
> 2,9 В.;
Входной ток низкого уровня:
< -0,36 мА.
Входной ток высокого уровня:
> 0,02 мА.;
Ток потребления: < 10 мА.;
t1,0зд.р < 41 нс.;
t0,1зд.р < 27 нс.;

e)
Рис4. Условно-графическое обозначение дешифратора ИМС 74LS138
el u
(отечественный аналог К555ИД7)

m
w t.R
co
t
ur e

Напряжение питания: от 3...до 15 В.;


Yo M

Ток потребления: 15 мА.;


Ток сброса при Uп=15 В: < 1,5 мА.;
Выходной ток при Uп=15 В: < 2 мкА.;
Ток срабатывания: 250 нА.;
Время нарастания (спада): 300 нс.;
Диапазон рабочих температур: -45...+70 оС;

Рис5. Условно-графическое обозначение генератора ИМС NE555 (отечествен-


ный аналог КР1006ВИ1)

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 11
Ёмкость: 64 Кбит;
Разрядность: 8К х 8
Номинальное напряжение питания:
5В.(+ 10%);
Выходное напряжение высокого уровня:
в режиме «считывания»: > 2,4 В.
при программировании: > 2 В.;
Выходное напряжение низкого уровня:
в режиме «считывания»: < 0,4 В.
при программировании: < 1 В.
Время выборки адреса в режиме «считыва-
ние»: < 400 нс.;

e)
el u
m
w t.R
Рис6. Условно-графическое обозначение ПЗУ ИМС 27C64 (отечественный
co
аналог КР573РТ6)
t
ur e
Yo M

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 12
Ёмкость: 16 Кбит;
Разрядность: 2К х 8
Номинальное напряжение питания:
5В (+ 10%).;
Напряжение питания в режиме хранения:
< 2В.;
Выходное напряжение низкого уровня:
< 0,4В.;
Выходное напряжение высокого уровня:
> 2,4В.;
Динамический ток потребления: <60 мА.;
Время выборки адреса: < 450 нс.;
Время выбора: < 350 нс.;
Длительность цикла считывания:

e)
< 450 нс.;
el u
m
w t.R
Рис7. – Условно-графическое обозначение ОЗУ ИМС 6264 (отечественный
co
аналог К537РУ10).
t
ur e
Yo M

Напряжение питания: 5 В. (+10%);


Максимальное напряжение на входе:
5,5 В.;
Минимальное напряжение на входе:
-0,4 В.;
Входное напряжение высокого уровня:
> 2,5 В.;
Входное напряжение низкого уровня:
< 0,4 В.;
Ток потребления: 32 мА.;
Частота переключения: < 25 МГц.;
Нагрузочная способность: 10;
Диапазон рабочих температур: -60…+12 оС ;

Рис.8 – Условно графическое обозначение 8-разрядного регистра ИМС


74LS374 (отечественный аналог К555ИР23).

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 13
Напряжение питания: 5 В. (+10%);
Минимальное напряжение на входе:
-0,4 В.;
Входное напряжение высокого уровня:
> 2,5 В.;
Входное напряжение низкого уровня:
< 0,4 В.;
Ток потребления: 32 мА.;
Частота переключения: < 25 МГц.;
Нагрузочная способность: 10;
Диапазон рабочих температур:-60…+12 оС ;

e)
el u
m
w t.R
Рис9. Условно-графическое обозначение 8-разрядного регистра ИМС
74LS373 (отечественный аналог К555ИР22).
co
t
ur e
Yo M

Из приведённых параметров микросхем очевидно, что данная элемент-


ная база обладает следующими достоинствами: высокое быстродействие, со-
вместимость уровней входных и выходных сигналов, экономичность. Эле-
менты, представленные в СЭП являются доступными и дешёвыми, что и обу-
словило выбор элементной базы КДМП.

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 14
Описание работы
КДМП по схеме

e)
el u
электрической
m
w t.R
структурной
co
t
ur e
Yo M
Схема электрическая структурная КДМП, представленная на листе 15,
состоит из следующих блоков: микроконтроллер, реализованный на БИС
КР1830ВЕ31; схема управления, реализованная на ИМС К555ИД7,
К555ИР22, К555ЛА3, К555ЛЛ1; микросхема ПЗУ, реализованная на БИС
К573РТ6; микросхема ОЗУ, реализованная на ИМС К537РУ10; два восьми-
разрядных регистра вывода (ROA, ROB), реализованные на ИМС К555ИР23;
два восьмиразрядных регистра ввода (RIA, RIB), реализованные на ИМС
К555ИР22; таймер, реализованный на ИМС КР1006ВИ1.
Микроконтроллер (МК) в этой схеме управляет работой всего контрол-
лера. МК имеет доступ к ОЗУ, ПЗУ, регистрам ввода RIA, RIB и вывода
ROA, ROB через шину адреса и шину данных. Выбор конкретного устройст-
ва производится с помощью схемы управления (СУ).
Схема управления состоит из дешифратора (ИМС К555ИД7), а также
регистра (ИМС К555ИР22). Вся внешняя память контроллера (ПЗУ и ОЗУ)
поделена с помощью дешифратора на области по 8К. Две области отведены

e)
для ПЗУ и ОЗУ, а остальные используются для доступа к регистрам ввода и
вывода, что позволяет использовать при обращении к ним любые команды
el u
для работы с памятью. Регистр ИМС К555ИР22 нужен для фиксации млад-

m
w t.R
шего байта адреса, когда МП работает с внешней памятью программ.
В ПЗУ хранится рабочая программа контроллера. Микросхема ОЗУ
позволяет загрузить новую рабочую программу, которой потом можно пере-
co
дать управление.
t

Через регистры вывода (ROA, ROB) выводятся коды управления на


ur e

управляемое устройство. Через регистры ввода в контроллер поступает ин-


формация от ВУ.
Yo M

Таймер аварии предназначен для включения индикатора «Авария»,


если контроллер будет неисправен.
Преобразователь уровней (ПУ) обеспечивает прямое и обратное преоб-
разование сигналов ТТЛ уровней в уровни сигналов интерфейса RS-232.
Интерфейс RS-232 обеспечивает связь контроллера с управляющим
компьютером. Он позволяет загружать в контроллер новые программы со
скоростью 115 кБод неограниченное число раз.

Разр. Букафкин Лист

Изм.
Рук. Пехотник Н.Р.
Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 15
e)
el u
m
w t.R
co
t
ur e
Yo M

КП.230101.В-302.08.05.05.ПЗ.Э1
Э1 Лит. Масса Масштаб
Изм. Лист № докум. Подпись Дата Контроллер с
Разраб. Букафкин дистанционной мо-
Предс. П.К. Пехотник Н.Р.
Пров. Пехотник Н.Р. дификацией про- Лист 16 Листов 51

Схема грамм
электрическая
структурная МЭТТ гр. В-302
Описание работы
КДМП по схеме

e)
el u
m
w t.R
электрической
co
t

принципиальной
ur e
Yo M
Рассмотрим работу схемы КДМП в положительной логике (уровень логической
единицы: 2,5 В. , уровень логического нуля: 0,4 В.).

МП КР1830ВЕ31 не имеет внутренней памяти программ, поэтому


программу он всё время будет загружать из ПЗУ или ОЗУ. При этом на вход
«DEMA» (вывод 31) всё время будет поступать сигнал низкого уровня,
свидетельствующий о работе МП с внешней памятью программ.

Инициализация (сброс) БИС КР1830ВЕ31 осуществляется подачей на


вход RST (9 ножка) сигнала высокого уровня.

МП при помощи дешифратора DD4 (ИМС К555ИД7) обращается к ПЗУ


(DD6). При этом на выводах 26,27,28 МП формируется кодовая комбинация
«000», которая поступает на входы D0,D1,D2 (выводы 1,2,3) дешифратора DD4.
На выводе 15 дешифратора формируется сигнал низкого уровня. Этот сигнал
поступает на вход «СS» (вывод 22) ПЗУ (DD6).

e)
МП выдаёт младшие разряды адреса программы через порт Р0 (выводы
el u
39-32). Эти разряды фиксируются в регистре DD12 (ИМС К555РИ22) подачей с
вывода «ALE» (вывод 30) сигнала высокого уровня на вход регистра «С»

m
w t.R
(вывод 11). Старшие разряды адреса выдаются через порт Р2 (выводы 21-28).
После того как на адресные входы ПЗУ (выводы 2-10, 21, 23) поступил
co
адрес программы, МП формирует сигналы низкого уровня «RD» и «PME»
(вывод 17 и 29), которые поступают на входы (выводы 1,2) DD2.3 (ИМС
t

К555ЛА3). На выводе 3 этой ИМС формируется сигнал высокого уровня,


ur e

который поступает на входы 4,5 этой микросхемы. На выходе 6 формируется


Yo M

сигнал низкого уровня «RM». Сигнал RM поступает на вход «ОЕ» (вывод 20)
ПЗУ (ИМС КР573РТ6).
После этого порт Р0 МП переводится в режим приёма и с выводов ПЗУ
«D0-D7» (выводы 11-19) в порт Р0 (выводы 32-39) поступает первый байт
программы.

При чтении данных из ОЗУ (DD7 К537РУ10), МП опять же через порт


Р0 выдаёт младшие разряды адреса, а через порт Р2 – старшие разряды.
Младшие разряды адреса фиксируются в регистре DD12 (ИМС К555РИ22)
подачей с вывода «ALE» (вывод 30) сигнала высокого уровня на вход регистра
«С» (вывод 11).
На выводах 26,27,28 МП формируется кодовая комбинация «001»,
которая поступает на входы D0,D1,D2 (выводы 1,2,3) дешифратора DD4. На
выводе 14 дешифратора формируется сигнал низкого уровня. Этот сигнал
поступает на вход «СS» (вывод 20) ОЗУ (DD7). При этом МП формирует
сигналы низкого уровня «RD» и «PME» (вывод 17 и 29), которые поступают на
входы (выводы 1,2) ИМС К555ЛА3 (DD2), где после прохождения через
логический элемент «И-НЕ» и инвертирования на выводе 5 формируется сигнал
низкого уровня «RM». Этот сигнал поступает на вход ОЗУ «ОЕ» (вывод 22).

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 17
После этого порт Р0 (выводы 32-39) МП начинает принимать данные,
поступающие с выходов ОЗУ «D00-D01» (выводы 11-19).

При записи данных в ячейку ОЗУ, МП через порт Р0 выдаёт младшие


разряды адреса, а через порт Р2 – старшие разряды. Младшие разряды адреса
фиксируются в регистре DD12 (ИМС К555РИ22) подачей с вывода «ALE»
(вывод 30) сигнала высокого уровня на вход регистра «С» (вывод 11).
На выводах 26,27,28 МП формируется кодовая комбинация «001»,
которая поступает на входы D0,D1,D2 (выводы 1,2,3) дешифратора DD4. На
выводе 14 дешифратора формируется сигнал низкого уровня. Этот сигнал
поступает на вход «СS» (вывод 20) ОЗУ (DD7). При этом МП формирует
сигнал низкого уровня «WR» (вывод 16), поступающий на вход ОЗУ «WE»
(вывод 27).
После этого порт Р0 МП (выводы 32-39) начинает передавать данные для
записи на входы «D00-D07» (выводы 11-19) ОЗУ.

e)
el u
Через регистры ввода \ вывода информации (DD10, DD11 - К555ИР22 и
DD8, DD9 - К555ИР23 соответственно) МП (DD1) осуществляет обмен

m
w t.R
информацией с клавиатурой и внешними устройствами, посредством
организации 8-ми разрядных параллельных портов.
co
Кроме перечисленных устройств, КДМП имеет в своём составе таймер
t

аварии (ИМС К1006ВИ1 - DD5). Данный таймер примерно раз в секунду


ur e

формирует сигнал прерывания –INT1 (вывод 3) для МП. В ответ на это


Yo M

прерывание МП должен сбрасывать таймер сигналом Т1(вывод 15). В случае,


если МП «зависнет» или выйдет из строя, сброс таймера не будет
осуществляться, и последний включит индикатор «Авария» (HL1),
сигнализирующий о неисправности контроллера.

Работу КДМП иллюстрируют табл. 1, а также временные диаграммы


работы, представленные на листе 20.

Букафкин
Разр. Лист
Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 18
Табл. 1
Входы
CPU RAM ROM DC G RG
(DD1) (DD7) (DD6) (DD4) (DD5) (DD12)
RST DEMA ALE PME RD WR OE WE CS1 OE CS0 D0 D1 D2 C C
1 Х Х Х Х Х Х Х Х Х Х Х Х Х Х Х
0 0 1 0 0 1 0 1 1 0 0 0 0 0 1 1
0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0
0 0 1 0 0 1 0 1 1 0 0 0 0 0 1 1
0 0 0 1 1 0 1 0 0 0 1 1 0 0 1 0
0 0 1 0 0 1 0 1 1 0 0 0 0 0 1 1
0 0 0 0 0 1 1 0 0 1 1 1 0 0 1 0

e)
Выходы
CPU el u DC G
(DD1) (DD4) (DD5)
T1 A13 A14 A15 0 1 2 3 4 5 OUT

m
w t.R
Х Х Х Х Х Х Х Х Х Х Х
1 0 0 0 0 1 1 1 1 1 0
1 0 0 0 0 1 1 1 1 1 0
1 0 0 0 0 1 1 1 1 1 0
co
1 1 0 0 1 0 1 1 1 1 0
1 0 0 0 0 1 1 1 1 1 0
t

1 1 0 0 1 0 1 1 1 1 0
ur e
Yo M

Изм. Лист № докум. Подпись Дата


КП.230101.В-302.08.05.05.ПЗ.ТИ
Разраб.
Провер.
Букафкин
Пехотник Н.Р.
Контроллер с Лит. Лист
19
Листов
51
Предс. П.К. Пехотник Н.Р. ДМП
Таблица истинности МЭТТ гр. В-302
RST

DEMA

ALE

PME

RD

WR

OE

WE

CS1

OE

CS0

D0

D1

e)
el u D2

C1

m
w t.R
co C2

T1
t
ur e

A13

A14
Yo M

A15

P0

P1

P2

P3

P4

P5

OUT
0 t

КП.230101.В-302.08.05.05.ПЗ.ВД
Лит. Масса Масштаб
Изм. Лист № докум. Подпись Дата Контроллер с
Разраб.
Провер.
Букафкин
Пехотник Н.Р.
ДМП Б/М

Предс. П.К. Пехотник Н.Р Лис 20 Листов 51


т
Временные диаграммы
работы МЭТТ гр. В-302
DD12
DD6
DD8
AD0 3 RG 2 AD0 A0 10
R2 R5 D0 Q0 ROM 11 AD0
A0 D0 AD0 3
AD1 4 5 AD1 A1 9 RG 2 OUT0
D1 Q1 D1 Q0
VT1 AD2 7 A1 D1 12 AD1 AD1 4
6 AD2 5 OUT0
D2 Q2 A2 8 D2 Q1
AD3 8 A2 D2 13 AD2
9 AD3 AD2 7 6 OUT0
D3 Q3 A3 7 D3 Q2
AD4 13 A3 D3 15 AD3 AD3 8
D4 Q4 12 AD4
A4 6 D4 Q3 9 OUT0
R3 A4 16 AD4
AD5 14 D5 Q5 15 AD5 D4 AD4 13 D5 Q4 12 OUT0
AD6 17 A5 5 17 AD5
A5 AD5 14 D6
D6 Q6 16 AD6 D5 Q5 15 OUT0
A6 4 18 AD6
R1 AD7 16 Q7 19 AD7 A6 D6 AD6 17 D7 Q6 16 OUT0
D7
A7 3 19 AD7
A7 D7 AD7 18 D8 Q7 19 OUT0
VD1 R4 ALE 11 C 20 +5B A8 25
Vcc A8
VT2 A9 24 -OE 1 OE
A9 Vcc
GND 1 GND 10 GND A10 21 28 +5B
OE A10 Vcc DD3.1
VD2 A11 23 14 GND -CS2 1 3 11 C GND
CP1 1
A11 GND
A12 2 -WR 2
A12
27 +5B
PG
-CS0 22 1
DD2.3 CS Vpp DD9
DD2.4 -RM 20 26
RD 1 & 3 4 6 OE NC
& AD0 3
DD1 D1 RG Q0
2 OUT0
PSEN2 2 5
AD1 4 5 OUT0
D2 Q1
19 39 AD0 AD2 7 6 OUT0
XTEL1 AD0 D3 Q2
CPU 38 AD1 DD7 AD3 8 9 OUT0
BQ1 AD1 D4 Q3
37 AD2 A0 10 RAM 11 AD0 AD4 13 D5 Q4 12 OUT0
AD2 DD4 A0 D00
18 36 AD3 A1 9 AD5 14 D6 Q5 15 OUT0
XTEL2 AD3 15 -CS0 A1 12 AD1
D01
35 AD4 0 A2 8 13 AD2 AD6 17 D7 Q6 16 OUT0
DD2.1 AD4 D 14 -CS1 A2 D02
34 AD5 A13 1 DC 1 A3 7 15 AD3
AD7 18 D8 Q7 19 OUT0
& 8 9 AD5 0 13 -CS2 A3 D03
RST 33 AD6 A14 2 2 A4 6 16 AD4
AD6 1 A4 D04 -OE 1
12 -CS3 A5 5 OE
32 AD7 A15 3 3 17 AD5 Vcc
AD7 2 A5 D05
11 -CS4 A6 4 DD3.2
RXD 10 4 A6 18 AD6
RXD D06 -CS3 4 6 11 C GND
10 -CS5 1
TXD 11 5 A7 3 A7 19 AD7
TXD V 9 D07
-WR 5
-INT0 12 +5B 6 6 A8 25
21 A8 A8
INT0 A8 0 7
22 A9 7 A9 24
-INT1 13 INT1 4 A9
A9 1
T0 14 23 A10 A10 21 A10 DD10
T0 A10 GND 5 2 NC 1
T1 15 24 A11 A11 23 A11
T1 A11 Vcc 28 +5B IN0 3
25 A12 A12 2 2 1 D0 RG Q0
A12 14 GND

e)
A12 GND IN0 4
26 A13 4 3 D1 Q1
SB 1
P10 A13 IN0 7
6 5 D2 Q2
P11 2
P12 3
P11
P12
A14
A15
27
28
A14
A15
el u +5B
-CS1 20
26 CS1
CS0
8
10
7
9
IN0
IN0
8
13
D3
D4
Q3
Q4
P13 4 16 -WR -RM 22
P13 WR OE 12 11 IN0 14 Q5
D5

m
17 -RD
w t.R
P14 5 -WR 27 IN0 17
P14 RD WE 14 13 D6 Q6
P15 6 GND IN0 18
P15 16 15 D7 Q7
P16 7
P16
-OE 8 29 -PSEN +5B 11
P17 PSEN C
Vcc
co
ALE 30 ALE DD3.3
GND 31
EA -CS4 9 1 8 1 GND
OE
-RM 10
t
ur e

DD10
XP +5B +5B
1 IN0 3
DD5 2 1 D0 RG Q0
Yo M

C5 ... C17 R8 4 3 IN0 4 D1 Q1


4 8
R Vc c IN0 7
CP3
G -INT1 6 5 D2 Q2
8 7 IN0 8 D3 Q3
T1 2
GND C 10 9 IN0 13 D4 Q4
2 DD2.2
+5B 12 11 IN0 14 D5 Q5
3 12 & IN0 17
6 OUT
13 14 13 D6 Q6
LEV GND IN0 18
R9 16 15 D7 Q7
HL1
5
CONT +5B 11
C
Vc c
GND 1
7 Vs s DD3.4
CAP -CS5 12 12 11 1 OE GND
C3 1
C4 -RM 13

КП.2301
Контроллер с
Изм. Лист № докум. Подпись Дата
Разраб. Букафкин
ционной модиф
Провер. Пехотник Н.Р. програм
Предс. П.К. Пехотник Н.Р.

Схема электр
принципиал
Описание работы
генератора ИМС

e)
el u
m
w t.R
К1006ВИ1 по схеме
co
t

электрической
ur e
Yo M

функциональной
Микросхема К1006ВИ1 представляет собой таймер для формирования
импульсов напряжения длительностью Т=1,1RC (R и C - внешние времяза-
дающие элементы) от нескольких микросекунд до десятков минут. Она вы-
полнена по биполярной технологии с изоляцией р-п переходом.
ИМС К1006ВИ1 предназначена для применения в стабильных датчиках
времени, генераторах импульсов, широтно-импульсных, частотных и фазо-
вых модуляторах, преобразователях напряжения и сигналов, ключевых схе-
мах, исполнительных устройствах в системах управления, контроля и авто-
матики.
В схеме КДМП данный таймер примерно раз в секунду формирует сиг-
нал прерывания –INT1 (вывод 3) для МП. В ответ на это прерывание МП
должен сбрасывать таймер сигналом T1 (2 вывод). В случае, если контроллер
«зависнет» или выйдет из строя, сброс таймера не будет осуществляться, и
последний включит индикатор HL1, сигнализирующий о неисправности кон-

e)
троллера. el u
ИМС К1006ВИ1 функционально состоит из двух компараторов в ана-

m
w t.R
логовом исполнении, одного триггера, разрядного транзистора и оконечного
каскада.
co
Два компаратора управляют работой триггера. Если на инверсном вхо-
де компаратора II появляется отрицательный сигнал, опорное напряжение на
t
ur e

другом входе (1/3 Uв) переводит триггер в состояние «1» и транзистор запи-
рается. Через сопротивление «Rа» происходит заряд ёмкости Свнеш до тех пор,
Yo M

пока не будет достигнуто пороговое напряжение компаратора I (2/3 Uв). Если


напряжение на неинверсном входе этого компаратора становится выше поро-
гового напряжения, триггер возвращается в исходное состояние. Разрядный
транзистор отпирается, и Свнеш разряжается.
Как видно из предыдущего рассмотрения, с помощью К1006ВИ1 легко
сформировать схемы одновибратора и мультивибратора.
В данном курсовом проекте ИМС К1006ВИ1 используется в качестве
одновибратора.
Одновибратор получим в том случае, когда на вход 2 подадим напря-
жение выше 1/3 Uв. Благодаря тому, что в точке 2 создано положительное
напряжение, триггер постоянно находится в состоянии 0 и разрядный транзи-
стор отперт. Схема находится в устойчивом состоянии. Однако, если через
конденсатор С1 мы подадим в точку 2 отрицательный импульс, уровень на-
пряжения в этой точке на короткое время станет ниже уровня переключения,
триггер перейдёт в состояние «1» и на выходе 3 появится напряжение высо-
кого уровня. Конденсатор Свнеш заряжается до тех пор, пока не будет

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 22
превышен верхний порог (2/3 Uв) и триггер не вернётся в исходное состоя-
ние. Транзистор Т1 начинает снова проводить ток, и конденсатор «Свнеш»
разряжается. Этим процесс завершается.
Соотношение между длительностью импульса на выходе и параметра-
ми RC-цепочки можно записать в следующем виде:

t = 1,1RaСвнеш (где t – длительность импульса в секундах, а Ra и Свнеш –


в Омах и фарадах соответственно).

e)
el u
m
w t.R
co
t
ur e
Yo M

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 23
8
+ Uв

Ra R
5
Управляющее
6 + Компарато - напряжение
Порог
р I для регулировки
частоты ГУН

+ Компарато - 2
Запуск
р II

R
7
Разряд

e)
Т1
С внеш
el u S T
Q

m
w t.R
Выходной 4
каскад R
Q
Установка нуля
co
t
ur e

Выход Земля
3 1
Yo M

КП.230101.В-302.08.05.05.ПЗ.Э3
Лит. Масса Масштаб
Изм. Лист № докум. Подпись Дата
Разраб. Букафкин Генератор ИМС
Провер. Пехотник Н.Р. К1006ВИ1
Предс. П.К. Пехотник Н.Р. Лис 24 Листов 51
т
Схема электрическая
функциональная МЭТТ гр. В-302
Табл. 3
W ST SR Q AE
X X L L On
>2/3U >1/3U H L On
<2/3U >1/3U H Stable Stable
X <1/3U H H Off

e)
el u
m
w t.R
co
t
ur e
Yo M

Изм. Лист № докум. Подпись Дата


КП.230101.В-302.08.05.05.ПЗ.ТИ
Разраб.
Провер.
Букафкин
Пехотник Н.Р.
Генератор Лит. Лист Листов
25 51
Предс. П.К. Пехотник Н.Р. К1006ВИ1
Таблица истинности МЭТТ гр. В-302
ST 0,9

0,1

tHL

e)
el u 0,9 0,9

m
w t.R
0,1
co 0,1
tTH
Q
t

tTLH L
ur e
Yo M

0 t

КП.230101.В-302.08.05.05.ПЗ.ВД
Лит. Масса Масштаб
Изм. Лист № докум. Подпись Дата Генератор ИМС
Разраб. Букафкин К1006ВИ1
Провер. Пехотник Н.Р.
Предс. П.К.. Пехотник Н.Р. Лис 26 Листов 51
т
Временные диаграммы
работы МЭТТ гр. В-302
Описание
работы МП БИС
КР1830ВЕ31

e)
el u
m
w t.R
по схеме
co
электрической
t
ur e
Yo M

функциональной
В данном КП используется 8-ми разрядная высокопроизводительная
микро-ЭВМ семейства МК51 БИС КР1830ВЕ31 (далее МП), выполненная по
высококачественной кМОП - технологии.

МП содержит встроенное ОЗУ на 128 Кбайт с возможностью расшире-


ния общего объёма оперативной памяти до 64 Кбайт. Общий объём памяти
может достигать 128 Кбайт; 64 Кбайт памяти программ и 64 Кбайт памяти
данных. Также имеется 32 РОН, 128 программно-управляемых флагов, набор
регистров специальных функций.

БИС КР1830ВЕ31, структурная схема которой представлена на листе ,


состоит из следующих основных функциональных узлов: блока управления,
арифметико-логического устройства, блока таймеров/счетчиков, блока по-
следовательного интерфейса и прерываний, программного счетчика, памяти
данных. Двусторонний обмен информацией между функциональными бло-
ками осуществляется с помощью внутренней 8-разрядной магистрали дан-

e)
ных. el u
Блок управления (выводы 9,18,19, 29-31) предназначен для выработки

m
w t.R
синхронизирующих и управляющих сигналов, обеспечивающих координа-
цию совместной работы блоков МП во всех допустимых режимах ее работы.
co
В состав блока управления входят: устройство выработки временных
интервалов, логика ввода-вывода, регистр команд, регистр управления по-
t

треблением, дешифратор команд, ПЛМ и логика управления ЭВМ.


ur e

Устройство выработки временных интервалов предназначено для фор-


Yo M

мирования и выдачи внутренних синхросигналов фаз, тактов и циклов. Ко-


личество машинных циклов определяет продолжительность выполнения ко-
манд
Логика ввода-вывода предназначена для приема и выдачи сигналов,
обеспечивающих обмен информацией МП с внешними устройствами через
порты ввода-вывода Р0-РЗ.
Регистр команд предназначен для записи и хранения 8-ми разрядного
кода операции выполняемой команды, который с помощью дешифратора ко-
манд преобразовывается в 24-х разрядный код для ПЛМ, с помощью которой
вырабатывается набор микроопераций в соответствии с микропрограммой
выполнения команды. Регистр команд программно не доступен.
Логика управления ЭВМ в зависимости от режима работы МП выраба-
тывает необходимый набор управляющих сигналов.
Арифметико-логическое устройство (АЛУ) представляет собой парал-
лельное восьмиразрядное устройство, обеспечивающее выполнение арифме-
тических и логических операций, а также операции логического сдвига, об-
нуления, установки и т. п.

Разр. Букафкин Лист


Рук.
Изм. Лист
Пехотник Н.Р.
№ докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 27
АЛУ состоит из регистра аккумулятора, регистра временного хранения,
ПЗУ констант, сумматора, дополнительного регистра (регистра В), аккумуля-
тора, регистра состояния программы.
Регистр аккумулятора и регистр временного хранения - восьмиразряд-
ные регистры, предназначенные для приема и хранения операндов на время
выполнения операций над ними. Программно не доступны.
ПЗУ констант обеспечивает выработку корректирующего кода при
двоично-десятичном представлении данных, кода маски при битовых опера-
циях и кода констант.
Параллельный восьмиразрядный сумматор представляет собой схему
комбинационного типа с последовательным переносом, предназначенную
для выполнения арифметических операций сложения, вычитания и логиче-
ских операций сложения, умножения, неравнозначности и тождественности.
Регистр В - восьмиразрядный регистр, используемый во время опера-
ций умножения и деления. Для других инструкций он может рассматриваться
как дополнительный сверхоперативный регистр.

e)
Аккумулятор представляет собой восьмиразрядный регистр, предна-
el u
значенный для приема и хранения результата, полученного при выполнении

m
w t.R
арифметико-логических операций или операций пересылки.
Регистр состояния программы (PSW) предназначен для хранения ин-
формации о состоянии АЛУ при выполнении программы
co
t

Блок таймеров/счетчиков.
ur e

Таймеры/счетчики (Т/С) предназначены для подсчета внешних собы-


Yo M

тий, для получения программно управляемых временных задержек и выпол-


нения времязадающих функций МП.
В состав блока Т/С входят:
1) два 16-разрядных регистра Т/С 0 и Т/С 1;
2) восьмиразрядный регистр режимов Т/С (TMOD);
3) восьмиразрядный регистр управления (TCON);
4) схема инкремента;
5) схема фиксации INT0, INT1, T0, Tl;
6) схема управления флагами;
7) логика управления Т/С.
Два 16-разрядных регистра Т/С 0 и Т/С 1 выполняют функцию хране-
ния содержимого счета. Каждый из них состоит из пары восьмиразрядных
регистров, соответственно ТН0, TL0 и ТН1, TL1. Причем регистры ТН0, ТН1
- старшие, а регистры TL0, TL1 - младшие 8 разрядов. Каждый из восьмираз-
рядных регистров имеет свой адрес и может быть использован как РОН.

Разр. Букафкин Лист


Рук.
Изм. Лист
Пехотник Н.Р.
№ докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 28
29
Регистр режимов Т/С (TMOD) предназначен для приема и хранения
кода, определяющего:
- один из 4-х возможных режимов работы каждого Т/С;
- работу в качестве таймеров или счетчиков;
- управление Т/С от внешнего вывода.
Регистр управления (TCON) предназначен для приема и хранения кода
управляющего слова.

Схема инкремента предназначена:


- для увеличения на 1 в каждом машинном цикле содержимого ре-
гистров Т/С 0, Т/С 1, для которых установлен режим таймера и счет раз-
решен;
- для увеличения на 1 содержимого регистров Т/С 0, Т/С 1, для ко-
торых установлен режим счетчика, счет разрешен и на соответствующем
входе МП (Т0 для Т/С 0 и Т1 для Т/С 1) зафиксирован счетный импульс.

e)
Схема фиксации ~INT0, ~INT1, Т0, Т1 представляет собой четыре
el u
триггера. В каждом машинном цикле в момент S5P2 в них запоминается ин-
формация с выводов МП ~INT0, ~INT1, Т0, Т1.

m
w t.R
Схема управления флагами вырабатывает и снимает флаги переполне-
ния Т/С и флаги запросов внешних прерываний.
co
Логика управления Т/С синхронизирует работу регистров Т/С 0 и Т/С 1
t

в соответствии с запрограммированными режимами работы и синхронизиру-


ur e

ет работу блока Т/С с работой МП.


Yo M

Блок последовательного интерфейса и прерываний (ПИП) предназна-


чен для организации ввода-вывода 'последовательных потоков информации и
организации системы прерывания программ.
В состав блока ПИП входят: буфер ПИП, логика управления ПИП, ре-
гистр управления, буфер передатчика, буфер приемника, прием-
ник/передатчик последовательного порта, регистр приоритетов прерываний,
регистр разрешения прерываний, логика обработки флагов прерываний и
схема выработки вектора.
Буфер ПИП обеспечивает побайтовый обмен информацией между
внутренней магистралью данных и шиной ПИП.
Логика управления ПИП предназначена для выработки сигналов
управления, обеспечивающих четыре режима работы последовательного ин-
терфейса, и организации прерывания программ.
Последовательный интерфейс (последовательный порт) МК51 может
работать в следующих четырех режимах:

Разр. Букафкин
Рук. Пехотник Н.Р.
Лист

Изм. Лист № докум. Подпись Дата


КП.230101.В-302.08.05.05.ПЗ 30
Режим 0. Информация передается и принимается через вход прием-
ника RxD (вывод РЗ.0 ОМЭВМ). Через выход передатчика TxD (вывод 11
МП ) выдаются импульсы синхронизации, стробирующие каждый пере-
даваемый или принимаемый бит информации. Формат посылки - 8 бит.
Частота приема и передачи - fво/12, где fвq - тактовая частота МП.
Режим 1. Информация передается через выход передатчика TxD, а
принимается через вход приемника RxD. Формат посылки - 10 бит: старт-
бит (ноль), восемь бит данных и стоп-бит (единица). Частота приема и
передачи задается Т/С 1.
Режим 2. Информация передается через выход передатчика TxD, а
принимается через вход приемника RxD. Формат посылки - 11 бит: старт-
бит (ноль), восемь бит данных, программируемый девятый бит и стоп-бит
(единица). Передаваемый девятый бит данных принимает значение бита
ТВ8 из регистра специальных функций SCON. Бит ТВ8 в регистре SCON
может быть программно установлен в "О" или в "I", или в него, к приме-
ру, можно поместить значение бита Р из регистра PSH для повышения

e)
достоверности принимаемой информации (контроль по паритету), При
приеме девятый бит данных принятой посылки поступает в бит RB8 ре-
el u
гистра SCON. Частота приема и передачи в режиме 2 задается программ-

m
w t.R
но и может быть равна fвq/32 или fвq/64.
Режим 3. Режим 3 полностью идентичен режиму 2 за исключением
частоты приема и передачи, которая в режиме 3 задается Т/С 1.
co
Регистр управления (SCON) предназначен для приема и хранения кода
t

восьмибитового слова, управляющего последовательным интерфейсом.


ur e

Буфер передатчика предназначен для приема с шины ПИП параллель-


Yo M

ной информации и выдачи ее в виде последовательного потока символов на


передатчик последовательного порта.
Буфер приемника предназначен для приема данных в виде последова-
тельного потока символов с последовательного порта, преобразования их в
параллельный вид, хранения и выдачи в параллельном виде на внутреннюю
шину ПИП.
Приемник/передатчик последовательного порта предназначен для
приема последовательного потока символов со входа последовательного пор-
та, выделения данных и выдачи их в буфер приемника, а также для приема
последовательных данных с буфера передатчика, преобразования их в после-
довательный поток символов и выдачи его на выход последовательного пор-
та.
Регистр приоритетов прерываний (IP) предназначен для установки
уровня приоритета прерывания для каждого из пяти источников прерываний.
Регистр разрешения прерываний (IE) предназначен для разрешения или
запрещения прерываний от соответствующих источников.

Разр. Букафкин
Рук. Пехотник Н.Р.

Лист

Изм. Лист № докум. Подпись Дата


КП.230101.В-302.08.05.05.ПЗ 31
Логика обработки флагов прерываний осуществляет приоритетный вы-
бор запроса прерывания, сброс его флага и инициирует выработку аппаратно
реализованной команды перехода на подпрограмму обслуживания прерыва-
ния.
Схема выработки вектора прерывания вырабатывает двухбайтовые ад-
реса подпрограмм обслуживания прерывания в зависимости от источника
прерываний.

Счетчик команд (PC) предназначен для формирования текущего 16-


разрядного адреса программной памяти и 8/16-разрядного адреса внешней
памяти данных. В состав счетчика команд входят 16-разрядные буфер PC, ре-
гистр указателя данных DPTR, регистр PC, схема инкремента, регистр адреса
памяти.
Буфер PC осуществляет связь между 16-разрядной шиной PC и вось-
миразрядной магистралью данных, обеспечивая запись, хранение и коммута-

e)
цию информации.
el u
Регистр указателя данных (DPTR) предназначен для хранения 16-
разрядного адреса внешней памяти данных. Состоит из двух восьмиразряд-

m
w t.R
ных регистров DPH и DPL, входящих в блок регистров специальных функ-
ций. Они программно доступны и могут использоваться в качестве двух не-
зависимых РОН, если нет необходимости в хранении 16-разрядного адреса
co
внешней памяти данных. В регистре PC хранится текущий 16-разрядный ад-
t

рес памяти программ.


ur e

Схема инкремента увеличивает текущее значение 16-разрядного адреса


памяти программ на единицу.
Yo M

Регистр адреса памяти предназначен для записи и хранения исполни-


тельного 16-разрядного адреса памяти программ или 8/16-разрядного адреса
внешней памяти данных, а также для передачи данных на порт Р0.

Порты Р0, PI, P2, РЗ (соответственно выводы: 32-39, 1-8, 21-28, 10-17)
являются двунаправленными портами ввода-вывода и предназначены для
обеспечения обмена информацией МП с внешними устройствами, образуя 32
линии ввода-вывода Каждый из портов содержит фиксатор-защелку, который
представляет собой восьмиразрядный регистр, имеющий байтовую и бито-
вую адресацию для установки (сброса) разрядов с помощью программного
обеспечения.

Память данных предназначена для приема, хранения и выдачи инфор-


мации, используемой в процессе выполнения программы. Память данных,

Разр. Букафкин
Рук. Пехотник Н.Р.

Лист

Изм. Лист № докум. Подпись Дата


КП.230101.В-302.08.05.05.ПЗ 32
расположенная на кристалле МП, состоит из регистра адреса ОЗУ, дешифра-
тора, ОЗУ и указателя стека.
Регистр адреса ОЗУ предназначен для приема и хранения адреса выби-
раемой с помощью дешифратора ячейки памяти, которая может содержать
как бит, так и байт информации.
ОЗУ представляет собой 128 восьмиразрядных регистров, предназна-
ченных для приема, хранения и выдачи различной информации.
Указатель стека представляет собой восьмиразрядный регистр, предна-
значенный для приема и хранения адреса ячейки стека, к которой было по-
следнее обращение.

Рассмотрим работу МП на конкретных кодовых комбинациях, пред-


ставленных в таблице 4.

e)
el u
m
w t.R
co
t
ur e
Yo M

Разр. Букафкин
Рук. Пехотник Н.Р.
Табл. 4
Режим RST DEMA ALE PME RD WR
Работы
Сброс 1 Х Х Х Х Х
Обращение 0 0 0 0 0 1
во внеш-
нюю память
Фиксация 0 0 1 1 1 1
младшего
байта адре-
са
Чтение 0 0 0 0 0 1
Данных
Считывание 0 0 0 0 1 1
Байта адре-

e)
са el u
Запись дан- 0 0 0 1 1 0
ных

m
w t.R
co
t
ur e
Yo M

Изм. Лист № докум. Подпись Дата


КП.230101.В-302.08.05.05.ПЗ.ТИ
Разраб. Букафкин Лит. Лист Листов
Провер. Пехотник Н.Р.
Микропроцессор БИС
33 51
Предс. П.К. Пехотник Н.Р. КР1830ВЕ31
Таблица истинности МЭТТ гр. В-302
RST
DEMA

e)
ALE el u
m
w t.R
PME
co
t

RD
ur e
Yo M

WR
t

КП.230101.В-302.08.05.05.ВД.ПЗ.ВД
Лит. Масса Масштаб
Изм. Лист № докум. Подпись Дата
Микропроцессор
Разраб. Букафкин БИС - Б\М
Провер. Пехотник Н.Р. КР1830ВЕ31
Предс. П.К. Пехотник Н.Р. Лис 34 Листов 51
т
Временные диаграммы
работы МЭТТ гр. В-302
e)
el u
m
w t.R
co
t
ur e
Yo M

КП.2301
Микропроцес
Изм. Лист № докум. Подпись Дата
Разраб. Букафкин
КР1830В
Провер. Пехотник Н.Р.
Предс. П.К. Пехотник Н.Р.

Схема электр
функционал
Расчёт
временных
соотношений

e)
командного
el u
m
w t.R
цикла
co
t

МП БИС
ur e
Yo M

КР1830ВЕ31
Произведём расчёт временных соотношений командного цикла МП БИС
КР1830ВЕ31.

Тактовая частота работы МП задаётся частотой работы кварцевого ре-


зонатора (ZQ1) = 12 МГц.
Найдём период следования импульсов сигнала ZQ1 (TZQ1):

1 1
TZQ1 = * 109 [нс] = * 109 [нс] = 83 нс.
f 12*106

При расчёте были использованы следующие справочные данные:


1) Время генерации адресов А0-А7, А8-А15 (tадр) = (TZQ1-35) нс. = 48 нс.
2) Длительность сигнала фиксации младшего байта адреса ALE (tALE) =
(2 TZQ1- 40) нс. = 126 нс.
3) Время задержки сигнала фиксации младшего байта адреса относитель-

e)
но сигналов адреса А0-А7, А8-А15 (tзад1) = ( TZQ1-40) нс. = 23 нс.
4)
el u
Длительность сигнала чтения команды из памяти PSEN (tPME)=(3 TZQ1-
35) нс. = 214 нс.

m
w t.R
5) Время задержки сигнала чтения команды PSEN относительно сигнала
ALE (tзад2) = (TZQ1-25) нс. = 58 нс.
co
6) Время обработки и исполнения команды (tисп) = 12 TZQ1 нс. = 996 нс.
t
ur e

Время выборки команды из памяти будет равно сумме времени генера-


Yo M

ции адреса, времени задержки сигнала фиксации младшего байта адреса ALE
относительно сигналов адреса, длительности сигнала ALE, времени задержки
сигнала чтения команды PSEN относительно сигнала ALE и длительности
сигнала PSEN.

tвыб = tадр + tALE + tзад1 + tPME + tзад2 = 48 + 126 + 23 + 214 + 58 =


469 нс.

Длительность командного цикла (t) МП будет равна суммарному вре-


мени выборки команды из памяти (tвыб) и времени исполнения (tисп).
t = tвыб + tисп = 469 + 996 = 1465 нс.
В результате расчёта временных соотношений командного цикла
общая задержка составила 1465 нс., что соответствует техническим условиям
на данную БИС.

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 36
Логический расчёт

e)
el u
m
w t.R
генератора ИМС
co
К1006ВИ1
t
ur e
Yo M
Логический расчёт генератора ИМС К1006ВИ1 заключается в расчёте
RS-триггера.

Существует три метода расчёта:

1) Метод Вейча-Карно
Этот метод наиболее широко применяется к функциям с количест-
вом переменных не более 6, если число переменных больше 6, то приме-
нение метода Вейча-Карно становится невозможным.

2) Метод Квайна Мак-Класски:


Этот метод заключается в переходе от СКНФ или СДНФ к сокра-
щённой форме путём последовательного применения операций склеива-
ния и поглощения.

e)
3) Метод непосредственных преобразований:
el u
Этот метод заключается в минимизации логических функций, кото-

m
w t.R
рые потом представляются в виде СКНФ или СДНФ и упрощаются с по-
мощью законов алгебры-логики.
co
В данном курсовом проекте для расчёта генератора ИМС К1006ВИ1
целесообразнее всего использовать метод непосредственных преобразова-
t
ur e

ний, т.к. этот метод является простым для минимизации функций, содер-
жащих небольшое количество переменных и не является трудоёмким.
Yo M

RS-триггер работает в соответствии с таблицей истинности (табл. 5)

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 37
Табл. 5
S R Q
Q
0 0 0 0
0 1 0 1
1 0 1 0
1 1 X X

e)
el u
m
w t.R
co
t
ur e
Yo M

Изм. Лист № докум. Подпись Дата


КП.230101.В-302.08.05.05.ПЗ.ТИ
Разраб. Букафкин Лит. Лист Листов
Провер. Пехотник Н.Р.
Генератор ИМС 38 51
Предс. П.К. Пехотник Н.Р. К1006ВИ1
Таблица истинности МЭТТ гр. В-302
Исходя из таблицы истинности получаем логическое уравнение:

Q=S&R
Анализ функции проводим в несколько действий:
1) применим двойную инверсию для левой и правой частей уравнения:

Q=S&R
2) применим закон Де Морагана (инверсия любого сложного логиче-
ского выражения равна самому выражению без инверсии, если «И» заменить
на «ИЛИ», «ИЛИ» заменить на «И», а все элементы отрицать) к правой части
уравнения – «разобьём» нижнюю общую инверсию:

Q=S^R
3) применим закон Де Моргана к оставшейся общей инверсии:

Q=S&R
4) применим для всех элементов уравнения правило двойной инверсии

e)
(двойная инверсия равнозначна отсутствию инверсии вообще):
el u Q=S&R

m
w t.R
5) Таким образом, проанализировав функцию, мы довели её до тупико-
вой формы, следовательно она получается наиболее оптимальной.
co
t
ur e
Yo M

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 39
Исходя из таблицы истинности получаем логическое уравнение:

Q=S&R
Анализ функции проводим в несколько действий:
1) применим двойную инверсию для левой и правой частей уравнения:

Q=S&R
2) применим закон Де Морагана (инверсия любого сложного логиче-
ского выражения равна самому выражению без инверсии, если «И» заменить
на «ИЛИ», «ИЛИ» заменить на «И», а все элементы отрицать) к правой части
уравнения – «разобьём» нижнюю общую инверсию:

Q=S^R
3) применим закон Де Моргана к оставшейся общей инверсии:

Q=S&R
4) применим для всех элементов уравнения правило двойной инверсии

e)
(двойная инверсия равнозначна отсутствию инверсии вообще):
el u Q=S&R

m
w t.R
5) Таким образом, проанализировав функцию, мы довели её до тупико-
вой формы, следовательно она получается наиболее оптимальной.
co
t
ur e
Yo M

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 39
Расчёт

e)
надёжности
el u
m
w t.R
схемы
co
t
ur e

КДМП
Yo M
Надёжность – это свойство изделия или отдельных его элементов вы-
полнять заданные функции, сохраняя во времени значения установленных
эксплуатционных показателей в необходимых пределах, соответствующих
данным режимам и условиям использования технического обслуживания,
ремонта, хранения и транспортирования.

Надёжность – важная характеристика любой конструкции. На показа-


тель надёжности оказывают влияние следующие характеристики схемы: эле-
ментная база, количество паек, условие эксплуатации, безотказность, долго-
вечность, ремонтопригодность и сохраняемость.

Безотказность – свойство объекта непрерывно сохранять работоспо-


собность в течение некоторого промежутка времени или некоторой наработ-
ки.
Долговечность – свойство объекта сохранять работоспособность до на-
ступления предельного состояния при установленной системе технического

e)
обслуживания и ремонтов.
el u
Ремонтопригодность – свойство объекта, заключающееся в приспособ-
ленности к предупреждению и обнаружению отказов, повреждений и устра-

m
w t.R
нению их последствий путём проведения ремонтов и технического обслужи-
вания.
co
Сохраняемость – свойство объекта сохранять исправность и работоспо-
собность после хранения и транспортировки.
t
ur e

Расчёт надёжности – это определение качественных характеристик на-


Yo M

дёжности с целью выявления слабых мест в электрических схемах и изыска-


ния путей повышения надёжности. Рассчитанные данные должны соответст-
вовать техническим условиям. В случае получения надёжности ниже требуе-
мой должны быть приняты меры для её повышения.

Существует несколько методов определения надёжности и они делятся


на 2 группы: приближённый или ориентировочный расчёт, полный или окон-
чательный расчёт.
В данном курсовом проекте применяется приближённый метод расчёта
надёжности КДМП по экспоненциальному закону.

Интенсивность отказов показывает, какая часть элементов по отноше-


нию к общему количеству исправно работающих элементов в среднем выхо-
дит из строя за единицу времени.
λ(t) = n(t)/N(t)∆t

(где n(t) – число объектов, отказавших в течении рассматриваемого интерва-


ла времени ∆t.; N(t)∆t – число объектов, работоспособных к началу этого про-
межутка времени).
Разр. Букафкин Лист
Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 40
Средняя наработка до отказа или среднее время безотказной работы.
Тср – ожидаемая наработка объекта до первого отказа и статистически опре-
деляется отношением суммы наработки испытуемых объектов до отказа к
количеству наблюдаемых объектов, если они все отказали за время испыта-
ний.
N0
Т0 = ∑ / N0
i=1
(где tcp i = наработка до отказа i-го объекта; N0 – число объектов в начале
испытания или эксплуатации).

Вероятность безотказной работы P(t) - это вероятность того, что в пре-


делах заданной наработки, т.е. заданного интервала времени, отказ объекта
не возникает.

P(t) = e-λобщ*t

e)
el u
m
w t.R
co
t
ur e
Yo M

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 41
Произведём расчёт надёжности схемы КДМП по схеме электрической
принципиальной. Данные для расчёта удобно представлять в виде таблицы
(табл. 5), которая составляется на основе справочных данных.

1) Определяем общее значение интенсивности отказов элементов схемы:

λобщ = (0,6+0,8+0,45+1,22+3,825+0,28+2,5+0,1+1,2)*10-6[1/час] =
10,975*10-6[1/час]

2) Определим наработку на отказ:


Т0= 1/ λобщ = 1/10,975*10-6 = 91116,173 часов = 3796,5 дней ≈ 10 лет

3) Вычисляем вероятность безотказной работы для нескольких промежутков


времени.
P (t) = e-λобщ*t

e)
-6
-10,975 * 10 * 0
P (0) = e el u =1
-6

P (10) = e-10,975 * 10 * 10
= 0,99989

m
w t.R
-6

P (100) = e-10,975 * 10 * 100


= 0,9989031
-6
co
P (1000) = e-10,975 * 10 * 1000
= 0,989085
t

-6

P (10000) = e-10,975 * 10 * 10000


= 0,89605815
ur e

-6

P (100000) = e -10,975 * 10 * 100000


= 0,333704
Yo M

4) Наряду с вероятностью безотказной работы P (t) можно определить пока-


затель вероятности отказов Q (t), который определяется по формуле:
Q (t) = 1 – P (t)
Q (0) = 1-1 = 0
Q (10) = 1-0,999 = 0,001
Q (100) = 1-0,9989 = 0,0011
Q (1000) = 1-0,9891 = 0,0109
Q (10000) = 1-0,8961 = 0,1039
Q (100000) = 1-0,3337 = 0,6663

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 43
При расчёте надёжности было установлено, что при малом времени
эксплуатации вероятность безотказной работы большая – близка к 1 (Р(100) =
0,9989). При увеличении времени эксплуатации вероятность безотказной ра-
боты стремится к 0 (Р(100000) = 0,3337), а вероятность отказа, наоборот, возрас-
тает и стремится к 1.
В результате расчёта надёжности было установлено, что схема КДМП
является достаточно надёжной и обеспечивает безотказную работу в течение
10 лет.

e)
el u
m
w t.R
co
t
ur e
Yo M

Разр. Букафкин
Рук. Пехотник Н.Р.
101 102 103 104 105

e)
el u
m
Масштабы: в 1 см – 0,1 P(t), Q(t)
w t.R
в 1,5 см – х*10n (где n=1; 2; 3; 4; 5)
co
t
ur e
Yo M

КП.230101.В-302.08.05.05.ПЗ
Лит. Масса Масштаб
Изм. Лист № докум. Подпись Дата Контроллер с
Разраб. Букафкин
Провер. Пехотник Н.Р.
ДМП
Предс. П.К. Пехотник Н.Р. Лис 45 Листов 51
т
Графики зависимостей
Р(t) и Q(t) МЭТТ гр. В-302
Табл. 5
Наименование Интенсивность Количество Произведение
элемента отказов 1 элемента элементов
λi*10-6 [1/час] Ni λi * Ni *10-6
ИМС 0,05 12 0,6

Кварцевый 0,1 1 0,1


резонатор
Лампа 0,8 1 0,8
электронная
Резисторы 0,05 9 0,45

e)
Транзисторы
el u 0,61 2 1,22

m
w t.R
Конденсаторы co 0,425 9 3,825

Диоды 0,4 3 1,2


t

Разъёмы
ur e

0,5 5 2,5
Yo M

Места 0,001 280 0,28


пайки

Изм. Лист № докум. Подпись Дата


КП.230101.В-302.08.05.05.ПЗ
Разр. Дьяконов А.И. Контроллер с Лит. Лист Листов
Пров. Пехотник Н.Р. 42 51
Предс. П.К. Пехотник Н.Р. ДМП
Таблица значений интен- МЭТТ гр. В-302
сивностей отказов
Yo M
ur e
t
w t.R
el u
co
m
Заключение
e)
В данном курсовом проекте разрабатывался действующий макет кон-
троллера с дистанционной модификацией программ.
КДМП построен на элементах 4-го поколения развития вычислитель-
ной техники.
КДМП состоит из элементов следующих серий: 1830, 555, 1006, 573,
537. ИМС этих серий являются общедоступными, имеют, малую потребляе-
мую мощность, низкую стоимость и высокое быстродействие, что и обеспе-
чило их выбор.
В схему электрическую структурную КДМП входят следующие бло-
ки: микроконтроллер, схема управления, ПЗУ, ОЗУ, регистры ввода \ вывода,
преобразователь уровней, таймер аварии, интерфейс RS-232.
Работа КДМП по схеме электрической принципиальной рассмотрена в
положительной логике (уровень логической единицы соответствует 2,5 В. , а
уровень логического нуля: 0,4 В.). Рассмотрены следующие режимы работы:
работа МП с внешней памятью программ, чтение данные из ПЗУ, запись \
чтение данных из ОЗУ. Составлена таблица истинности и построены времен-

e)
ные диаграммы работы КДМП, иллюстрирующие все эти режимы.
el u
Генератор ИМС К1006ВИ1 функционально состоит из следующих уз-

m
w t.R
лов: двух компараторов в аналоговом исполнении, одного RS-триггера, раз-
рядного транзистора и оконечного каскада. Работу генератора иллюстрирует
таблица истинности и временные диаграммы работы.
co
t

МП БИС КР1830ВЕ31 состоит из следующих функциональных узлов:


ur e

блока управления, арифметико-логического устройства, блока тайме-


ров/счетчиков, блока последовательного интерфейса и прерываний, про-
Yo M

граммного счетчика, памяти данных. Работу МП иллюстрирует таблица ис-


тинности и временные диаграммы работы.
Длительность командного цикла МП, состоящего из суммарного вре-
мени выборки команды из памяти и времени исполнения, составила 1465 нс.,
что соответствует техническим условиям на данную БИС.
Логический расчёт генератора ИМС К1006ВИ1 произведён методом
непосредственных преобразований, т.к. этот метод является простым для ми-
нимизации функций, содержащих небольшое количество переменных (а в
логическом уравнении генератора содержится всего две переменные). В про-
цессе минимизации, логическая функция доведена до тупиковой, и следова-
тельно, можно сделать вывод: логическая функция генератора является наи-
более оптимальной.
Расчёт надёжности произведён приближённым методом по экспонен-
циальному закону, который показал, что схема КДМП является достаточно
надёжной и обеспечивает безотказную работу в течение 10 лет.
Все расчёты иллюстрированы таблицами, составленными на основе
справочных данных.

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 46
В графической части приведены: СЭП КДМП, УГО и временные диа-
граммы работы генератора ИМС К1006ВИ1, УГО и временные диаграммы
работы МП БИС КР1830ВЕ31.

В экспериментальной части проекта был выполнен макет КДМП и на-


лажен в монтажных мастерских МЭТТ ГАИ.

e)
el u
m
w t.R
co
t
ur e
Yo M

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 47
Yo M
ur e
t
w t.R
el u Список
co
m
Литературы
e)
[Л1] Й. Янсен. «Курс цифровой электроники». Москва. Изд. «Мир» 1987
год.
[Л2] М. Гук. «Аппаратные средства IBM PC». Москва. Изд. «Питер». 2005
г.
[Л3] Конспект лекций по курсу: «Математические и логические основы
ЭВТ», Москва 2002 год. Мищенко В.А.
[Л4] Конспект лекций по курсу: «Микропроцессоры и микропроцессор-
ные ситемы», Москва 2004 год. Пехотник Н.Р.
[Л5] А. В. Нефедов. «Интегральные микросхемы и их зарубежные анало-
ги» Справочник. Тома 5,7,12, Москва. Изд. «РадиоСофт» 1999 год.
[Л6] Перельман Б.Л.,Шевелев В.И. «Отечественные микросхемы и зару-
бежные аналоги». Справочник. Изд. "НТЦ Микротех" 1998год.
[Л7] Горшков Б.И. «Элементы радиоэлектронных устройств». Справоч-
ник. Москва. Изд. «Радио и связь» 1988 год.

e)
el u
m
w t.R
co
t
ur e
Yo M

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 48
e)
el u
m
w t.R
Используемые тех-
co
t

нические ресурсы.
ur e
Yo M
Используемые ресурсы глобальной сети «Internet»:
1) http://valvol.nightmail.ru/schems/is555
2) http://www.williamson-labs.com/555-circuits.htm
3) http://cetronika.narod.ru/Inform/Timer/1006vi1/index.htm
4) http://cetronika.narod.ru/Inform/Timer/555_etc.html
5) http://cetronika.narod.ru/Inform/Timer/555/index.htm
6) http://cetronika.narod.ru/Inform/Timer/1006vi1/Shem.htm
7) http://avti.narod.ru/sem08/
8) http://www.chipdip.ru
9) http://www.orlis.ru/about
10) http://www.semiconductors.philips.com/acrobat_download/data
sheets/NE_SA_SE555_C_2.pdf

e)
11)el u http://www.atel.ru/philips03.htm
12) http://www.fcenter.ru/online.shtml?articles/hardware/processors

m
w t.R
/646
13) http://www.eworld.ru/news/arh/litr03/st_203.htm
co
t
ur e
Yo M

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЗ 49
Yo M
ur e
t
w t.R
el u
co
m
e)
Перечень элементов
Поз.
Наименование Кол. Примечание
обозн.

. Микросхемы БКО 348.289.ТУ .


DD1 80C31 (аналог КР1830ВЕ31) 1
DD2 74LS00 (аналог К555ЛА3 ) 1
DD3 74LS32 (аналог К555ЛЛ1) 1
DD4 74LS138 (аналог К555ИД7) 1
DD5 NE555 (аналог КР1006ВИ1) 1
DD6 27C64 (аналог К573РТ6) 1
DD7 6264 (аналог К537РУ10) 1
DD8, 74LS374 (аналог К555ИР23) 2
DD9

DD10,
74LS373 (аналог К555ИР22)

e)
DD11, 3
DD12 el u
m
w t.R
Резисторы ГОСТ 7113-77
R1,R2, 5
co
R3,R4,R С2-32Н-0,125-4,7кОМ+10%-А-Д
5
t

R6 С2-32Н-0,125-47кОМ+10%-А-Д
ur e

R7 С2-32Н-0,125-10кОМ+10%-А-Д
Yo M

R8 С2-32Н-0,125-1МОМ+10%-А-Д
R9 С2-32Н-0,125-1кОМ+10%-А-Д
Диоды
VD1, 3
VD2, КД522Б ДР3.362.029ТУ
VD3
Транзисторы
VT1 КТ315А 1
VT2 КТ3107Г 1

Изм. Лист № докум. Подпись Дата


КП.230101.В-302.08.05.05.ПЭ
Разраб. Букафкин
Контроллер с Лит. Лист Листов
Провер. Пехотник Н.Р. 50 51
Предс. П.К. Пехотник Н.Р. ДМП
Перечень элементов МЭТТ гр. В-302
Поз.
Наименование Кол. Примечание
обозн.

Конденсаторы ОЖО.464.061 - ТУ
СР1, К53 – 1 – 10мкФ + 10% 3
СР2,
СР3
С1,С2 К50 – 35 – 30пФ 2
С5…
…С17 К10 – 73 – 1Б – Н90 – 0,1мкФ 13

Переключатели
SB1 АГО.360.306ТУ 1
Светодиоды
HL1 АЛ307АМ – КИ1 -1 1
Кварцевые резонаторы

e)
BQ 12 МГц –HC – 49 U
el u 1
BA1 12 МГц –HC – 49 U 1

m
w t.R
co
t
ur e
Yo M

Разр. Букафкин Лист


Рук. Пехотник Н.Р.
Изм. Лист № докум. Подпись Дата
КП.230101.В-302.08.05.05.ПЭ 51