Circuitos Gerador e Verificador de Paridade

Quando dados binrios so transmitidos por um meio de transmisso qualquer, erros de transmisso podem ocorrer. Uma das maneiras de detectar erros a utilizao do bit de paridade. Para entender o mtodo do bit de paridade preciso antes saber dois conceitos: Paridade Par: diz-se que um nmero binrio tem paridade par quando o mesmo, independentemente da quantidade de bits, possui um nmero PAR de 1. Ex.: 11000, 1010, 0000, 1111. Paridade mpar: diz-se que um nmero binrio tem paridade mpar quando o mesmo, independentemente da quantidade de bits, possui um nmero MPAR de 1. Ex.: 1101, 1110011101. 1. Gerador de Paridade Este circuito tem por objetivo, gerar um bit extra chamado de bit de paridade q assume o valor 1 se a paridade for MPAR e assume o valor 0 se a paridade for PAR. O circuito apresentado no Circuit Maker foi projetado para 8 bits, entretanto pra evitar o transtorno de uma tabela excessivamente grande, segue abaixo a tabela-verdade para apenas 4 bits: D3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Assim teramos a funo: f(D3, D2 ,D1 , D0) = D3D2D1D0+D3D2D1D0+D3D2D1D0+D3D2D1D0+D3D2D1D0+D3D2D1D0+D3D2D1D0+D3D2D1D0 Podemos simplificar essa expresso de modo q diminua a funo e, consequentemente, diminua o circuito em questo: D3D2(D1D0+D1D0)+D3D2(D1D0+D1D0)+D3D2(D1D0+D1D0)+D3D2(D1D0+D1D0) Sabendo, atravs da lgebra de boole, toda funo da forma ab+ab corresponde a porta lgica XOR (a b) , enquanto a expresso ab+ab corresponde a porta XNOR ou Coincidncia representada por: (a b) ou (a b), assim a funo ficaria: f(D3, D2, D1, D0) = D3D2(D1 D0) + D3D2(D1 D0) + D3D2(D1 D0) + D3D2(D1 D0) = D2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 D1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0

f(D3, D2, D1, D0) = D1 D0 (D3D2+ D3D2) + D1 D0 (D3D2 + D3D2) = f(D3, D2, D1, D0) = D1 D0 (D3 D2) + D1 D0 (D3 D2) Para continuar a simplificao podemos utilizar uma certa manipulao, chamando (D1 D0) de X e (D3 D2) de Y, lembrando que (a b) = (a b), assim a expresso ficaria: f(D3 ,D2 ,D1 ,D0) = XY + XY = f(D3 ,D2 ,D1 ,D0) = X Y Reduzindo assim, o circuito ao seu menor formato:

Obs.: O led na ponta do circuito serve para indicar a paridade: Se a paridade for par (S = 0), o led ficar apagado; Se a paridade for mpar (S = 1), o led ficar aceso; 2. Verificador de Paridade Para o circuito verificador utilizamos o mesmo circuito utilizado para o circuito gerador, porm para que ele verifique a paridade devemos acrescentar mais uma porta EXOR, usando como entrada a sada do circuito gerador:

Obs.: O led na ponta do circuito serve, nesse caso, para validar o bit: Se no houver erro (bits iguais) (S = 0), o led ficar apagado; Se houver erro (bits diferentes) (S = 1), o led ficar aceso;