Вы находитесь на странице: 1из 13

1) Conceitos fundamentais de circuitos lgicos

O principal elemento de um circuito lgico o inversor. O inversor est para circuitos digital como o amplificador esta para circuitos analgicos. Vrios conceitos fundamentais sero apresentados algumas vezes faremos uso do inversor para explica-los. So estes: Margem de rudo; Atraso de propagao; Dissipao de potncia; Produto atraso-potncia; Fan-in Fan-out;

Margem de rudo Considere uma caracterstica de transferncia de tenso de um inversor qualquer, como mostrado na figura 1.1. Para simplificar utilizamos trs retas para aproximar a funo de transferncia que normalmente uma funo linear da entrada. Como mostra a figura se a entrada for alta (vi > vIH ) a sada ser igual a v0L. E, se a entrada for baixa (vi > vIL ) a sada ser igual a v0H. Note que o nvel alto de sada no depende do valor exata da tenso de entrada desde que esta no exceda vL. Quando o inversor (porta) excede esta tenso este entra na regio chamada regio de transio. Da mesma forma o nvel lgico no depende do valor exato da tenso de entrada desde que esta no seja menor do que vIL. As tenso vIH, vIL, v0L e v0H so importantes na caracterstica de transferncia do inversor.

A margem de rudo expressa a insensibilidade da porta lgica na presena de rudo.

VI

V0

Figura 1.1 O Inversor lgico

V0 V0H

V0L VIL VIH VI

Figura 1.2 Caracterstica de transferncia

Quanto maior a insensibilidade da sada de uma porta lgica a presena de rudo maior sua margem de rudo. Para quantificar esta insensibilidade considere o circuito mostrado na figura 1.3. Uma situao muito comum em que a sada de uma porta esta conectada a entrada de uma outra.

RUDO

VI =VIO

V0 = V0H

V0 =V0L

Figura 1.3 Cascata de dois inversores.

Se a sada do primeiro inversor estiver em nvel alto com valor v0H notamos que existe uma margem de segurana no segundo inversor igual a diferena entre v0H e vIH (veja a figura 1.4) que garante uma sada deste em nvel lgico baixo (v0L). Em outra palavras se por alguma razo sinal indesejado (chamado rudo) superposto ao da sada do primeiro inversor, a sada do inversor subseqente no ser afetada enquanto o

rudo no reduzir a tenso em sua entrada a valores menores que vIH. Portanto podemos dizer que o inversor possui uma margem de rudo para nvel alto, MRH, de MRH = V0H - VIH
V0 V0H

(1.1)

MRH

MRL

V0L VIL VIH V0H VI

Figura 1.4 Margem de Ruido

De modo semelhante, se a sada do primeiro inversor estiver em nvel baixo com valor V0L, o segundo inversor produzir uma sada em nvel alto mesmo que o rudo altere o nvel lgico V0L em sua entrada, elevando-o at prximo de V0L. Logo podemos afirmar que o inversor possui uma margem de rudo para nvel alto, MRL, de MRL = VIL V0L (1.2)

Resumindo;

Parmetro Importantes V0L : Nvel baixo de sada V0H : Nvel alto de sada VIL : Valor mximo de entrada (ainda interpretado como nvel lgico 0) V0H : Valor mnimo de entrada (ainda interpretado como nvel lgico 1) MRL : Margem de rudo para nvel baixo = VIL V0L MRH : Margem de rudo para nvel alto = V0H VIH Os valores VIL, V0L, V0L e V0H da caracterstica de transferncia definem a margem de rudo da porta lgica. As alteraes no nvel de tenso de entrada, dentro da margem de rudo da porta so rejeitados por esta.

Questo: Se V0H = VIH = VDD = 5,0V e se VIL = V0L = 0V, qual a mxima margem de rudo? Desenhe a curva caracterstica. Esta seria uma curva ideal?

2) Atraso de propagao
Nos amplificadores lineares o comportamento dinmico dos amplificadores especificado em termos de sua resposta em freqncia, j em circuitos lgico o comportamentos dinmico caracterizado pelos tempos de atraso temporal entre o chaveamento lgico dos nveis alto para baixo e vice-versa e a respectiva mudana na sada. Tal atraso, chamado atraso na propagao, devido a duas razes: 1) Os transistores que implementam as chaves exibem tempos de chaveamento finitos; 2) Uma capacitncia que inevitavelmente est presente nas sada e entrada das portas lgica. Antes de continuarmos faremos uma breve reviso dos circuitos com constante de tempos simples (CTS). Circuitos com constantes de tempos simples so aqueles compostos, de ou que podem ser reduzidos a, um dos componentes reativos (indutncia ou capacitncia) e uma resistncia. Para reduo dos circuitos mais complexos utilizamos algum processo, tais como

Teorema de Thvenin Teorema de Norton Princpio da superposio.

A regra muito simples e consiste em encontrar a resistncia vista pelos terminais da capacitncia ou indutncia. Faremos alguma exerccios para demonstrao. 1) Exemplo 1: Qual a constante de tempo do circuito abaixo?

R1 ve

C
R2

Thvenin

2) Exemplo 2: Idem anterior


R1 R3

ve R2 R4

Thvenin

3) Exemplo 3: Idem anterior

ve

C1

Thvenin

4) Exemplo 4: Idem anterior

R2 ve1

C1

ve2

R1

C2

Thvenin

5) Exemplo 5: Idem anterior

ie

Thvenin

6) Exemplo 6: Idem anterior


R2

ie

R1

Thvenin

Em todas as configuraes: = RC

Considere uma entrada do tipo degrau aplicada a um circuito CTS (passa-baixas) com constante de tempo . A sada para qualquer tempo t dada por V0(t) = V - (V -V0)exp(-t/)

(1.3)

Onde V o valor final, isto , o valor para qual a sada tende para um tempo infinito, e V0 o valor da resposta em t= 0.

Exerccio 1.1: Considere o inversor da figura abaixo com um capacitor C=10pF conectado entre a sada e o terra. Sejam VDD = 5V, R= 1 k, RON = 100 e VOffset = 0,1V. Se, para t = 0, VI torna-se baixo e, negligenciando o tempo de atraso da chave, ou seja, supondo que ela abre imediatamente, determine o tempo para que a sada atinja (VOH + VOL). O tempo para esse ponto de transio 50% da forma de onda definido como atraso na propagao de nvel baixo para nvel alto (low-to-high propagation delay, tPLH).

Soluo: Em primeiro lugar, determinamos V0L , da figura temos

V0L = Voffset + (VDD Voffset)/(R+RON)* RON = 0,1 + (5 -0,1)/(1,1)* 0,1 = 0,55V

A seguir, o capacitor carrega-se por meio de R e v0 aumenta exponencialmente em direo a VDD. A forma de onda esta mostrada na figura e sua equao v0 = 5 (5 0,55)exp(-t/) em que = RC. Para calcular tPLH, substitumos V0L O resultado tPLH = 0,69 = 6,9ns

Concluindo nos mostramos na figura 1.5 a definio forma do atraso na propagao de um inversor. Como mostrado, um pulso com tempos de subida e descida finitos (diferentes de zero) aplicado a entrada. O pulso de sada invertido exibe tempos de subida e descida finitos (chamados de tTLH e tTHL, em que o ndice T denota transio, e LH denota de baixo para alto e HL denota de alto para baixo.

Arquivos para simulao em www.sedrasmith.org

Оценить