Arquiteturas RISC e CISC

Fabricio da Cruz Foroni 3EA

Prof. Ricardo Tupy

Jaguarina 2012

Arquitetura CISC
A arquitetura CISC (Complex Instruction Set Computer) tem conjuntos de instrues grandes, de tamanhos variveis e com formatos complexos. Processadores CISC so capazes de executar vrias centenas de instrues complexas diferentes, sendo extremamente verstil. Estes processadores possuem uma micro programao, ou seja, um conjunto de cdigos e de instrues que so gravados no processador, permitidindo-lhe receber as instrues dos programas e execut-las utilizando as instrues contidas em sua micro programao. A possibilidade de o processador executar instrues complexas facilita a programao de alto nvel, diminuindo o cdigo e consequentemente o espao utilizado em memria pelos programas. Em contrapartida, temos um menor desempenho devido ao processador ter de executar instrues maiores e mais complexas. O projeto e a construo de processadores CISC tem um custo elevado, por conta de sua alta complexidade e maior nmero de componentes internos do chip. Arquiteturas que se basearam em CISC foram: System/360 atravs da z/Architecture, PDP11, VAX, Motorola 68k, e x86.

Arquitetura RISC
Para driblar o baixo desempenho dos processadores CISC, foi ento criada a arquitetura RISC (Reduced Instruction Set Computing), que, ao contrrio da arquitetura CISC, suporta algumas poucas instrues simples. Em conseqncia disso, processadores dessa arquitetura tem construo mais simples e possuem menos componentes em seu chip, diminuindo seu custo final. Alm de baixo custo, tambm h maior desempenho, pois por haver menos circuitos internos nestes processadores, encontra-se menores temperaturas durante seu funcionamento, possibilitando produzir processadores com clocks ainda maiores. Em 1997 j havia processadores RISC, como os Alpha, operando a 600Mhz.

Contudo, devido a processadores desta arquitetura trabalharem com menos instrues, a programao de alto nvel para os mesmos mais trabalhosa, pois para se usar alguma funo complexa encontrada em processadores CISC, deve-se juntar mais de uma instruo simples. Algumas famlias de processadores que utilizam esta arquitetura so: DEC Alpha, AMD 29k, ARC, ARM, Atmel AVR, Blackfin, MIPS, PA-RISC, Power (inclusive PowerPC), SuperH, e SPARC.

Arquitetura Hbrida
Devido a cada uma das duas arquiteturas terem suas peculiaridades (como visto na Tabela 1), os fabricantes de processadores decidiram unir ambas em uma s, formando uma arquitetura hbrida. Num processador RISC, h um (ou mais) circuito CISC, e vice-versa. Desta forma, o processador trabalha mais rpido em instrues que requer maior demanda (RISC), devido maioria das instrues executadas serem de pouca complexidade e, quando necessrio, haver a disponibilidade de se executar instrues complexas, encontradas em processadores CISC. Atualmente, grande parte dos processadores adota este conceito. RISC
Mltiplos conjuntos de registradores, muitas vezes superando 256 Trs operandos de registradores permitidos por instruo (por ex., add R1, R2, R3) registradores Um ou dois operandos de registradores permitidos por instruo (por ex., add R1, R2)

CISC
nico conjunto de registradores, tipicamente entre 6 e 16

Passagem eficiente de parmetros por registradores no chip Passagem de parmetros ineficiente atravs da memria (processador) Instrues de um nico ciclo (ex. load estore) Controle hardwired (embutido no hardware) Altamente paralelizado (pipelined) Instrues simples e em nmero reduzido Instrues de tamanho fixo Complexidade no compilador Apenas instrues load e store podem acessar a memria Poucos modos de endereamento Instrues de mltiplos ciclos Controle microprogramado Fracamente paralelizado Muitas instrues complexas Instrues de tamanho varivel Complexidade no cdigo Muitas instrues podem acessar a memria Muitos modos de endereamento

Tabela 1.

Referncias
http://waltercunha.com/blog/index.php/2009/08/30/risc-x-cisc/ http://www.hardware.com.br/artigos/risc-cisc/ http://www.hardware.com.br/artigos/risc-cisc/ http://0fx66.com/blog/hardware/cisc-risc/ http://en.wikipedia.org/wiki/Reduced_instruction_set_computing http://en.wikipedia.org/wiki/Complex_instruction_set_computing http://knol.google.com/k/arquitetura-risc-cisc-e-h%C3%ADbrida#