Академический Документы
Профессиональный Документы
Культура Документы
OBJETIVO GENERAL:
Disear un amplificador con JFET (disponibles en el laboratorio) para la realizacin de su anlisis y respectiva simulacin.
OBJETIVOS ESPECIFICOS:
Simular correctamente los circuitos implementados en laboratorio. Encontrar el voltaje VGS e IDSS para los transistores JFET. Comprender la similitud entre el JFET y el MOSFET de agotamiento.
Como ya todos sabemos existen dos tipos principales de semiconductores de tres terminales el transistor de efecto de campo de semiconductor de xido de metal MOSFET (Metal-Oxide Semiconductor Field-Effect Transistor) y el transistor de unin bipolar BJT (Bipolar Junction Transistor); nuestro tema en cuestin es el MOSFET pero para hacer un refuerzo sobre nuestros conocimientos de transistores se estudiara en este reporte el BJT, que bsicamente funciona como un MOSFET agotamiento; para lo cual hemos realizado las dos primeras asignaciones de la primera prctica de la ctedra posterior a esta.
Como primera asignacin de la prctica se ha calculado IDSS y VGS (off). Sabemos que IDSS es la corriente que pasa por el transistor cuando VGS es cero; este procedimiento se ha realizado de manera experimental y por medio de simulacin con la ayuda del software TINA corriendo bajo la plataforma de WINDOWS para poder realizar las respectivas comparaciones; en la segunda asignacin se ha elaborado un amplificador con una ganancia mayor que 50 utilizando un 2N4339, dicho amplificador se ha implementado fsicamente y se ha realizado su respectiva simulacin; sin ms que agregar continuamos con el desarrollo de estas asignaciones en donde se analizar su funcionamiento ms a fondo y no a groso modo como se acaba de hacer en este resumen.
ASIGNACION 1 Introduccin: El dispositivo consiste en un canal de semiconductor tipo n, con contactos hmicos (no rectificadores) en cada extremo, llamados drenador y fuente. A los lados del canal hay regiones de material semiconductor tipo p conectadas elctricamente entre s y al terminal denominado puerta. La puerta es negativa con respecto al canal durante la operacin normal de un JFET de canal n. Investigar cmo medir IDSS y VGS(off): Para encontrar IDSS ponemos al transistor en saturacin y con VGS igual a cero. Valores obtenidos: Descripcin del circuito: De acuerdo a lo visto en la gua de laboratorio se procede a la construccin de los siguientes circuitos: Circuitos para medir IDSS y VGS.
RESULTADOS OBTENIDOS
VP=VO [V] -1.29 -1.305 -1.365 -1.402 -1.15 -0.96 De lo que podemos concluir que para el 2N4339:
[TECNICAS DE POLARIZACION Y AMPLIFICADORES JFET] ELECTRONICA 115 SIMULACIN Para la IDSS (Simulacin) se muestran el siguiente circuito:
AM1
-837.32uA
T2 2N4339
V1 5
IDSS=1.255 mA VGS=-902 mV VO=-1.339 Mv Discusin: Sabemos que IDSS es la corriente que pasa por el transistor cuando VGS es cero esto se muestra en la siguiente grfica. Asi que ahora vamos a comparar los resultados obtenidos con los tericos:
Id vrs VGS:
Gm vrs VGS:
ASIGNACION 2 Disear un amplificador con ganancia mayor que 50, usando un 2N4338/2N4339. Usar las tcnicas discutidas en el laboratorio.
Introduccin: El diseo de amplificadores es un proceso clave para todo electrnico, por esa razn la buena eleccin de los componentes depende en gran parte de la experiencia adquirida y de la astucia para disear circuitos a partir de una breve descripcin. Descripcin del circuito: Para el diseo de este amplificador se utilizara el diseo de fuente comn, ya que es una de las topologas de las que ms estudios se tienen y adems es ms sencilla de manejar.
Se decidi aplicar la topologa de fuente comn. Datos: Av= 52 V/V; VPMAX= -1.402 V IDMAX=1.25 mA VPMIN= -0.96 V IDMIN=0.655 mA Gm=1 mA/ V (De la curva gm vrs Id) Solucin: ( ) [ ]
( (
)( )
( (
)( )
)[
[ ( )[
] ]
10
Entonces:
Resultados VGSMAX = -616 mV VGSMIN = -256 mV IDMAX = 0.393 mA IDMIN = 0.352 mA RS = 8.8 k RD = 52 k VGG = 4.07 V R1 = 870 k R2 = 130k
11
Resultados en el laboratorio
Discusin: Para el diseo de estos amplificadores existen mltiples soluciones, por esta razn es necesario que todo este anlisis antes de implementar el circuito en el laboratorio venga acompaado de su respectiva simulacin.
12
13
CONCLUSIONES En base al conocimiento adquirido con la elaboracin de este reporte el equipo de trabajo se ha formulado las siguientes conclusiones:
En esta prctica comprobamos que el factor de ganancia depende considerablemente de la resistencia del drenaje, por tal motivo variando un poco este factor tendremos variacin en la salida de la misma.
Los valores encontrados de IDSS y VGS (off) son bastante cercanos a los q se especifican en las hojas de datos; este margen de error puede atribursele a algn leve error en la toma de mediciones; sin embargo los valores obtenidos en esta prctica son bastante aceptables.
Como se ha podido observar la base torica explicada en la correspondiente gua de laboratorio sobre los transistores JFET utilizados como en circuitos amplificadores, es bastante aceptable, ya que se han aplicado dichos conocimientos en la prctica correspondiente y los resultados han sido bastante favorables.
14
BIBLIOGRAFIA
http://pdf1.alldatasheet.com/datasheet-pdf/view/97351/NSC/LF356N.html
15
ANEXOS
CARACTERISTICAS ELECTRICAS
16