1. FLIP-FLOPS 1.1 Caractersticas ? ? ? ?

A sada depende do valor das entradas e/ou dos estados armazenados; Operam sob o comando de pulsos de clock; Possuem 2 estados estveis e complementares (Q e Q ); Mantm armazenado (memorizado) o valor na sada at ser ativado, podendo mudar seu estado em funo dos valores na entrada. Q Flip-Flop
Q

Entrada 1 Clock Entrada 2 1.2 - Flip-flop RS Bsico

S 0 0 0 0 1 1 1 1

R 0 0 1 1 0 0 1 1

QA 0 1 0 1 0 1 0 1

QF 0 - estvel QA 1 - estvel 0 - estvel 0 0 - instvel 1 - instvel 1 1 - estvel 1 - instvel (no permitido) 1 - instvel (no permitido)

S 0 0 1 1

R 0 1 0 1

QF QA 0 1 no perm.

1.3 - Flip-flop RS comandado por pulso de clock

Para Clock = 0 ? a sada Q do flip- flop mantm seu estado armazenado; Para Clock = 1 ? o flip-flop responde conforme os nveis lgicos das entradas. O latch responde em nvel (0 ou 1) e o flip- flop responde em transio (subida ou descida). Se o circuito de controle detecta: - transio ? Clock (Ck) - nvel ? Enable (En)

sub

desc

Exemplo de Diagrama de Tempo de um Flip-flop RS ativado na subida do Clock 1 2 3 4 5 6 Ck R S Q

1.4 - Flip-flop JK Objetivo: evitar a sada Q com situao no permitida.

J 74LS08 SRFF Ck 74LS08 K
S R

Ck

Q _ Q

Q Q

J 0 0 0 0 1 1 1 1

K 0 0 1 1 0 0 1 1

QA 0 1 0 1 0 1 0 1

QA 1 0 1 0

S 0 0 0 0 1 0 1 0

R 0 0 0 1 0 0 0 1

QF 0 1 0 0 1 1 1 0
4

J QA 0 1
QA

K 0 1 0 1

QF QA 0 1 QA

0 0 1 1

1 0 1 0

Circuito anlogo do Flip-flop JK (com portas lgicas No-E)

Caracterstica inconveniente no funcionamento do circuito: ? Para J e K = 1, ocorrem constantes oscilaes (mudanas de estado) na sada Q, em funo das duplas realimentaes. Possveis solues: ? forar o clock para zero num tempo conveniente aps a aplicao dos nveis lgicos nas entradas J e K (deve levar em conta o atraso na propagao de cada porta lgica); ? inserir blocos (portas lgicas) de atraso em srie com as linhas de realimentao e comutar a entrada clock da mesma forma. 1.5 - Flip-flop JK Mestre -Escravo Objetivo: evitar as constantes oscilaes na sada Q quando as entradas J e K = 1.

Seqncia de funcionamento: ? Para clock = 1: ocorre a passagem dos nveis lgicos J e K do Mestre; no passagem de Q1 e Q 1 , porque o clock do escravo zero. ? Para clock = 0: Q1 e Q 1 estavam bloqueadas com o ltimo estado assumido; passagem das entradas R e S (escravo), mudando as sadas Q e Q . Concluso: o circuito s reconhece as entradas J e K quando o clock passa de 1 para zero. 1.6 - Flip-flop JK Mestre -Escravo com entradas Preset e Clear

Clr 0 0 1 1

Pr 0 1 0 1

QF No permitido 0 1 Func. normal

1.7 - Flip-flop tipo T Pr T Ck J K Q Q Clr

6

J 0 0 1 1

K 0 1 0 1

T 0

QF QA

T 0 1

QF QA QA

QA

1.8 - Flip-flop tipo D Pr D Ck J K Q Q Clr Q

J 0 0 1 1

K 0 1 0 1

D 0 1

QF 0 1

D 0 1

QF 0 1

2. MULTIVIBRADORES Os multivibradores dividem-se em: monoestvel, astvel e biestvel (flip- flop). 2.1 Multivibrador monoestvel semelhante ao flip- flop, porm, instvel num de seus estados, voltando configurao estvel sem necessidade de sinal externo. A transio de instvel para estvel, produzindo um sinal de tempo determinado aps o "trigger" externo, usada para aplicaes de circuito de atraso.

2.2 Multivibrador astvel um mero oscilador, apresentando instabilidade nos dois estados (Set e Reset). O tempo de oscilao controlado pela escolha de R e C.

2.3 O Circuito Integrado 555 O CI 555 classificado como integrado linear, funcionando com alimentao entre 4 e 18 Volts, possui boa estabilidade e baixo custo. utilizado freqentemente como temporizador (operao monoestvel) ou oscilador (operao astvel). composto por dois comparadores de nvel de tenso, um flip-flop, um transistor de descarga e um estgio de potncia. Seus pinos tm as seguintes funes, destacadas na tabela abaixo. Pinos 1 2 3 4 5 6 7 8 Funes - alimentao (terra) - entrada de disparo - sada dos sinais: pode fornecer at 200 mA - entrada de reciclagem: em nvel baixo, bloqueia o funcionamento do integrado - tenso de controle: varia a freqncia de sada, de acordo com a tenso a ele aplicada - sensor de nvel - descarga - alimentao (+Vcc)

Funcionamento Operao Monoestvel Cada vez que se leva a massa entrada de disparo, h o funcionamento como monoestvel, gerando um pulso na sada, cuja durao depende de R e C, dada pela expresso: T = 1,1 . R . C O valor mnimo de R 1 K? e o mximo no deve exceder 1 M? . O valor de C no tem limite. Porm, devido s correntes de fuga, convm no exceder 1.000 ? F. Operao Astvel O CI age como oscilador, gerando ondas digitais em sua sada, cujo perodo depende de Ra, Rb e C. - Perodo em nvel alto: Ta = 0,7 (Ra + Rb) . C - Perodo em nvel baixo: Tb = 0,7 . Rb . C - Perodo total: T = 0,7 (Ra + 2.Rb) . C Quando se desejar perodos de alta e baixa exatamente iguais: T = 1,4 . R . C

CI 555 em configurao monoestvel. Ao se ligar massa o pino 2, atravs de Ch1, ocorre a formao do pulso na sada, cuja durao depende dos valores de R e C. O pino 4 deve estar ligado a Vcc para evitar disparos por rudos esprios. Costuma-se acoplar o pino 5 massa, atravs de um capacitor de 10 nF, quando este pino no usado para variar a tenso de referncia nos comparadores.

CI 555 em configurao astvel (oscilador). O tempo de carga dado por C e (Ra+Rb) e a descarga por C e Rb.

10

2.4 - Schmitt Trigger tambm conhecido como disparador ou limitador Schmitt. Trata-se de um circuito biestvel, cujo circuito possui a propriedade de mudar de estado segundo nveis bem definidos de tenso de entrada. Ou seja, a entrada s reconhece como nvel lgico 1 uma tenso maior do que um valor especificado (tenso de transio positiva V+), e s reconhece como nvel lgico 0 uma tenso menor do que um valor especificado (tenso de transio negativa V-). Os grficos abaixo demonstram que o Schmitt Trigger possui a propriedade de quadrar ou retangular a forma de onda da tenso de entrada. Os valores tpicos (TTL) so: V+ = 1,7 V e V- = 0,9 V. VE V+ Vt VS VH VL t Exemplos de CIs Schmitt Trigger 7414 e 40106 - 6 portas inversoras 4093 - 4 portas No-E de 2 entradas

11

3. REGISTRADORES DE DESLOCAMENTO 3.1 - Introduo 3.1.1 - Informao paralela Todos os bits se apresentam simultaneamente. Necessita de tantos fios quantos forem os bits. Exemplo: impressora. 3.1.2 - Informao srie Os bits vm seqencialmente um aps o outro. Necessita de apenas um fio. Exemplo: modem. 3.2 - Conversor srie-paralelo

3.3 - Conversor paralelo-srie

Se Enable=0 ? Preset(PR) dos flip- flops so iguais a 1 e atuam no rmal; Se Enable=1 ? Preset(PR) dos flip-flops tero valores complementares s entradas PR3, PR2, PR1, PR0 e, portanto, as sadas assumiro os valores destes terminais. Exemplo: Se PR3 = 0 ? Pr=1 ? Q3 mantm seu estado; Se PR3 = 1 ? Pr=0 ? Q3 = 1.
12

Entrada paralela da informao: Se limparmos o registrador (Clear=0) e introduzirmos a informao paralela atravs dos terminais PR, ento, as sadas Q dos flip-flops assumiro estes valores. Sada srie da informao: Para Clear=0, a cada descida do Clock, Q0 ir assumir os valores, seqencialmente, de Q0, Q1, Q2 e Q3. 3.4 - Registrador de Entrada Srie e Sada Srie Aps a entrada da informao, inibe-se o clock. A informao permanece no Registrador at novo clock (funciona como memria). Entrada de informao srie: atravs da entrada srie; Sada da informao: em Q0 3.5 - Registrador de Entrada Paralela e Sada Paralela Entrada de informao: atravs dos terminais Preset e Clear; Sada da informao: inibindo o clock, as sadas so obtidas pelos terminais Q3, Q2, Q1 e Q0. 3.6 - Registrador de Deslocamento usado como Divisor por 2 (shift right) Q3 Entrada Ck Q2 Q1 Q0

Registrador de Deslocamento

Entra-se com zero na Entrada Srie e, atravs do clock, desloca-se uma casa direita. Exemplo: 1010(2) = 10(10) ? 0101(2) = 5(10) 3.7 - Registrador de Deslocamento usado como Multiplicador por 2 (shift left) Q3 Entrada Ck Q2 Q1 Q0

Registrador de Deslocamento

Desloca-se uma casa esquerda atravs do clock e fora-se Q0 = 0. Exemplo: 0001(2) = 1(10) ? 0010(2) = 2(10)

13

4. CONTADORES Caractersticas ? ? ? Variam os seus estados, sob comando de pulsos de clock, de acordo com uma seqncia prdeterminada; So usados para contagens, divisores de freqncia, geradores de forma de onda, conversores analgico-digitais, etc; Classificam-se em contadores: assncronos e sncronos.

4.1 - CONTADORES ASSNCRONOS ? ? No tm clocks comuns; O clock efetivado no primeiro flip- flop. O clock no flip- flop seguinte obtido a partir da sada do flip- flop anterior. E assim, segue sucessivamente esta lgica para os demais flip-flops.

4.1.1 - Contador de Pulsos Apresenta na sada a seqncia de contagem do cdigo binrio.

Inicialmente, supem-se as sadas zeradas. Aplica-se um pulso de clock no primeiro flip- flop, cuja mudana de estado na sada ocorrer na descida do clock. O flip-flop seguinte mudar o nvel lgico na sada sempre que ocorrer a mudana (descida do clock) de nvel lgico no flip-flop anterior. O diagrama de tempo abaixo ilustra melhor a seqncia de funcionamento do contador. Aps o 160 pulso de clock, o contador ir reiniciar a contagem. Observa-se que este circuito possui tambm a caracterstica de divisor de freqncia. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Ck Q0 Q1 Q2 Q3
14

4.1.2 - Contador Assncrono de Dcadas

Para contar de 0 a 9: somente quando as sadas apresentarem Q3 Q2 Q1 Q0 = 1010 (2) = 10 (10) A lgica auxiliar (porta No-E) zera todas as sadas e o contador reinicia a contagem. 4.1.3 - Contador Assncrono Decrescente O circuito que efetua a contagem decrescente se diferencia da contagem crescente apenas pela forma de obteno dos clocks dos flip- flops: a partir das sadas complementares. Um outro circuito com mesmo resultado pode ser obtido quando as sadas do contador so extradas das sadas complementares dos flip- flops. O diagrama de tempo a seguir demonstra a seqncia de contagem.

15

1 Ck Q0 Q1 Q2 Q3

10

11

12

13

14

15

16

4.1.4 - Contador Assncrono Crescente e Decrescente Varivel de controle: X = 1 ? contagem crescente X = 0 ? contagem decrescente

16

4.2 - CONTADORES SNCRONOS ? ? ? Os clocks so simultneos em todos os flip- flops; Para haver mudana de estado lgico: estuda-se as entradas J e K dos flip-flops e obtm-se as sadas desejadas; Escreve-se a tabela de transio analisando quais devem ser as entradas J e K dos flip- flops, para que assumam o estado seguinte desejado. J 0 0 1 1 K 0 1 0 1 QF QA 0 1
QA

QA QF 0 0 0 1 1 0 1 1

J 0 1 X X

K X X 1 0

4.2.1 - Contador Sncrono Binrio a) Estuda-se as entradas J e K que iro definir os estados lgicos nas sadas dos flip- flops. Q3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Q2 Q1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 J3 0 0 0 0 0 0 0 1 X X X X X X X X K3 X X X X X X X X 0 0 0 0 0 0 0 1 J2 0 0 0 1 X X X X 0 0 0 1 X X X X K2 X X X X 0 0 0 1 X X X X 0 0 0 1 J1 0 1 X X 0 1 X X 0 1 X X 0 1 X X K1 X X 0 1 X X 0 1 X X 0 1 X X 0 1 J0 1 X 1 X 1 X 1 X 1 X 1 X 1 X 1 X K0 X 1 X 1 X 1 X 1 X 1 X 1 X 1 X 1

b) Obtm-se as expresses simplificadas das entradas J e K dos flip-flops, utilizando-se os diagramas de Veitch-Karnaugh.

J3 = Q2.Q1.Q0 J2 = Q1.Q0 J1 = Q0 J0 = 1

K3 = Q2.Q1.Q0 K2 = Q1.Q0 K1 = Q0 K0 = 1

c) Desenha-se o circuito do contador a partir das expresses obtidas.

17

4.2.2 - Contador Sncrono de Dcadas Q3 0 0 0 0 0 0 0 0 1 1 Q2 Q1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 Q0 0 1 0 1 0 1 0 1 0 1 J3 0 0 0 0 0 0 0 1 X X K3 X X X X X X X X 0 1 J2 0 0 0 1 X X X X 0 0 K2 X X X X 0 0 0 1 X X J1 0 1 X X 0 1 X X 0 0 K1 X X 0 1 X X 0 1 X X J0 1 X 1 X 1 X 1 X 1 X K0 X 1 X 1 X 1 X 1 X 1

J3 = Q2.Q1.Q0 J2 = Q1.Q0
J1 ? Q0.Q3

J0 = 1

K3 = Q0 K2 = Q1.Q0 K1 = Q0 K0 = 1

18

4.2.3 - Contador Sncrono Crescente/Decrescente X Q2 Q1 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 Q0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 J2 0 0 0 1 X X X X X X X X 0 0 0 1 K2 X X X X 0 0 0 1 0 0 0 1 X X X X J1 0 1 X X 0 1 X X X X 0 1 X X 0 1 K1 X X 0 1 X X 0 1 0 1 X X 0 1 X X J0 1 X 1 X 1 X 1 X X 1 X 1 X 1 X 1 K0 X 1 X 1 X 1 X 1 1 X 1 X 1 X 1 X

J2 ? X.Q1.Q0 ? X.Q1.Q0

K2 ? X.Q1.Q0 ? X.Q1.Q0

J1 = X? Q0 J0 = 1

K1 = X? Q0 K0 = 1

19

4.3 - CONTADORES PARA CIRCUITOS TEMPORIZADOS 4.3.1 - Contador de 0 a 59 Para contagem de minutos e segundos: ciclo igual a 60. Formas de obteno: a) um contador assncrono ou sncrono de contagem 0 a 59. b) dois contadores assncronos ou sncronos: um para dezena (0 a 5) e outro para unidade (0 a 9) 4.3.2 - Contador de 1 a 12 Para contagem de horas: ciclo de 1 a 12. Mais usado o contador sncrono, pois permite o incio da contagem pelo estado 1. 4.3.3 - Contador de 0 a 23 Para contagem de horas: ciclo igual a 24. Formas de obteno: c) um contador assncrono ou sncrono de contagem 0 a 23. d) dois contadores assncronos ou sncronos: um para dezena (0 a 2) e outro para unidade (0 a 9)

Diagrama de blocos de um Relgio Digital Bsico

Contador Horas 1 - 12

Contador Minutos 0 - 59

Contador Segundos 0 - 59

Gerador de clock 1 Hz

Decodificador BCD/7 segmentos

Decodificador BCD/7 segmentos

Decodificador BCD/7 segmentos

Display - Horas

Display - Minutos

Display - Segundos

20

4.4 - CONTADORES INTEGRADOS

R0(1) R0(2) 1 1 1 1 X X X 0 0 X 0 X X 0

Contador 7490 RG(1) RG(2) QD QC QB QA 0 X 0 0 0 0 X 0 0 0 0 0 1 1 1 0 0 1 X 0 Contagem 0 X Contagem X 0 Contagem 0 X Contagem Contador 74190 CP U/D CE 0 0 ? 1 0 ?

Contagem Crescente Decrescente

PL 1 1

D0-D1-D2-D3 0 0

REFERNCIAS BIBLIOGRFICAS BIGNELL, J. W. e DONOVAN, R. L.. Eletrnica Digital. Volumes 1 e 2, So Paulo: Makron Books, 1995 CAPUANO, F. e IDOETA, I.. Elementos de Eletrnica Digital. So Paulo: rica, 25.a Edio, 1997. CAPUANO, Francisco G.. Exerccios de Eletrnica Digital. So Paulo: rica, 1991. MELO, Mairton de Oliveira. Eletrnica Digital. So Paulo: Makron Books, 1994. MELO, Mairton de Oliveira. Contadores Digitais Aplicaes. Florianpolis: Editora da UFSC, 1985. MALVINO, A. P. e LEACH, D. P.. Eletrnica Digital Princpios e Aplicaes. Volumes 1 e 2, So Paulo: McGraw-Hill, 1987. SZAJNBERG, Mordka. Eletrnica Digital. Rio de Janeiro: Livros Tcnicos e Cientficos Ltda, 1988.

21