INSTITUTO TECNOLGICO SUPERIOR CENTRAL TCNICO

NIVEL TECNOLGICO

SISTEMAS DIGITALES 2
ESCUELA DE ELECTICIDAD

Prctica No 3 Tema: CONTADORES SINCRNICOS

Integrantes: Cristian Guagalango Cristian Juia

Nivel: 3ro C electricidad Ingeniero: Guillermo Escobar Fecha de realizacin: 2012/11/07

OBJETIVOS Disear contadores sincrnicos, utilizando FLIP FLOPs JK.

2. TRABAJO PREPARATORIO 2.1 Consultar los diagramas de pines y el funcionamiento de los contadores sincrnicos. 2.2 Disear contadores sincrnicos mdulo 10 y mdulo 8 MDULO 10 #
QD QC

n
QB QA QD QC

n+1
QB QA

JA

KA

JB

KB

JC

KC

JD

KD

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 0 0 0 0 0 0
1 1 0 X X X X X X

0 0 0 1 1 1 1
0 0 0 X X X X X X

0 1 1 0 0 1 1
0 0 0 X X X X X X

1 0 1 0 1 0 1
0 1 0 X X X X X X

1 X 1 X 1 X 1 X 1 X X X X X X X

X 1 X 1 X 1 X 1 X 1 X X X X X X

0 1 X X 0 1 X X 0 0 X X X X X X

X X 0 1 X X 0 1 X X X X X X X X

0 0 0 1 X X X X 0 0 X X X X X X

X X X X 0 0 0 1 X X X X X X X X

0 0 0 0 0 0 0 1 X X X X X X X X

X X X X X X X X 0 1 X X X X X X

Simplificando las entradas J y K se tiene: JA=KA=1 JB=QAQD K B = QA JC = KC = QAQB JD = QAQBQC K D = QA

MDULO 8 #
C QC

n
QB QA QC

n+1
QB QA JA KA JB KB JC KC

0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 Simplificando las entradas J y K se tiene:

0 0 0 1 1 1 1 0 1 0 0 0 0 1 1 1

0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1

1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

1 x 1 x 1 x 1 x 1 x 1 x 1 x 1 x

x 1 x 1 x 1 x 1 x 1 x 1 x 1 x 1

0 1 x x 0 1 x x 1 0 x x 1 0 x x

x x 0 1 x x 0 1 x x 1 0 x x 1 0

0 0 0 1 x x x x 1 0 0 0 x x x x

x x x x 0 0 0 1 x x x x 1 0 0 0

JA=KA=1

C Qc
QBQA

QD

C Qc

QD

0 1 x

0 1 x x
C

1 0 x x

1 0

QBQA

x x 1

x x 1 0
C

x x 0 1

x x

QA

QA

x
QB

0 1

QB

= +

= +

C Qc QBQA

QD

C Qc

QD

0 0 1

x x x x
C

x x x x

1 0

QBQA

x x x

0 0 1 0
C

1 0 0 0

x x

QA

QA

0 0

x x

QB

QB

= +

= +

2.3 Disear un contador que tenga la siguiente secuencia: 0, 3, 5, 2, 4, 1, 0

#
QC

n
QB QA QC

n+1
QB QA JA KA JB KB JC KC

0 1 2 3 4 5 6 7

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 0 1 0 0 x x

1 0 0 0 0 1 x x

1 0 1 1 0 0 X x

1 x 1 x 0 x x x

x 1 x 0 x 1 x x

1 0 x x 0 1 x x

x x 1 1 x x x x

0 1 0 1 x x x x

x x x x 1 1 x x

Qc QB QA
QA

Qc

Qc QB QA

Qc

x x
QB

0 0

1 0

x x
QB

QA

x 1
QB

x 0

x x

x 1
QB

Qc QB QA
QA

Qc

Qc QB

Qc

1 0
QB

x x

x x

0 1
QB

QA

QA

x x
QB

1 1

x x

x 1
QB

= +

Qc QB

Qc

Qc QB

QA

Qc

QA

0 1
QB

0 1

x x

x x
QB

QA

QA

x x
QB

x x

x x

1 1
QB

PROCEDIMIENTO Armar los circuitos del punto 2.2 y 2.3, verificar su funcionamiento. Los resultados deben se visualizados en un display de 7 Segmentos.

MDULO 10
VCC 5V VCC
2 2 ~1PR 4 1 16 1J 1CLK 1K ~1Q ~1CLR 3 14 1Q 15 4 1 16 1J 1CLK 1K ~1Q ~1CLR 14

U1A

2 ~1PR 1Q

U2B
15 4 1 16 1J 1CLK 1K

2 ~1PR 1Q

U3A
15

U4B
1Q 15

~1PR

16

4 1 16

1J 1CLK 1K

~1Q ~1CLR

14

~1Q ~1CLR

14

R1 5 1 U6A 3 74LS14D 74LS14D R5 330 2 C1 100uF LED5 0 0 U7A 4

74LS76D

10

74LS76D

74LS76D

74LS76D

13 17

11 15 U10B U11C 12 74LS08D 74LS08D 9 R2 330 6 LED2 74LS08D U9A

R3 330 5 LED1

R6 330 7 LED3

R4 330 8 LED4

VCC 5V VCC U8 U5
CA

7 1 2 6 3 5 4

A B C D ~LT ~RBI ~BI/RBO

OA OB OC OD OE OF OG

13 12 11 10 9 15 14

14 18 19 20 21 22 23

A B C D E F G

74LS47N VCC VCC 5V GND

MODULO 8 UP/DOWN
VCC 5V

R1 30 1 U6A 6 74LS14D 74LS14D R5 330 5 2 C1 100uF LED5 0 VCC 5V VCC R2 330 4 U14A U4A 14 74LS08D 16 24 U9A U10A 20 74LS08D 74LS08D
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO 2 ~1PR

U1A
1Q 15

2 ~1PR

U2B
1Q 15

2 ~1PR

U3A
1Q 15

U7A

1J 1CLK 1K

15 17

4 1 16

1J 1CLK 1K

18

1J 1CLK 1K

VCC 1
16

22 1
~1Q 14 16

~1Q ~1CLR 3

14

~1Q ~1CLR

14

~1CLR

74LS76D

74LS76D

74LS76D

19

23

U12A

U11A 21 U13A

74LS04D J1 Key = A

74LS32D

74LS08D 74LS32D VCC 5V VCC U8 U5

CA

OA OB OC OD OE OF OG

13 12 11 10 9 15 14

7 8 9 10 11 12 13

A B C D E F G

74LS47N VCC VCC 5V GND

MODULO 0, 3, 5, 2, 1, 4,0,
VCC 5V VCC 5V
2 ~1PR 4 1 1J 1CLK ~1Q ~1CLR 3 14 1Q 15 4 1 16 1J 1CLK 1K ~1Q ~1CLR 14

U1A

2 ~1PR 1Q

U2B
15 4 1 1J 1CLK

2 ~1PR 1Q

U3A
15 7 1 2 6 3 5 4 A B C D

U8 U5
CA

16 1K

16 1K

~1Q ~1CLR

14

R1 5 U6A U7A

~LT ~RBI ~BI/RBO

OA OB OC OD OE OF OG

13 12 11 10 9 15 14

A B C D E F G

74LS76D

74LS76D

74LS76D 74LS47N VCC

74LS14D

74LS14D R5 330

U10B
1 2

5V U4A
1A 1B
1

GND

74LS08D U11C

1Y 3

C1 100uF LED5 74LS08D

74ALS32M

R4 330

R2 330

R6 330

LED4

LED2

LED3

INFORME

RESULTADOS OBTENIDOS.

En la resolucin de la prctica nos dimos cuenta de que la principal caracterstica de estos contadores radica en la conexin del reloj a todos los flip flops al mismo tiempo. En los asncronos, la seal de reloj se propaga en cascada entre los flip flops. A partir de las tablas de funcionamiento de cada flip flop, es posible obtener las propias de excitacin, las cuales son fundamentales para el diseo.

POSIBLES APLICACIONES PARA LOS CIRCUITOS ARMADOS.

Este circuito permite la medida de tiempos, cantidades de objetos, divisin de frecuencias, intervalos, que correspondan a sus diferentes modulos. Puede ser utilizado para medir velocidades (al recorrer espacios) y distancias (conocida la velocidad con que se recorre), determinacin de intervalos temporales, el contaje recproco de pulsos durante un intervalo de tiempo fijo, etc. Para un diseo con una variable que permita controlar la direccin del conteo (ascendente o descendente), es necesario considerar una tabla con n flip flops ms la variable mencionada. En los contadores sncronos las entradas de reloj de todos los flip flops se conectan juntas a un reloj comn.De esta manera todos los FF cambian de estado simultneamente (en paralelo). De forma similar al contador asncrono de dcadas, un contador sncrono de dcadas cuenta del 0 al nueve, por lo que de nuevo se tiene una secuencia truncada. La diferencia est que debido a que el contador es sncrono, los cambios deben ejecutarse simultneamente en todos los FF en funcin del reloj principal, comn a todos ellos. Esta vez para forzar el paso de 9 a 0 (y no 10) y recomenzar la cuenta, no se utilizan las entradas de CLEAR, que como se mencion en la gua de Flip Flops, son entradas asncronas. En cambio se utilizan compuertas que fuerzan el cambio en forma sncrona. Un problema de los contadores sincrnicos, es que para altas velocidades, la acumulacin de los tiempos de retardo genera un funcionamiento inadecuado. Esto se debe a que cada salida de los Flip Flops, se convierte en seal de reloj para los siguientes, y los ltimos deben esperar que cambien las salidas los anteriores para cambiar estos.Para solventar esta
dificultad, se disean contadores, donde la seal del reloj (CK) es la misma para todos los Biestables.

CONCLUSIONES.

BIBLIOGRAFA. www.Contadores - Tienda de electronica.com