UNIVERSIDAD ESTATAL DE MILAGRO

UNIDAD CIENCIAS DE LA INGENIERA

CARRERA DE INGENIERA EN SISTEMAS COMPUTACIONALES

FLIP FLOP RS

MARGORY SOLANGE SOLIS FIGUEROA

SISTEMAS DIGITALES

ING. MIGUEL CEDILLO

INVESTIGACIN

24 DE ENERO DEL 2013

3 A1 ING. SISTEMAS

margorysolis@hotmail.com

FLIP-FLOP Los circuitos lgicos se clasifican en dos categoras. Los grupos de puertas descritos hasta ahora, y los que se denominan circuitos lgicos secunciales. Los bloques bsicos para construir los circuitos lgicos secunciales son los flip -flops. La importancia de los circuitos lgicos se debe a su caracterstica de memoria. Los flip - flops tambin se denominan "cerrojos", "multivibradores biestables" o "binarios". FLIP-FLOPS RS Este es el flip - flop bsico, su smbolo es el siguiente:

Figura 1: Smbolo lgico de un flip-flop SR El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del smbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0. El flip-flop RS se puede construir a partir de puertas lgicas. A continuacin mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.

Figura 2: Circuito equivalente de un flip-flop SR

Entradas Modo de operacin R Prohibido Set Reset Mantenimiento Tabla 1: Tabla de verdad del flip-flop SR 0 0 1 1 S 0 1 0 1

Salidas Q 1 1 0 Q 1 0 1

No cambia

Observar la realimentacin caracterstica de una puerta NAND a la entrada de la otra. En la tabla de la verdad se define la operacin del flip-flop. Primero encontramos el estado "prohibido" en donde ambas salidas estn a 1, o nivel ALTO. Luego encontramos la condicin "set" del flip-flop. Aqu un nivel BAJO, o cero lgico, activa la entrada de set(S). Esta pone la salida normal Q al nivel alto, o 1. Seguidamente encontramos la condicin "reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo en reset) la salida normal Q. La cuarta lnea muestra la condicin de "inhabilitacin" o "mantenimiento", del flip-flop RS. Las salidas permanecen como estaban antes de que existiese esta condicin, es decir, no hay cambio en las salidas de sus estados anteriores. Indicar la salida de set, significa poner la salida Q a 1, de igual forma, la condicin reset pone la salida Q a 0. La salida complementaria nos muestra lo opuesto. Estos flip-flop se pueden conseguir a travs de circuitos integrados. Funcionamiento En el circuito del flip-flop, las entradas S y R son las de control. Si estamos tratando con un circuito formado por compuertas del tipo NOO las entradas ejercen control slo si estn en el estado lgico correspondiente a un 1. Si suponemos que S=R=0 podemos ignorar esas entradas y concentrarnos en la salida del circuito que forman las otras dos entradas de las que s dependen las compuertas. Si suponemos que Q 1, la salida de la compuerta superior es un cero que es consistente con los smbolos utilizados y Q=0. Supusimos en un principio, para llegar a este resultado, que Q 1, y ahora debemos

comprobar esta suposicin. Observemos que las dos entradas a la compuerta inferior son 0 por lo que su salida es 1. Adems de las entradas R y S posee una entrada C de sincronismo. Esta entrada lo que haces es permitir o no el cambio de estado del FF.

Tabla de verdad

Conclusin
Un Flip-flop puede tener dos tipos de entradas: sncronas y asncronas. Las entradas asncronas son aquellas que modifican la salida nada ms produciendo el cambio en la entrada.

Las entradas sncronas son aquellas donde una vez que se ha introducido el dato en ellas, hay que esperar un pulso exterior del clock para que la salida quede afectada segn ese dato introducido en la entrada.

Y el flip-flop rs tiene dos entradas normalmente asncronas, llamadas set o reset (S) y clear o reset (R), y dos salidas Q y /Q.

Un 1 en el set pone la Q en nivel 1 y un 1 en el reset pone la Q en nivel 0.