Академический Документы
Профессиональный Документы
Культура Документы
2 Objectifs
Les objectifs de ce TP sont d’une part d’acquérir une première familiarisation avec les modèles
de comportement des transistors MOS et d’autre part de découvrir expérimentalement (par la mesure)
la caractérisation d’un modèle simple de transistor.
L’utilisation de la maquette (voir le schéma de la table 6) et celle de l’oscilloscope sont décrites
en annexe.
• VS S = 0V : court-circuit entre
masse (gnd) et VS S
• Ve : signal triangulaire
• Vmax = +10V
• T = 10ms
• MN1 = N MOS
• R = 1kΩ
Question 3.1 Montrer que le transistor passe alternativement du régime bloqué au régime saturé. En
déduire l’expression théorique de Ids fonction de Vgs , en négligeant l’effet de modulation de longueur
de canal (effet Early).
Question 3.2 Réaliser le montage du tableau 1 et faire apparaître sur l’oscilloscope en mode XY, la
courbe Ve − Vds = R · Ids = f (Vgs ), à l’aide des voies A et B connectées selon le schéma.
Question 3.3 Extraire la valeur des paramètres Kn et VT 0N du transistor, à partir de deux mesures,
genre Ids1 = 1mA pour Vgs1 et Ids2 = 4mA pour Vgs2 . Nous obtenons :
r
Ids2
Ids1 Vgs1 − Vgs2
• VT = r soit : VT = 2Vgs1 − Vgs2
Ids2
−1
Ids1
p Ids2
p
− Ids2 2
• Kn = soit : Kn =
1mA
2
Vgs2 − Vgs1 Vgs2 −Vgs1
• VS S = 0V : court-circuit entre
masse (gnd) et VS S
• VG = tension continue
• Ve = signal triangulaire
• Vmax = +10V
• T = 10ms
• MN1 = N MOS
• R = 1kΩ
Question 3.4 Réaliser le montage du tableau 2 et faire apparaître sur l’oscilloscope de la même
manière que précédemment, la courbe Ve − Vds = R · Ids = f (Vds ).
Question 3.5 Expliquer la forme du lieu de l’extémité de la courbe Ids = f (Vds ) lorsque Vgs varie,
c’est à dire le lieu du point Mext Vemax , Vgs . Retrouver l’équation de ce lieu en exprimant Ids en
fonction de Vemax , Vds et de R.
Question 3.6 Que peut on dire de la pente de la courbe Ids = f (Vds ) dans la zone de saturation ?
Question 3.7 Réaliser le montage du tableau 3 et faire apparaître sur l’oscilloscope de la même
manière que précédemment, la courbe Ve − Vds = R · Ids = f (Vds ).
Question 3.8 Régler la valeur de VG afin d’obtenir la même intensité du courant Ids pour les différents
points de mesure spécifiés dans le tableau 4. Vérifer, par l’allure de la courbe et pour chaque point de
mesure, que le transistor est en régime saturé.
Question 3.9 Extraire les différentes valeurs de la tension de seuil VT et les comparer à celles du
modèle comportemental présenté sur le graphe de la figure 4. Vérifier à postériori que le transistor est
bien en régime saturé.
• VS S = [−5V, 0V] :
tension continue négative
• VG = [0V, +10V] :
tension continue positive
• Ve : signal triangulaire
• Vmax = +10V
• T = 10ms
• MN2 = N MOS
• R = 1kΩ
L’inverseur est un circuit actif, alimenté entre VS S = 0V et VDD par une tension continue positive.
Il réalise la fonction amplification-inversion qui est une fonction élémentaire de l’électronique analo-
gique (0V ≤ Ve ≤ VDD ) comme de l’électronique numérique (Ve = 0V = ”0” ou Ve = VDD = ”1”).
CMOS caractérise la technologie utilisée pour réaliser le circuit. Cette technologie permet de
construire dans un même cristal semi-conducteur, des transistors MOS de type N et des transistors
MOS de type P.
La fonction de transfert est la caractéristique V s = f (Ve ) (graphe du tableau 5). La tension notée
Vbasc correspond à la valeur de la tension d’entrée Ve au moment du basculement de l’inverseur d’un
état statique à l’autre.
Question 3.11 Expliquer sa forme et retrouver les équations des droites définissant les différentes
zones de fonctionnement des 2 transistors.
• VDD = +10V :
tension continue
• VS S = 0V : court-circuit
entre masse (gnd) et VS S
• Ve : signal triangulaire
• Vmax = +10V
• T = 10ms
4 Annexes
4.1 Maquette expérimentale
4.1.1 Câblage de la maquette
Le TP utilise une maquette expérimentale (schéma de la table 6) permettant d’accéder à 3 transis-
tors NMOS et à 3 transistors PMOS organisés en deux rangées.
• S : Source
• G : Grille
• D : Drain
• B : Bulk (suBstrat)
Pour que les transistors NMOS et PMOS fonctionnent correctement il convient de respecter les
règles suivantes durant tout le TP :
• Le substrat des transistors PMOS (connexion nommée Vdd ) doit toujours être à la tension maxi-
mum (la plus positive) du montage,
• Le substrat des transistors NMOS (connexion nommée V ss ) doit toujours être à la tension mi-
nimum (la plus négative) du montage.
Il est possible d’injecter ou de prélever un signal par les deux prises co-
axiales (appelées aussi "BNC") situées sur les cotés de la maquette. Rap-
pelons que dans de telles prises sont connectés à la fois :
• le signal : sur l’âme du coaxial (le fil central), elle même reliée à la prise
"mini banane" marquée "E" pour l’une, et marquée "S " pour l’autre,
• la masse : sur le blindage du coaxial, lui même relié à l’équipotentielle
"gnd" de la maquette.
T. 9 – Signaux d’entrée et de sortie
La table 10 résume d’une part les conditions normales d’utilisation des transistors NMOS et
PMOS et d’autre part les équations simplifiées du courant Ids entre le Drain et la Source, en fonction
de leur conditions de fonctionnement. Les symboles utilisés sont :
• VDD : tension continue positive d’alimentation
(circuit supposé être alimenté entre 0V et VDD ),
• VT 0N : tension de seuil du transistor NMOS : à Vbs = 0V, VT 0N > 0V,
• VT 0P : tension de seuil du transistor PMOS : à Vbs = 0V, VT 0P < 0V,
• k : facteur de transconductance :
kn = µ0n · Cox0 et k p = µ0p · Cox
0 ,
• K : coefficient de conduction :
k W
Kn = k2n WLnn et K p = 2p L pp ,
• λ : coefficient de modulation de longueur de canal (effet Early) :
λn = VEn1·Ln et λ p = VE p1·L p
• VEG : tension effective de grille (pour le NMOS et pour le PMOS) :
VEG = Vgs − VT ,
• Vdssat : tension de pincement ou de saturation (pour le NMOS et pour le PMOS) :
Vdssat = Vgs − VT .
La valeur absolue de la tension de seuil VT augmente lorsque la valeur absolue de la tension Vbs
augmente. Le modèle comportemental de cette variation est : | VT |=| VT 0 | + | f (Vbs |). La courbe de
cette fonction sera le plus souvent fournie comme dans la figure 4.
La valeur de VT 0 et celles des paramètres de la fonction f (Vbs ), sont propres à une technologie de
fabrication. Pour une même technologie, ces valeurs différent pour le NMOS et pour le PMOS.