You are on page 1of 11

3

INTERFACES
3.1 ESTRUCTURA DE LAS INTERFACES SERIE V
En este captulo presentamos las interfaces entre los dispositivos de comunicaciones. stas fueron organizadas coherentemente a travs de foros del UIT-T y de otras instituciones. La mayora incluyen especificaciones de sealizacin entre el equipo terminal de datos (DTE) y el equipo terminal del circuito de datos (DCE). De manera limitada incluyen procedimientos para la sealizacin entre dos DTEs. Para empezar presentamos su definicin.
Una interface es la frontera definida por caractersticas de interconexin fsicamente comunes, la cual tiene seales de intercambio adecuadamente definidas.

En este captulo trataremos las interfaces de la serie V del UIT-T (figura 3.1) y despus las interfaces generadas por la EIA y la TIA. En primer lugar, abordaremos las normas V.10 y V.11, y luego la V.28; a continuacin, los circuitos de interconexin V.24 y, finalmente, las interfaces V.35 y V.36. 3.1.1

General

V.10 Circuitos de intercambio desbalanceados V.24 Definicin de circuitos de intercambio

V.11 Circuitos de intercambio balanceados V.25 Equipo de respuesta automtica

V.25 bits Equipo de V.28 Circuitos elctricos V.10 respuesta automtica desbalanceados Esta recomendacin, titulada Caractersticas elcV.14 Start-stop sobre enlaces tricas de los circuitos de enlasncronos ce asimtricos de doble corriente para uso general con Figura 3.1 Normas sobre interfaces de la serie V equipo de circuitos integrados en la transmisin de datos, especifica conexiones no balanceadas. El trmino no balanceado en este contexto significa que cada circuito de interface tiene un conductor vivo y comparte una tierra comn con los dems circuitos. Los voltajes se miden con respecto a tierra. Esta recomendacin norma las interfaces de pares almbricos entre el terminal (DTE) y el mdem (DCE) pero, con modificaciones, es apropiada para el cable coaxial. La V.10 es similar a la V.28 (que discutiremos ms adelante en este captulo). La diferencia principal es que la V.10 permite velocidades de transmisin hasta 100 Kbps y la V.28, slo hasta 20 Kbps. Los niveles de voltaje de la V.10 estn entre +0.3 y -0.3 voltios y la longitud mxima de cable permitida es de 10 metros. En la figura 3.2 se puede apreciar la representacin funcional de un circuito de intercambio de esta norma. En su anexo A se indicar la manera de conectar la interface V.10 con la V.28. En su anexo B se definir su uso para el cable coaxial.

27

C AP . 3 I NTERFACES

3.1.2

V.11

Cable de Generador Carga Esta recomendacin se titula en el interconexin libro azul como: Caractersticas Terminacin del elctricas de los circuitos de enlace cable (vase la Receptor obsservacin 3) simtricos de doble corriente para Conductor de seal uso general con equipo de circuitos A A' integrados en la transmisin de datos especfica conexiones balanceadas. La figura 3.3 muestra el Z1 G R diagrama funcional de esta norma. El trmino balanceado en B' Retorno comn este contexto significa que cada cirC VB C' cuito de interface tiene dos conductores: uno para la seal y otro para Figura 3.2 Circuitos de intercambio desbalanceados, segn el retorno. Un circuito de enlace sinorma V.10 mtrico consiste en un generador simtrico conectado a un receptor simtrico mediante un par de interconexin simtrico. En un generador simtrico, la suma algebraica de los potenciales de sus dos terminales con respecto a tierra debe ser constante para todas las seales transmitidas. Cable de interconexin Carga Generador El generador y los composimtrico nentes de carga estn concebidos de Terminacin del tal modo que la interferencia mutua cable Receptor con circuitos de enlace adyacentes A A' sea mnima. Esta tcnica se conoce como sealizacin diferencial y trabaja bien en ambientes ruidosos. Z G R Los umbrales del receptor son +0.3 y -0.3 voltios. Sus caracteB' B rsticas elctricas le permiten una velocidad de transmisin de hasta 10 Mbps. Consecuentemente, esta recomendacin se emplea en sisteC' C mas que requieren velocidades altas V de transferencia de datos, tales como redes de rea local. Punto de enlace del generador Vac
Punto de enlace del generador Vab Punto de enlace de la carga

Punto de enlace de la carga

Vcb

Vca

Figura 3.3 Circuitos de intercambio balanceados de la V.11

3.1.3

V.24

Esta norma titulada Lista de definiciones de los circuitos de intercambio entre equipos terminales de datos y equipos terminales de circuito de datos es una de las ms ampliamente usadas y su importancia radica en que define las funciones de los circuitos de intercambio que existen entre el DTE (terminal) y el DCE (mdem o multiplexor o concentrador o nodo). Sin estas definiciones no sera posible conectar equipos de diferentes marcas. Norma los circuitos de intercambio para transferir las seales de datos, de control, de temporizacin y tierra. Esta norma no especifica las caractersticas elctricas, ni las dimensiones fsicas de los circuitos y sus correspondientes conectores, los cuales son establecidos por normas como la V. 10, V. 11 y V. 28. Para las dimensiones fsicas se utiliza la norma 2110. La V. 24 es, en un sentido, un superconjunto de normas y los vendedores eligen los circuitos apropiados para sus productos.
28

C AP . 3 I NTERFACES

Esta norma se aplica a: a) Comunicaciones sncronas y asncronas. b) Lnea dedicadas y lneas conmutadas. c) Circuitos de 2 y de 4 hilos. d) Circuitos punto a punto y multipunto. e) Ciertas redes pblicas de datos. Tiene dos grupos de circuitos: serie 100 y serie 200. Los circuitos de la serie 100 se muestran en el cuadro 1/V.24 del anexo A, donde se da la norma V.24. Los circuitos de la serie 200 se usan discrecionalmente segn la aplicacin. A continuacin desarrollamos las caractersticas mecnicas, elctricas, funcionales y de procedimiento de la norma V. 24. 3.1.3.1 Caractersticas mecnicas Se refieren a la conexin fsica que debe adoptarse. Se rige por la ISO 2110 (vase la figura 3.4). En teora debe conectarse un cable de 25 hilos, en la prctica se usan slo cerca de 10 hilos. 3.1.3.2 Caractersticas elctricas Se refieren a los niveles de voltaje y la temporizacin de las seales. El DTE y el DCE deben usar: a) el mismo cdigo (por ejemplo: NRZ - L) b) el mismo nivel de voltaje para determinado dgito: V =1 y V + = 0 c) los elementos de seal deben tener la misma duracin

25
Figura 3.4 Conector de 25 pines 2110 de la ISO

3.1.3.3 Caractersticas de procedimiento stas especifican la secuencia de los eventos para transmitir y recibir datos, basada en las caractersticas funcionales. A continuacin presentamos en la tabla 3.1 de los circuitos V.24 ms importantes, agrupados de acuerdo a sus caractersticas funcionales.
103 104 105 106 107 109 108 / 2 108 / 1 110 125 111 113 114 115 101 102 141 142 TD RD RTS RFS DSR DRSD (DCD) DTR CDSL SQD RI a) Seales de datos Datos generados por TERMINAL Datos recibidos por MODEM b) Seales de control TERMINAL desea transmitir MODEM listo para transmitir (Respuesta a RTS) MODEM listo para operar El MODEM recibe seal portadora TERMINAL listo para operar Conectar el MODEM a la lnea Calidad de la seal recibida MODEM recibe seal de timbrado Seleccionar entre dos velocidades c) Seales de temporizacin Reloj de transmisin desde el TERMINAL Reloj de recepcin desde el MODEM Reloj externo d) Seales de tierra Seal de tierra de chasis (proteccin) Seal de tierra de retorno de seales e) Seales de prueba Lazo de prueba local Indicador de estado de prueba Hacia el MODEM TERMINAL MODEM TERMINAL TERMINAL TERMINAL MODEM MODEM TERMINAL TERMINAL MODEM MODEM TERMINAL TERMINAL --------------------MODEM TERMINAL PIN 2 3 4 5 6 8 20 20 21 22 23 24 15 17 1 7 18 25 EIA BA BB CA CB CC CF CD CG CE CH DA DB DD AA AB LL TM

TC RC EC PG SG

Tabla 3.1 Principales circuitos de intercambio V.24 29

C AP . 3 I NTERFACES

3.1.3.4 Caractersticas funcionales stas especifican las funciones que deben realizarse asignando significado a cada uno de los circuitos de intercambio. stas se pueden clasificar en las siguientes categoras: Seales de datos. DTE Seales de temporizacin. DTE modem modem V.24 V.24 Seales de control. enlace EIA 232 EIA 232 Seales de tierra. Host Seales de prueba (V.54). DTE ready DTE ready Seales de canal secundario. CD/108.2(20) CD 108.2(20) 3.1.3.5 Ejemplos de operacin de los circuitos de intercambio V.24 En las figuras 3.5 y 3.6 se muestran ejemplos de la operacin en half duplex y full duplex. 3.1.4 V. 28 Esta recomendacin titulada Caractersticas elctricas de los circuitos de enlace asimtrico para transmisin por corriente doble define las caractersticas elctricas de la interface (transmisin y recepcin) entre mdem y terminal. La figura 3.7 muestra el circuito de enlace equivalente. Sus caractersticas son: a) La resistencia de corriente continua (DC) en la recepcin estar entre 3000 y 7000 y su capacitancia no debe ser mayor de 2500 pF. b) El voltaje del transmisor (driver) no ser mayor de 25 v. Deber generar un voltaje entre 5 y 15 v para el rango de 3000 y 7000 . c) Los estados de la seal de temporizacin son: Estado activo (ON), un voltaje ms positivo que +3 v, y estado inactivo (OFF), un voltaje ms negativo que 3 v. d) Los estados de la seal son: un 1 binario corresponde a un voltaje ms negativo que 3 v y un 0 binario a un voltaje ms positivo que +3 v. e) La regin de transicin est entre +3 y 3 v. No hay seal definida all.
CC 107(6) CA 105(4) CB 106(5) BA 103(2) DB 114(15) CA 105(4) CB 106(5) CF 109(8) Temporizacin Request to send (off) Clear to send (off) Signal detect Portadora (off) Data set ready Request to send Clear to send
Portadora Datos de usuario

Data set ready

CC/107(6)

Signal detect

CF/109(8) BB/104(3)

Temporizacin Signal detect (off)

DD/115(17) CF/109(8)

Request to send
Portadora Datos de usuario

CA/105(4) CB/106(5) BA/103(2)

Clear to send

BB 104(3) DD 115(17) Temporizacin Signal detect (off) Portadora (off) Temporizacin Request to send Clear to send

DB/114(15) CA/105(4) CB/106(5)

CF 109(8)

Figura 3.5 Operacin half duplex

DTE Modem
V.24 EIA 232 enlace

Modem

DTE
V.24 EIA 232

CD/108.2(20) CC/107(6) CA/105(4) CB/106(5) CF/109(8) BA/103(2) DB/114(15) BB/104(3) DD/115(17)

DTE ready Data set ready Request to send Clear to send Signal detect Carnes User data Temporizacin User data Temporizacin

DTE ready Data set ready Request to send Clear to send Signal detect

Host CD/108.2(20) CC/107(6) CA/105(4) CB/106(5) CF/109(8) BB/104(3)

Temporizacin

DD/115(17) BA/103(2)

Temporizacin

DB/114(15)

Donde XX/YYY(ZZ) XX = designacin EIA 232 D de circuitos de intercambio YYY = designacin de circuitos de intercambio V.24 (ZZ) = Asignacin de pines ISO 2110) = canal Full duplex transportando datos en ambas direcciones

Figura 3.6 Operacin full duplex 30

C AP . 3 I NTERFACES

f) La mxima velocidad de transmisin de esta norma es 20.000 bps. 3.1.5 V.35 Esta interface es una combinacin de la norma V.35 y la EIA 232 y no es un verdadero conector CCITT. Todos los terminales de datos y de temporizacin se adhieren a la norma V.35 (circuitos balanceados y bajos voltajes) y las seales de control son voltajes EIA 232 (desbalanceados). Las tensiones segn la V.35 difieren de la recomendacin V.11, pues fue una de las primeras recomendaciones para interfaces. Para los pines segn V.35 (balanceados) tenemos:
Nivel lgico Voltajes (V.35) 1 - 0,55 v +/- 20 % 0 + 0,55 v +/- 20 % V.11 - 0,3 a - 6 v + 0,3 a + 6 v

Generador Ro

Punto de enlace Circuito de enlace

Carga

Lnea de demarcacin

R1 C1 E1 V1

Vo

Co

Tierra de sealizacin o retorno comn (circuitos 102 201)

Y para los pines segn RS-232 (desbalanceados) (segn V.28)


Nivel lgico 1 0 Voltajes (V.28) - 3 a - 15 v + 3 a + 15 v V.10 - 0,3 a - 6 v + 0,3 a + 6 v

Donde: Vo : tensin del generador en circuito abierto; Ro : resistencia efectiva total en corriente continua, asociada al generador, medida en el punto de enlace; Co : capacidad efectiva total asociada al generador, medida en punto de enlace; V1 : tensin en el punto de enlace con relacin a tierra de sealizacin o retorno comn; C1 : capacidad efectiva total asociada a la carga, medida en el punto de enlace; R1 : resistencia efectiva total en corriente continua, asociada a la carga, medida en el punto de enlace; E1 : tensin de carga en circuito abierto (tensin de polarizacin). Figura 3.7 Circuito desbalanceado segn norma V.28

Todos los pines de datos y de temporizacin se aaden a la especificacin V.35 que son circuitos balanceados y de bajo voltaje. Sin embargo, todos los pines de control son voltajes EIA-232 desbalanceados. Adems, ellos han incluido los pines CCITT en sus descripciones de la V.35, pero ellos no son usados en el conector tipo DDS de 56 Kbps; los aspectos tales como temporizacin externa, lazos de realimentacin y modos de prueba no estn disponibles. Las funciones de prueba, lazo (loop) local y lazo (loop) remoto se asignan de acuerdo a cada fabricante En la tabla 3.2 se presenta la asignacin de pines (pin out). En la figura 3.8 se presenta el conector macho y sus posiciones de letras. Ntese que las funciones del CCITT V.35 estn a la derecha y las funciones EIA 232 estn a la izquierda.

Funciones tipo EIA-232 C A D B F E J L H K N M

Funciones tipo V-11 S W AA EE KK P T R U Y CC HH MM X BB FF LL V Z DD JJ NN

Figura 3.8 Conector macho V.35

3.1.6 V.36 Esta interface tiene una velocidad de transmisin recomendada de 48 a 72 Kbps. La recomendacin V.10 define las caractersticas elctricas de sus lneas desbalanceadas de control y comando. Las lneas balanceadas de datos y temporizacin son normadas por la recomendacin V.11. Las funciones de las otras lneas de interface son definidas por la norma V.24 y tiene un conector de 37 pines (norma ISO 4902). Sus pines se dan en la tabla 3.3.
31

C AP . 3 I NTERFACES
PINES DEL TIPO V.35
P IN N OMBRE F UNCIN
DTE

- DCE

N ORMA

P S R T Y AA V X U W Z BB CC DD EE FF HH JJ KK LL MM NN A B C D E F H J k L M N

TxD -A TxD -B RD - A RD - B TxC - A TxC - B RxD - A RxD - B XTC - A XTC - B

Transmisin de datos pin A Transmisin de datos pin B Recepcin de datos pin A Recepcin de datos pin B Reloj de Transmisin pin A Reloj de Transmisin pin B Reloj de recepcin pin A Reloj de recepcin pin B Reloj Externo de datos pin A Reloj Externo de datos pin B No asignado No asignado No asignado No asignado No asignado No asignado No asignado No asignado No asignado No asignado No asignado No asignado PINES DEL TIPO RS -232 Tierra de chasis (Frame Ground) Tierra de seal (Signal Ground) Request To Send Clear To Send Data Set Ready Detector de portadora Data Terminal Ready Indicador de timbrado Test local No asignado No asignado No asignado

V.35 V.35 V.35 V.35 V.35 V.35 V.35 V.35 V.35 V.35

FG SG RTS CTS DSR DCD DTR RI Test

RS-232 RS-232 RS-232 RS-232 RS-232 RS-232

Tabla 3.2 Designacin de pines de la interface V.35


ABREVIATURAS SEGN V. 24, V.10 Y V.11 102 102 a 102 b 103 a 103 b 104 a 104 b 105 a 105 b 106 a 106 b 107 a 107 b 109 a 109 b 113 a 113 b 114 a 114 b 115 a 115 b DESIGNACIN DE LAS LNEAS DE INTERFACE CANAL PRINCIPAL Tierra de seal o retorno comn Retorno comn del DTE Retorno comn del DCE Transmisin de datos Recepcin de datos Request To Send Ready For Sending Data Set Ready Data Channel Received Line Signal Detector (Data Carrier Detect DCD) Seal de Temporizacin para transmisin desde el DTE Seal de Temporizacin para transmisin desde el DCE Seal de Temporizacin de recepcin desde el DCE PIN 19 37 20 4 22 6 24 7 25 11 29 9 27 13 31 17 35 5 23 8 26 14 10 18

PRUEBAS DE OPERACIN 140 Prueba de mantenimiento Loopback 141 Loopback local 142 Indicador de prueba Nota: Cuando se usa blindaje, este se debe conectar al pin 1.

Tabla 3.3 Configuracin de pines y circuitos de la norma V.36 32

C AP . 3 I NTERFACES

3.1.7 X.21 Para usar menos circuitos, una alternativa es tener mayor lgica en la interface DTE-DCE. ste es el enfoque del X.21. Actualmente el X.21 no se utiliza a nivel lgico, aunque s a nivel fsico. La figura 3.9 muestra el conector de 15 pines y la tabla 3.4, sus designaciones.

DTE
8 2 9 3 10 4 R(B) Recepcin 11 I(A) 5 I(B) Indicaciones 12 S(A) Temporizacin 6 13 S(B) Temporizacin G T(A) T(B) Transmisin C(A) C(B) Controles R(A)

DCE
8 2 9 3 10 4 11 5 12 6 13

3.2 NORMAS DE INTERFACES EIA / TIA


Algunas interfaces de datos bsicas han tenido recientemente cambios mayores. Es importante comprender completamente nuestros requerimientos de interface, debido a que ellos son el mayor problema para una instalacin exitosa. De all es imperativo que las interfaces representen gran parte del planeamiento de una red.
NOMBRE

Figura 3.9 Interface balanceada X.21. Los nmeros se refieren a los pines del conector ISO 4903
FUNCIN

Direccin hacia

Tierra de seal ( G ) Retorno comn del DTE (Ga) Transmitir ( T ) Recibir ( R ) Control ( C ) Indicacin ( I ) Seal de temporizacin Temporizacin de byte

DCE DCE DTE DCE DTE DTE DTE

Transporta datos de usuario as como informacin de control de red, dependiendo del estado de ( I ) y ( C ). Lo mismo que ( T ) pero en direccin opuesta. Da informacin de control al DCE ( p.e.: desconexin ON / OFF) Proporciona indicadores al DTE ( p.e.: inicio de una fase de transferencia de datos transparentes) Proporciona temporizacin de bit Proporciona temporizacin de byte ( 8 bits)

Tabla 3.4 Descripcin de los circuitos de la interface X.21

La Asociacin de Industrias Electrnicas y de Telecomunicaciones (Electronic/Telecommunications Industries Association EIA/TIA) y el Instituto de Ingenieros Elctricos y Electrnicos (Institute of Electrical and Electronic Engineers - IEEE) ofrecen la mayor parte de normas de ingeniera para equipos de comunicaciones. El Instituto Americano Nacional de Normas (American National Standard Institute - ANSI) valida los documentos que son slidos y que no entran en conflicto con otras normas. Sobre los aos la terminologa ha cambiado para reflejar las normas internacionales, pero la actividad de la International Electrotechnical Commision IEC no ha progresado lo suficiente para hacer una comparacin entre documentos. El fin de las normas es reducir los problemas 1. EIA/ TIA 232E 8. RS 449 cuando se conectan equipos de diferentes fa2. EIA/ TIA-232E Alt A 9. RS 485 bricantes. Como se dijo, los fabricantes se to3. RS 422 A 10. RS 488 man libertades cuando interpretan las normas. 4. RS 423 A 11. ANSI / EIA-530 La EIA/TIA es un buen ejemplo de que la in5. RS 357 12. EIA/ TIA-574 dustria reconoce la inhabilidad para controlar a 6. RS 366 13. RJ-11 los fabricantes al tomar decisiones unilaterales. 7. RS 408 14. RJ-12 Su tarea en el proceso de seleccin es determinar las diferencias entre interfaces de distintos Tabla 3.5 Relacin de interfaces EIA / TIA fabricantes. En la tabla 3.5 las presentamos.
33

C AP . 3 I NTERFACES

3.2.1 EIA/TIA 232E (25 PINES) En julio de 1991 la norma bsica EIA-232 fue revisada para, entre otras cosas, eliminar la norma EIA-232D (una interface de 9 pines) ya que haba un malentendido muy difundido de que ste era un reemplazo para el antiguo EIA RS-232. La norma de reemplazo para la interface de 9 pines es la ANSI/EIA/TIA-574-1990 EIA-574. Otra mayor revisin con EIA-232E fue la introduccin de una interface ms pequea llamada EIA-232E Alt A - una interface de 26 pines. sta pudo ser la interface del futuro por ser similar a la interface de 9 pines, pero con mucha ms capacidad. La interface EIA-232 est limitada a 20 Kbps, por lo que para mayores velocidades se recomienda: La norma EIA-530 (que es un reemplazo de la norma EIA-449) La norma EIA-561 (tipo RJ45 o miniatura de ocho conectores) La norma EIA-574 (reemplazo de 9 pines para el EIA-232B) La norma EIA-232 tiene conector macho para el equipo terminal de datos (Data Terminal Equipment - DTE) y conector hembra para el equipo de comunicacin de datos (Data Communication Equipment - DCE). Por ello para interconectar dos equipos es necesario verificar ntegramente los pines asignados en los manuales del fabricante. Los vendedores a menudo usan la convencin del gnero para esta interface. Sin embargo, el conector EIA-232E Alt A es hembra tanto para los equipos de terminal como de comunicaciones y el cable tiene conectores machos en ambos lados. ste es un enfoque muy lgico porque ya no es necesario adivinar el gnero del conector a usar. Mientras la EIA-232 describe las caractersticas fsicas de la interface, la norma EIA334A especifica la calidad de seal y la norma EIA-363 para sistemas no sncronos. Los voltajes de los datos transmitidos deben estar entre 5 y 15 v cuando se miden sobre una carga de prueba de 3000 a 7000 y los datos recibidos deben estar entre 3 y 15 v. El voltaje a circuito abierto del transmisor no debe exceder 25 v con respecto a la tierra de seal. Tambin son importantes los tiempos de subida y bajada de la seal. Por varios aos el EIA dio a varios circuitos designaciones alfabticas mientras el ITU-T us un cdigo de tres dgitos. La tendencia internacional actual es usar la nomenclatura de esta ltima. Ntese que para un enlace particular no se usan todos los pines. Algunos se especializan para mdems con velocidad seleccionable, otros para servicios conmutados o con temporizacin externa. La descripcin de pines se hizo en la interface V.24/V.28. 3.2.2 RS 422 A TIPO DE SEAL LONGITUD (M) VELOC. MX. DE TRANSMISIN Esta interface, llamada Interface 10 1 Mbps RS-422A/ V.11 de circuitos elctricos balancea100 100 Kbps dos diferenciales, usa circuitos (No terminada) 1000 10 Kbps de voltajes diferencial balancea10 10 Mbps RS-423A/ V.11 dos, lo que permite transmitir has100 1 Mbps ta varios Mbps y ms de 1000 m. (Terminada) 1000 100 Kbps En la tabla 3.6 se dan las velociTabla 3.6 Velocidades de transmisin. Normas RS-422A y RS-423A dades mximas de transmisin de las RS-422-A. Es totalmente compatible con las recomendaciones V.11 y X.27. Un circuito tpico se muestra en la figura 3.10. Esta mayor performance se logra porque un transmisor diferencial emite seales gemelas de igual voltaje y polaridad opuesta por cada bit 1 bit 0. En el otro extremo del circuito, el receptor es sensible slo a la diferencia entre las dos seales sobre sus dos entradas, de tal modo que el ruido que se introduce a ambos hilos no afectar la operacin de este receptor. Por eso se dice que los receptores diferenciales tienen buenas propiedades de rechazo de modo comn. 3.2.3 RS 423 A Llamada Caractersticas elctricas de circuitos digitales de interface de voltaje desbalanceado, es similar a la EIA RS-232 C. Es una norma derivada de la RS-422-A, y puede usarse para aceptar voltajes desbalanceados de una interface EIA-232-D con un receptor diferencial. Sus caractersticas se aprecian en la tabla 3.7.
34

C AP . 3 I NTERFACES

Un parmetro crucial de cualquier lnea de transmisin es su impedancia caracterstica (Z0), porque un receptor absorber toda la seal recibida slo si la lnea termina en una resistencia igual a Z0. Si no tiene este valor se producirn reflexiones de la seal recibida que la distorsionarn. Los valores de Z0 varan de 50 a 200 . 3.2.4 RS 366 EQUIPO DE LLAMADA AUTOMTICA Esta norma define las caractersticas mecnicas, elctricas y funcionales de la interface del equipo de llamada automtica (Automatic Calling Unit) colocado entre el
PIN 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 CIRCUITO Shield SI Reservado SD ST RD RS RT CS LL DM TR RR RL IC SF/SR* TT TM SG RC Reservado SD ST RD RS RT CS IS DM TR RR SS SQ NS TT SB SC DESCRIPCIN Signalling Rate Indicator Send Data Send Timing Receive Data Request so Send Receive Timing Clear to Send Loop Local Data Mode Terminal Ready Receiver Ready Remote Loopback Incoming Call Select Frequency (Signalling Rate Selector) Terminal Timing Test Mode Signal Ground Receive Common Send Data Send Timing Receive Data Request so Send Receive Timing Clear to Send Terminal In Service Data Mode Terminal Ready Receiver Ready Select Standby Signal Quality New Signal Terminal Timing Standby Indicator Send Common

TIPO DE SEAL RS-423A/ V.10 (No terminada)

LONGITUD (M) 10 100 1000

VELOC. MX. DE TRANSMISIN 100 Kbps 10 Kbps 1 Kbps

Tabla 3.7 Seales de los circuitos RS-423-A


CATEG. II I I I I I I II I I I II II II I II I II I I I I I I II I I I II II II I II I CIRCUITO EQUIVALENTE RS 232C Selector de velocidad de sealizacin Transmisin de datos Clock de transmisin desde mdem Recepcin de datos Request so Send Clock de recepcin desde mdem Clear to Send Loop local Data Set Ready Data Terminal Ready Data carrier Detect DCD Loopback remoto Ring Indicator Selector frecuencia de velocidad de transmisin Clock de transmisin desde DTE Indicador de estado (prueba) Tierra de seal Comn de DCE Transmisin de datos Clock de transmisin desde mdem Recepcin de datos Request so Send Clock de recepcin desde el mdem Clear to Send Data Set Ready Data Terminal Ready Data carrier Detect DCD Select Standby Detector de calidad de seal Clock de transmisin desde DTE Standby Indicator DTE comn

Tabla 3.8 Descripcin de pines de Interface RS 449 conector de 37 pines 35

C AP . 3 I NTERFACES

mdem y el terminal. Sus propiedades elctricas son compatibles con la norma RS 232 C. 3.2.5 RS 449 PIN CIRCUITO DESCRIPCIN CATEG. 1 Shield Esta interface, llamada Interface de propsito 2 SRR Secondary Receiver Ready II general de 37 pines y 9 pines para equipos con 3 SSD Secondady Send Data II intercambio de datos seriales, retiene todas las 4 SRD Secondary Receive Data II 5 SG Signal Ground II capacidades del RS 232C e introduce 10 nuevos 6 RC Receive Common II circuitos de intercambio para mejorar las carac7 SRS Secondary Request to Send II tersticas de la interface. sta normaliza un co8 SCS Secondary Clear to Send II 9 SC Send Common II nector de 37 pines y un conector de 9 pines. Permite velocidades hasta 2 Mbps y una longiTabla 3.9 Descripcin de pines de Interface RS 449 conector de 9 pines tud de cable hasta 200 m. La asignacin de sus pines se ve en las tablas 3.8 y 3.9. Los 10 circuitos adicionales definidos en la RS 449 incluyen: Tres circuitos para el control y estado de las funciones de prueba del DCE (LL de circuito, LL local y loop remoto y modo de prueba de circuito TM). Dos circuitos para control y estado de la transferencia del DCE a una facilidad de telecomunicaciones (Circuito SS, Standby selectivo, y circuito SB, Indicador de Stand By). Un circuito para seleccin de frecuencia de transmisin DCE (circuito SF, Select Frequency). Un circuito que provee una funcin de fuera de servicio bajo el control del terminal (DTE) (Circuito IS, Terminal In Service). Un circuito para proporcionar una funcin de nueva seal (circuito NS, Nueva Seal). Dos hilos comunes. Las caractersticas elctricas de los circuitos de intercambio de las normas RS 422A y RS 423A son aplicables a la norma RS 449. Estos circuitos tienen estas categoras: I y II. Para aplicaciones donde la velocidad de transmisin es de 20 Kbps o menos, los circuitos de categora I tendran las caractersticas elctricas balanceadas de la norma RS 422 A, sin la resistencia de terminacin de cable, o las caractersticas desbalanceadas de la norma RS 423 A. Para aplicaciones los circuitos de categora II usarn caractersticas elctricas desbalanceadas segn la norma RS 423 A. Los dos mayores beneficios de esta norma son la mayor distancia de cableado y las capacidades de diagnstico mejoradas. La desventaja es que los conectores ocupan ms espacio.
ESPECIFICACIONES VALORES 3.2.6 RS 485 Modo de operacin Diferencial Interface especializada, inNmero total de drivers y receptores en 1 lnea 1 controlador y 32 receptores Longitud mxima de cable 4000 pies (1205 m) usual en el rea de cmputo Velocidad de transmisin mxima 10 Mbps pero s en adquisicin de daVoltaje mximo de salida del controlador (driver) - 7 a + 12 v Impedancia de carga del controlador 54 tos. La interface RS232 es la Corriente mx. controlador en estado Z (energizado) +/- 100 uA ms usada para comunicaRango de voltaje de entrada del receptor - 7 a + 12 v ciones seriales, pero tiene Sensibilidad de entrada del receptor +/- 200 mV Resistencia de entrada del receptor Mayor de 12 k limitaciones. La RS485 soporta 32 controladores (driTabla 3.10 Especificaciones de norma RS-485 vers) y 32 receptores. Nos referimos a comunicaciones half-duplex, multicada sobre 1 2 pares trenzados. Una red con interface RS485 puede conectarse a 2 4 hilos con una longitud mxima de 4000 pies porque usa transmisin con voltaje diferencial, por ejemplo: una computadora conectada con varios dispositivos direccionables que comparten el mismo cable. Vase sus especificaciones en la tabla 3.10.

3.2.7 RS 488 INTERFACE PARA INSTRUMENTOS PROGRAMABLES Esta interface fue diseada para sistemas de instrumentacin que requieren comunicaciones a distancia limitada (cerca de 20 m). Esta norma define tantas variables como es posible, sin definir el uso de la interface, ni dar referencia del hardware usado para su implementacin.
36

C AP . 3 I NTERFACES

3.2.8 ANSI/EIA-530 PIN equivalente PIN FUNCIN EIA 530 EIA RS- 449 El EIA-530 es la respuesta a los re1 Shield clamos sobre el gran tamao de la 2 Transmitted data A SD 4 interface de 37 pines EIA RS-449, 3 Receive data A RD 6 4 Request-to-send A RS 7 a la cual reemplaza pero en slo 25 5 Clear to send A CS 9 pines, manteniendo la velocidad de 6 CDE ready A DM 11 transmisin hasta 2 Mbps. Justo 7 Signal ground SG 19 8 Receive line signal detector A RR 13 cuando el mundo tiende a la minia9 Receive signal element timing B (desde DCE) RT 26 turizacin se introdujo la EIA RS10 Received line signal detector B RR 31 449. Actualmente la interface EIA 11 Transmit signal element timing B (desde DTE) TT 35 12 Transmitter signal element timing B (DCE) ST 23 530 tiene el mismo conector mec13 Clear to send B CS 27 nico de la norma EIA-232, pero usa 14 Transmitted data B SD 22 15 Transmitter signal element timing A (DCE) ST 5 los voltajes balanceados de la nor16 Received data B RD 24 ma EIA-422 A o los voltajes desba17 Receiver signal element timing A (desde DCE) RT 8 lanceados de la norma EIA-423 A. 18 Local loopback LL 10 19 Request to send B RS 25 Aunque sea posible conectar un 20 DTE ready A TR 12 EIA-530 a un EIA-232, ambos son 21 Remote loopback RL 14 incompatibles. La tabla 3.11 des22 DCE ready B DM 29 23 DTE ready B TR 30 cribe la designacin de pines para 24 Transmit signal element timing A (desde DTE) TT 17 la interface EIA-530. Al usar volta25 Test mode TM 18 jes balanceados, los pines marcados con A y B se emplean por cada cirTabla 3.11 Asignacin de pines de la norma EIA 530 cuito correspondiente. Si se usan 5 1 voltajes desbalanceados la interface slo emplea los pines marcados con la letra A y el pin de retorno de seal comn. 3.2.9 EIA/TIA-574 9 6 La interface EIA/TIA-574 reemplaza a la EIA-232D pero en Figura 3.11 Interface EIA/TIA-574 esencia, crea un nuevo conector de 9 pines, diagramado en la (hembra) figura 3.11. Este conector es incompatible elctricamente con la norma EIA-232D, que usa seales de 5 a 15 v y acepta velocidades menores de 20 Kbps. Esta interface de 9 pines soporta velocidades de transmisin mayores y la maneja una fuente de poder de +/- 5 v. Se ha mantenido las mismas conexiones del conector hembra. En la tabla 3.12 se ve sus circuitos disponibles. Vase las definiciones bajo la norma EIA-232C para una descripcin de los circuitos. Recuerde que el conector EIA-574 no trabaja con la antigua interface EIA-232-D porque sus voltajes y tiempos de subida son distintos. Es lgico pedir una interface EIA-574 porque opera a velocidades de datos ms altas y tiene menos requerimientos de potencia. 3.2.10 RJ 11 RJ12 - INTERFACES DE VOZ Los conectores para equipos telefnicos son jacks minimodulares de 4 pines (RJ-11) y 6 pines (RJ-12) y los cables conectores tienen los conectores machos en cada extremo. Como la mayora de operaciones telefnicas slo usan dispositivos de dos hilos, algunos conectores slo tendrn 4 contactos (los contactos 1 y 6 no se colocan). Tener cuatro conectores es excesivo para la operacin a dos hilos, pero es adecuado para dispositivos de cuatro hilos.
PIN

1 2 3 4 5 6 7 8 9

Circuito DESIGNACIN EIA / TIA - 574 UIT-T 109 Detector de seal recibida en lnea 104 Datos recibidos 103 Datos transmitidos 108 / 2 DTE listo 102 Seal comn 107 DCE listo 105 / Peticin para enviar / listo 133 para recibir (*) 106 125 Clear To Send Indicador de llamada

TRANSMISIN DESDE

DCE DCE DTE DTE DTE DCE DTE DCE DCE

DTE DTE DCE DCE DCE DTE DCE DTE DTE

(*) El circuito 105 puede tomar el rol del circuito 133 si se requiere control de flujo

Tabla 3.12 Asignacin de circuitos y pines de la interface EIA/TIA-574 37