Apuntes

UNIVERSIDAD TCNICA FEDERICO SANTA MARA INGENIERA DE EJECUCIN SEDE VIA DEL MAR
EX UMBRA IN SOLEM
ELECTRNICA ANLOGO DIGITAL
PROFESOR: Sergio Riquelme B.
INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL
INDICE CAPTULO 1 EL AMPLIFICADOR OPERACIONAL (AO) 1.1 1.2. 1.3. 1.4. 1.5. 1.6. 1.7. 1.8. 1.9. CONCEPTOS BASICOS CONCEPTO DE TENSION OFFSET DE SALIDA GANANCIA DE UN AMPLIFICADOR CARACTERISTICAS DE UN AMPLIFICADOR ALIMENTACION DEL AOP CONCEPTO DE DECADAS Y OCTAVAS EJERCICIOS RESUELTOS EJERCICIOS PROPUESTOS MODOS DE CONFIGURACION DEL AOP
1.10. DISEO GENERAL CON REALIMENTACIN NEGATIVA 1.11. CORTOCIRCUITO VIRTUAL Y TIERRA VIRTUAL 1.12. CURVAS DE RESPUESTA EN LAZO ABIERTO Y LAZO CERRADO. 1.13. 1.15 1.16. SLEW-RATE OTRAS VENTAJAS DE LA REALIMENTACIN NEGATIVA FRECUENCIA DE CORTE Y PORCENTAJE DE ATENUACIN 1.14. SATURACION
1.17. RISE-TIME (TIEMPO DE SUBIDA) 1.18. OVERSHOOT 1.19. EL AMPLIFICADOR INVERSOR 1.20. EL AMPLIFICADOR NO INVERSOR 1.21. CONSIDERACIONES PRCTICAS Y TENSIN OFFSET 1.22. EL SEGUIDOR DE TENSIN (BUFFER) 1.23. ASOCIACIN DE ETAPAS NO INTERACTIVAS EN CASCADA 1.24. EL AMPLIFICADOR SUMADOR 1.25. EL AMPLIFICADOR SUMADOR NO INVERSOR
1.26. 1.28. 1.30.
EL AMPLIFICADOR DIFERENCIAL O SUSTRACTOR DISTRIBUCIN DE CORRIENTES EN UN CIRCUITO CON AO. EJERCICIOS PROPUESTOS
1.27. AMPLIFICADOR DE CA CON AO 1.29. EJERCICIOS RESUELTOS
CAPITULO 2 EL AMPLIFICADOR OPERACIONAL COMO COMPARADOR 2.1. 2.2. 2.3. 2.4. 2.5. COMPARADORES LIMITACIN DE LA TENSIN DE SALIDA COMPARADORES EN FORMA DE CIRCUITOS INTEGRADOS COMPARADOR REGENERATIVO O SCHMITT TRIGGER DISEO DE UN COMPARADOR REGENERATIVO
CAPITULO 3 DIFERENCIADORES E INTEGRADORES 3.1. 3.2. 3.3. 3.4. 3.5. 3.6. 3.7. EL DIFERENCIADOR EL DIFERENCIADOR PRACTICO EL INTEGRADOR EL INTEGRADOR PRCTICO INTEGRADORES ESPECIALES EJERCICIOS RESUELTOS EJERCICIOS PROPUESTOS
CAPTULO 4 CONMUTACIN DE TRANSISTORES 4.1. EL TRANSISTOR COMO ELEMENTO DE CONMUTACIN.
CAPTULO 5 TRANSISTORES DE EFECTO DE CAMPO 5.1. 5.2. 5.3. 5.4. 5.5. 5.6. 5.7. 5.8. 5.9. INTRODUCCIN CONSTRUCCIN Y CARACTERSTICAS DE LOS JFET RESISTOR CONTROLADO POR VOLTAJE DISPOSITIVOS DC CANAL-P SMBOLOS RESUMEN CARACTERSTICAS DE TRANSFFRENCIA HOJAS DE ESPECIFICACIONES (JFET) INSTRUMENTACIN
5.10. RELACIONES IMPORTANTES CAPITULO 6 CONVERTIDORES ANALGICO-DIGITALES 6.1. 6.2. 6.3. 6.4. 6.5. INTRODUCCIN COMPARADORES ANALGICOS CONVERTIDOR A/D CONTROLADO POR CONTADOR CONVERTIDOR D/A DE APROXIMACIONES SUCESIVAS CONVERTIDORES A/D "FLASH" INDICE DE TABLAS Tabla 1.1. Tabla 5.1. Tabla 6.1. Tabla 6.2. Fabricantes de AO VGS en funcin de ID utilizando la ecuacin de Shockley. Pasos de aproximaciones sucesivas cuando Va = 10 V. Aproximaciones sucesivas cuando Va = 10 V.
INDICE DE FIGURAS Figura 1.1. Figura 1.2. Figura 1.3. Figura 1.4. Figura 1.5. Figura 1.6. Figura 1.7. Figura 1.8. Figura 1.9. Figura 1.10. Figura 1.11. Figura 1.12. Figura 1.13. Figura 1.14. Figura 1.15. Figura 1.16. Figura 1.17. Figura 1.18. Figura 1.19. Figura 1.20. Figura 1.21. Figura 1.22. Figura 1.23. Figura 1.24. Figura 1.25. Figura 1.26. Figura 1.27. Figura 1.28. Figura 1.29. Simbologa del AO. Diagrama Amp. Op 741 Encapsulado de los Amplificadores Operacionales. Ajuste de tensin offset. Amplificador Genrico Caractersticas de un Amplificador Operacional. Variaciones de corriente, tensin y potencia presentes en la carga RL Alimentacin del Amplificador Operacional. El AO sin realimentacin. El AO con realimentacin positiva. El AO con realimentacin negativa. Circuito con realimentacin negativa Circuito equivalente de pequea seal de un AO. Curvas de respuesta en lazo abierto y lazo cerrado. Zonas de saturacin. Seal distorsionada por efecto de la saturacin. Mtodo prctico para paliar efectos del ruido. Ganancia de tensin. Red de retardo. Respuesta en frecuencia. Grfica asinttica de Bode Angulo de fase de la seal de salida. (grfico de Bode) Tiempo de respuesta. El amplificador inversor. El amplificador no inversor Consideraciones prcticas y tensin offset. Equilibrado externo. El AO como seguidor de tensin. El AO como seguidor de tensin con resistencia de realimentacin (Rf).
Figura 1.30. Figura 1.31. Figura 1.32. Figura 1.33. Figura 1.34. Figura 1.35. Figura 1.36. Figura 1.37. Figura 1.38. Figura 2.1. Figura 2.2. Figura 2.3. Figura 2.4. Figura 2.5. Figura 2.6. Figura 2.7. Figura 2.8. Figura 2.9. Figura 2.10. Figura 2.11. Figura 2.12. Figura 2.13. Figura 2.14. Figura 2.15. Figura 2.16. Figura 2.17. Figura 3.1. Figura 3.2. Figura 3.3. Figura 3.4.
El Amplificador Operacional como BUFFER. Etapas amplificadoras en cascada. El AO como sumador inversor. El AO como sumador no inversor El Amplificador diferencial. El AO como amplificador de CA. Amplificador de CA. Distribucin de corrientes. Fuente de corriente constante. (a) El AO como comparador no inversor. (b) Funcin de Transferencia. Salida de un detector de cruce por cero (a) El AO como comparador inversor. (b) Funcin de Transferencia. Comparador con referencia diferente a cero. El amplificador diferencial. Circuito limitador con diodos Circuito recortador de dos niveles. Circuito limitador con diodo zener Diagrama del CI LM 311 Aplicacin del CI LM339 Diagrama del CI LM339 Seal con Interferencia o Ruido Seales de entrada y salida de un circuito Comparador Schmitt Trigger El AO como comparador regenerativo. Funcin de Transferencia de un comparador regenerativo. Curva de Histresis en un circuito comparador Comparador inversor regenerativo con limitador El Amp. Op. Como circuito Integrador y/o Diferenciador Circuito Diferenciador con Amp. Op. Seal de entrada salida a un circuito diferenciador Seal de entrada salida a un circuito diferenciador
Figura 3.5. Figura 3.6. Figura 3.7. Figura 3.8. Figura 3.9. Figura 3.10. Figura 3.11. Figura 3.12. Figura 3.13. Figura 3.14. Figura 3.15. Figura 4.1. Figura 4.2. Figura 4.3. Figura 4.4. Figura 4.5. Figura 5.1. Figura 5.2. Figura 5.3. Figura 5.4. Figura 5.5. Figura 5.6. Figura 5.7. Figura 5.8. Figura 5.9. Figura 5.10. Figura 5.11. Figura 5.12. Figura 5.13.
El diferenciador prctico Circuito Integrador con Amp. Op. Circuito de descarga en un circuito Integrador Seal de entrada salida en un circuito integrador El integrador prctico Circuito integrador especial Circuito Integrador Diferencial Ejemplo Solucin grfica Solucin grfica Ejemplo El Transistor como elemento de conmutacin. Condiciones de saturacin y la resistencia resultante de la terminal. Condiciones de corte y la resistencia resultante de la terminal. Definicin de los intervalos de tiempo de una forma de onda de pulso. Hoja de especificaciones tcnicas de un transistor de propsito general. Amplificadores controlados por a) corriente b) voltaje Transistor de efecto de campo de unin (JFET). Analoga hidrulica para el mecanismo de control del JFET. JFET e VGS = 0v VDS > 0 Potenciales variables de polarizacin inversa a travs de la unin p-n de un JFET de canal-n ID en funcin de VDS para VGS = 0 v. Estrechamiento (VGS 0 v, VDS = Vp ) Fuente de corriente equivalente para VGS = 0 v, VDS > 0 v Aplicacin de un voltaje negativo a la entrada de un JFET. Caracterstica. del JFET de canal-n con IDSS = 8 mA y Vp = - 4 v JFET de canal - p Caractersticas del JFET de canal-p con IDSS = 6 mA y Vp = +6 v Smbolos del JFET :a) de canal-n ; b) de canal-p.
Figura 5.14.
a) VGS = 0 v, ID =IDSS ; b) corte (ID = 0A) VGS es menor que el nivel de estrechamiento; c) ID se encuentra entre 0 A e IDSS cuando VGS es menor o igual a 0 v y mayor que el nivel de estrechamiento.
Figura 5.15. Drenaje. Figura 5.16. Figura 5.17. Figura 5.18. Figura 6.1. Figura 6.2. Figura 6.3. Figura 6.4. Figura 6.5. Figura 6.6. Figura 6.7.
Obtencin de la curva de Transferencia para las Caractersticas de Caractersticas elctricas de un JFET de uso general. Regin de operacin normal para el diseo de amplificacin lineal. Caractersticas de drenaje para el transistor JFET 2N4416 como se presenta en un trazador de curvas. Convertidores A/D: (a) smbolo; (b) error de cuantificacin Comparador analgico: (a) smbolo; (b) esquema. Convertidor A/D controlado por contador. Formas de onda en el convertidor A/D controlado por contador. Convertidor A/D de aproximaciones sucesivas. Convertidor A/D "flash". Tabla de verdad. ANEXOS
ANEXO 1 ANEXO 2 ANEXO 3
Hoja Tcnica conversor anlogo digital 7106 y 7107 (AN023) Aplicaciones del 7106 (AN052) Aplicaciones del 7107 (AN9609)
CAPTULO 1 EL AMPLIFICADOR OPERACIONAL (AO) 1.1 CONCEPTOS BSICOS
Definicin: El AO es un amplificador CC multietapa con entrada diferencial, cuyas caractersticas se aproximan a las de un amplificador ideal. Caractersticas ideales de un AOP a. b. c. d. e. Resistencia de entrada infinita. Resistencia de salida nula. Ganancia de tensin infinita. Respuesta de frecuencia infinita (CC a infinitos Hz) Insensibilidad a la temperatura (DRIFT nulo).
Aplicaciones de los Amplificadores Operacionales Es muy difcil enumerar la totalidad de las aplicaciones de este circuito denominado amplificador operacional. De modo general, podemos decir que sus aplicaciones estn presentes en los sistemas electrnicos de control industrial, en la instrumentacin nuclear, en la instrumentacin mdica (electromedicina o bioelectrnica), en los ordenadores analgicos, en los equipos de telecomunicaciones y de audio, etc.. Simbologa del AO A Entrada inversora B Entrada no inversora Y Salida. El smbolo de la Figura 1.1. (a) es el ms usual.
(a) Figura 1.1. Simbologa del AO.
(b)
Un poco de historia sobre los AO Podemos clasificar los AOPs en funcin de las diversas tecnologas utilizadas desde que nacieron en la dcada de los aos 40. As, tenemos: 1945 (1 Generacin): AO con vlvulas. 1955 (2 Generacin): AO con transistores. 1965 (3 Generacin): AO monolticos bipolares. 1975 (4 Generacin): AO monolticos BIFET. 1985: Existen muchas innovaciones, pero en el aspecto comercial todava no hay una tendencia definida que se pueda adoptar como 5 Generacin de AOPs. Descripcin de los pines En la realidad, los AO poseen al menos ocho terminales. Vase la Figura 1.2., en la que tomamos como ejemplo los famosos AO A741 (FAIRCHILD) y LF 351 (NATIONAL).
Figura 1.2. Diagrama Amp. Op 741 La descripcin de los pines es la siguiente: 1 y 5. 2. 3. 4. 7. 6. 8. Destinados al equilibrio del AO (ajuste de la tensin OFFSET). Entrada inversora. Entrada no inversora. Alimentacin negativa (-3V a - 18V). Alimentacin positiva (+ 3V a + 18V). Salida. No utilizada.
Tabla 1.1.
Fabricantes de AO FABRICANTES FAINCHILD NATIONAL MOTOROLA RCA TEXAS SIGNETICS SIEMENS CODIGOS A741 LM741 MC1741 CA741 SN741 SA741 TBA221(741)
Encapsulado En la Figura 1.3. tenemos los tipos ms comunes. En la Figura 1.3.(a) presentamos un encapsulamiento plano o FLAT-PACK de 14 pines, en la Figura 1.3. (b) otro metlico METAL CAN de ocho pines, y, finalmente, en la Figura 1.3. (c) hay dos tipos de encapsulamiento en lnea doble o DIP (dual-in-line-package). Para todos ellos se muestran las diferentes formas de identificacin adoptadas por los fabricantes.
(c) Figura 1.3.
(d)
Encapsulado de los Amplificadores Operacionales.
1.2.
CONCEPTO DE TENSION OFFSET DE SALIDA
El hecho de que los transistores de la etapa diferencial de entrada del AOP no sean idnticos provoca un desequilibrio interno del que resulta una tensin en la salida, denominada tensin OFFSET de salida, aun cuando las entradas estn puestas a tierra. Por este motivo, los pines 1 y 5 del AOP 741 (o 351) estn conectados a un potencimetro y al pin. sto permite eliminar la seal de error presente en la salida por medio de un ajuste adecuado del potencimetro. Vase la Figura 1.4. a continuacin.
Figura 1.4.
Ajuste de tensin offset.
La importancia del ajuste OFFSET se aprecia en las aplicaciones en que se trabaja con seales pequeas (del orden de mV), por ejemplo: 1.3. Instrumentacin. Electromedicina (Bioelectrnica) GANANCIA DE UN AMPLIFICADOR
La Figura 1.5. muestra el smbolo de un amplificador genrico.
Figura 1.5.
Amplificador Genrico
Definiremos los siguientes parmetros: Ei = seal de entrada, Eo = seal de salida, Av = ganancia. As, podemos escribir
Av
Eo Ei
(1-1)
En decibelios tenemos
Av
( en decibelios) = 20 log
Eo Ei
o simplemente
Av ( dB) = 20 log
Eo Ei
(1-2)
La importancia de la utilizacin de la ganancia en decibelios (dB) est justificada cuando se utilizan valores grandes de Av, por ejemplo: Av Av Av Av = 100 = 101 = 102 = 103 Av (dB) Av (dB) Av (dB) Av (dB) =0 = 20 = 40 = 60
De modo general: Av = 10 n Av (dB) = 20 n La utilizacin de decibelios facilita la representacin grfica de magnitudes que tienen un amplio margen de variacin.
1.4.
CARACTERISTICAS DE UN AMPLIFICADOR
A continuacin hablaremos de las caractersticas ideales que debera tener cualquier amplificador. Los AO reales intentan aproximarse a estas caractersticas ideales. Resistencia de entrada y de salida de un amplificador Consideremos el circuito de la Figura 1.6. Este circuito representa el modelo de una fuente alimentando un amplificador y, a su vez, alimentando una carga. El grfico de la Figura 1.7. nos muestra las variaciones de corriente, tensin y potencia presentes en la carga R1, del circuito anterior. el punto A es el punto donde se tiene la mxima transferencia de potencia entre el amplificador y la carga. Veremos, sin embargo, que esta situacin no es la que ms nos interesa en los circuitos con AOPs.
Figura 1.6.
Caractersticas de un Amplificador Operacional.
Figura 1.7.
Variaciones de corriente, tensin y potencia presentes en la carga RL
Del circuito de la Figura 1.6 obtenemos la siguiente ecuacin:
V R1
R1Vs R1 + Rs
(1-3)
Si en la ecuacin anterior convenimos o acordamos un cierto porcentaje de tensin en R1, podemos establecer una relacin entre R1 y Rs. As, por ejemplo: Si VR1 = 90% Vs, tenemos: R1 = 9Rs Si, por otro lado, VR1 = 99% Vs tenemos: R1 = 99Rs Analizando la ecuacin (1-3) podemos deducir lo siguiente: R1 VR1 = Vs (1-4)
o sea, cuanto mayor es R1 en relacin a Rs, mayor ser la proporcin de Vs aplicada sobre R1. As, para minimizar la atenuacin de la seal aplicada en la entrada del amplificador es necesario que su resistencia de entrada sea muy alta con relacin a la resistencia de salida de la fuente. Por otra parte, para obtener toda la seal de salida sobre la carga es necesario que la resistencia de salida del amplificador sea muy baja. De hecho, siendo VRL = Vo - iL RT suponiendo RT = 0, tendremos VRL = Vo (1-5)
En estas condiciones la corriente iL est limitada por el valor de RL. Evidentemente existe un valor mximo de iL que puede ser suministrado por el amplificador. En el caso del AO 741 esta corriente mxima se denomina corriente de corto-circuito de salida (representada por Ios) y su valor tpico es de 25 mA. La ecuacin anterior muestra que sobre RL tendremos exactamente la tensin de entrada Vo, siempre que la resistencia de salida RT sea nula. Ntese que no estamos preocupados por la mxima transferencia de potencia, pero si por la mxima transferencia de seal sobre RL. En la mayora de las aplicaciones de los AO esta caractersticas es ms til.
NOTA: Los manuales de los fabricantes proporcionan los valores de las resistencias de entrada y salida del AO, a las que representamos, respectivamente, por R1 y Ro. Ganancia de tensin Para que el amplificador sea viable, incluso para seales de poca amplitud, como por ejemplo, las procedentes de transductores o sensores, es necesario que el amplificador posea una ganancia de tensin alta. Lo ideal sera que fuera infinita. NOTA: En los manuales de los fabricantes se halla el valor de la ganancia de tensin de los AO, que representaremos por Avo. Respuesta de frecuencia (BW) Es necesario que un amplificador tenga un ancho de banda muy amplio, de modo que una seal de cualquier frecuencia pueda ser amplificada sin sufrir corte o atenuacin. Idealmente la BW debera extenderse desde cero hasta infinitos hertz. NOTA: En los manuales de los fabricantes se encuentra el valor del ancho de banda mximo del AO, que representaremos genricamente por BW (Bandwidth). Sensibilidad a la temperatura (DRIFT). Las variaciones trmicas pueden provocar en las caractersticas elctricas del amplificador alteraciones acentuadas. Llamamos a este fenmeno DRIFT. Lo ideal sera que un AO no presentase sensibilidad a tales variaciones. NOTA: En los manuales de los fabricantes se encuentran los valores de las variaciones de corriente y tensin en el AOP provocadas por el aumento de la temperatura. La variacin de corriente se representa por I/t y su valor se da en n A/C; la de tensin por V/ t, dndose en V/C. 1.5. ALIMENTACION DEL AOP
Normalmente los AO estn proyectados para ser alimentados simtricamente. En algunos casos podemos utilizar los AO con alimentacin nica. Existen, incluso, AO fabricados expresamente para trabajar de esta manera (LM 3900-NATIONAL). Cuando no dispongamos de fuentes simtricas podemos improvisarlas utilizando fuentes sencillas, como se indica en la Figura 1.8. En cualquier caso, el punto comn de las fuentes era el de tierra (o masa) del circuito. Todas las tensiones presentes en los terminales del AO tendrn como referencia este punto.
Figura 1.8. 1.6.
Alimentacin del Amplificador Operacional.
CONCEPTO DE DECADAS Y OCTAVAS
Decimos que una frecuencia f1 vara una dcada cuando toma un nuevo valor, f2, de modo que: f2 = 10 f1 Generalmente decimos que f1 vara n dcadas cuando f2 = 10n f1 Decimos que una frecuencia f1 vara una octava cuando toma un nuevo valor, f2, de forma que: f2 = 2 f1 De modo general, decimos que f1 vara n octavas cuando f2 = 2n f1 Los conceptos de dcadas y octavas sern muy tiles para el estudio de AO y filtros activos.
1.7. 1.
EJERCICIOS RESUELTOS Determinar cuntas dcadas separan las frecuencias de 0,5Hz y 50 Khz. SOLUCION: Sea f1 = 0,5 Hz y f2 = 50 Khz., tenemos: f2 = 10n f1 50000 = 10n 0,5 ; n = log
50000 ; n = 5 dcadas 0,5
2.
Si f2 est ocho octavas por encima de f1 = 3 Hz, se pide que se determine f2.
SOLUCION Tenemos f2 = 28 3 ; f2 = 768 Hz 1.8. 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. EJERCICIOS PROPUESTOS Definir AO Qu se entiende por amplificador CC multietapa? Citar las caractersticas ideales de un AO y explicar cada una de ellas. Citar los tipos bsicos de encapsulamiento de los AO. Explicar el concepto de tensin OFFSET de salida. Definir el concepto de ganancia de un amplificador. Explicar cmo obtener una fuente simtrica utilizando fuentes sencillas. Explicar el concepto de dcadas y octavas. Cuntas dcadas hay entre 1Hz y 1khz? Cuntas octavas existen entre 1Hz y 1 Khz.?
1.9.
MODOS DE CONFIGURACION DEL AOP
Bsicamente el AO trabaja de tres formas: A. Sin realimentacin Denominada tambin configuracin en lazo abierto. La ganancia del AO viene determinada por el propio fabricante, por tanto, no se tiene ningn control sobre ella. Este tipo de configuracin es muy til en circuitos comparadores. En la Figura 1.9. tenemos un AO en lazo abierto. Este circuito es un comparador y se estudiar ms adelante.
Figura 1.9.
El AO sin realimentacin.
B. Con realimentacin positiva Este tipo de configuracin se denomina en lazo cerrado y tiene el inconveniente de desestabilizar el circuito. Una aplicacin prctica de la realimentacin positiva se da en los circuitos osciladores. La Figura 1.10 ilustra esta forma de trabajo.
Figura 1.10. El AO con realimentacin positiva.
Vase que la salida est aplicada a la entrada no inversora del AO a travs de una resistencia de realimentacin Rf. C. Con realimentacin negativa (RN) Es el modo de configuracin ms importante en circuitos con AO. En la Figura 1.11 tenemos un AOP trabajando de esta manera:
Figura 1.11. El AO con realimentacin negativa. Vase que la salida est aplicada a la entrada inversora del AOP a travs de Rf. Las aplicaciones de los AO con RN son numerosas: Amplificador no inversor. Amplificador inversor. Sumador. Amplificador diferencial Diferenciador. Integrador. Filtros activos, etc..
1.10. DISEO GENERAL CON REALIMENTACIN NEGATIVA A continuacin analizaremos un circuito con realimentacin negativa. En la Figura 1.12. tenemos: Vi = es la seal de entrada Vo = es la seal de salida Avo = es la ganancia en lazo abierto (dada por el fabricante en el caso de B = es el factor de RN Vd = es la seal diferencial (o seal de error) de la entrada. Vf = es la seal que realimenta la entrada.
un AOP)
Figura 1.12. Circuito con realimentacin negativa Observando el circuito deducimos que: Vd = Vi - Vf (1-6)
vd
Vo Avo
(1-7)
Vf = B Vo
(1-8)
Sustituyendo la Ecuacin (1-7) en la (1-6) tenemos:
Vo Avo
= Vi
Vf
(1-9)
y sustituyendo la Ecuacin (1-8) en la (1-9) tenemos:
Vo Avo
= Vi
BVo
(1-10)
Desarrollando la Ecuacin (1-10) obtenemos:
Vo Vi
Avo 1 + BAvo
Vo Vi
(1-11)
En este caso la relacin por Avf. Segn esto,
se denomina ganancia enlazo cerrado, representndose
Avf
Avo 1 + BAvo
(1-12)
Si Avo , entonces
Avf
1 B
(1-13)
luego la ganancia en lazo cerrado puede ser controlada a travs del lazo de realimentacin, lo que constituye una de las grandes ventajas de la Realimentacin Negativa.
1.11. CORTOCIRCUITO VIRTUAL Y TIERRA VIRTUAL En la Figura 1.13 tenemos un modelo sencillo de un AO real. De momento no interesa la funcin del circuito utilizado para explicar los conceptos de cortocircuito virtual y tierra virtual. Veamos que la entrada presenta una resistencia Ri infinita colocada entre los terminales inversores y no inversor. El modelo incorpora una realimentacin negativa a travs de R2.. La impedancia negativa de entrada impide que circule corriente entre los terminales inversores y no inversor del AO. Es decir, IB1 IB2 0 (1-14)
A las corrientes IB1 e IB2 se las denomina corrientes de polarizacin de las entradas por estar relacionadas con los transistores presentes en la etapa diferencial de entrada del AO. Consultando el manual del fabricante del AOP 741 encontramos la denominacin INPUT BIAS CURRENT, o sea, corriente de polarizacin de entrada, representada por IB, que es la media de las corrientes IB1 e IB2. Por tanto.
IB
I B1
+ 2
I B2
(1-15)
Para el AO 741 el valor tpico de IB es de 80 nA. Vase que es un valor muy pequeo, pero no nulo, puesto que este AO tiene Ri = 2M y, por tanto, no es un AO ideal. Existen AO con entrada diferencial utilizando JFET en los que Y es del orden de 50 pA (por ejemplo, LF 351).
Figura 1.13. Circuito equivalente de pequea seal de un AO.
El modelo anterior incluye una fuente de alimentacin controlada por tensin (FTCT), cuyo valor es igual al producto de la ganancia en lazo abierto por la tensin diferencial de entrada (Vd). Por definicin, Vd = Vb - Va. (Observando el circuito de la Figura 1.13. podemos escribir Y1 + Y2 = 0. Aplicando la ley de Kirchhoff (LCK) tenemos
V1 Va R1
AvoVd Va Ro + R2
=0
Haciendo Vd = Vb - Va , y sustituyendo en la expresin anterior, obtenemos:
Vb
Va ( Avo R1
Ro
R1 + Avo R 1
R2 ) V1 ( Ro + R2 )
Tomando el lmite de Vb para Avo tendiendo a infinito Vb = Va Avo
Siendo esto as, cuando Avo tiende a infinito tendremos: Vd = Vb - Va = 0 (1-16)
Este resultado slo es posible utilizando realimentacin negativa en el circuito, la cual tiende a igualar los potenciales en los puntos a y b cuando la ganancia en lazo abierto tiende a infinito.
1.12. CURVAS DE RESPUESTA EN LAZO ABIERTO Y LAZO CERRADO. En la hoja de datos del fabricante del AO 741, por ejemplo, tenemos la curva de la ganancia de tensin en lazo abierto respecto de la frecuencia (OPEN LOOP VOLTAGE GAIN AS A FUNCTION OF FREQUENCY), que reproducimos en la Figura 1.14.
Figura 1.14. Curvas de respuesta en lazo abierto y lazo cerrado.
Observando la curva vemos que el ancho de banda (BW) en el que se tiene la mxima ganancia es del orden de 5 Hz, frecuencia denominada de corte fc, cuyo uso, en la mayora de las aplicaciones del AO, es casi imposible en la prctica. Vemos tambin que del punto A al B la curva presenta una atenuacin constante del orden de 20 dB/dcada. Esta caracterstica est determinada por la estructura interna del AO. Para conseguirlo se utiliza (como veremos) un condensador de 30pF, que tiene adems la importante funcin de impedir que el AO se desestabilice a medida que la frecuencia varia. Este hecho se denomina compensacin interna de frecuencia. La frecuencia en el punto B de la Figura 1.14 se llama frecuencia de ganancia unitaria y se representa por FT. En el caso del AO 741, fT = 1 Mhz. Existen AO que no poseen compensacin interna de frecuencia. En estos casos se consigue utilizando resistencias y condensadores externos al AO. Como ejemplo podemos citar el conocido A709. Los manuales de los fabricantes indican los procedimientos necesarios para efectuar la compensacin de frecuencia en los dispositivos que no lo estn internamente. El grfico de la Figura 1.14. se refiere a la configuracin en lazo abierto. Utilizando ahora realimentacin negativa podemos convenir una ganancia y, por consiguiente, el ancho de banda del AO. De hecho, en un amplificador realimentado negativamente el producto ganancia por ancho de banda es siempre constante e igual a la frecuencia de ganancia unitaria (fT). As, tenemos que: PGL = AVF BW = fT donde PGL es igual al producto de la ganancia por el ancho de banda. (1-17)
Como se deduce de la ecuacin anterior, el ancho de banda en lazo cerrado queda condicionado por los valores de Avf y fT. En la figura 1.14 tenemos la curva en lazo cerrado para una ganancia Avf = 10 (20dB) y BW = 1 MHz 10
= 100 Khz. Vase que para frecuencias superiores a 100 Khz la curva en lazo cerrado se confunde con la de lazo abierto y la seal pasa a sufrir una atenuacin de 20 dB/dcada hasta alcanzar el punto B(fT). 1.13. SLEW-RATE Se define el SLEW-RATE (SR) de un amplificador como la mxima variacin de tensin de salida por unidad de tiempo. Normalmente viene expresado en V/ s. En trminos generales podemos decir que el valor de SR proporciona la velocidad de respuesta del amplificador. El amplificador ser mejor cuanto mayor sea el valor de SR. el AOP 741 posee un SR de 0,5 V/ s, el LF 351 de 13V/ s, y el LM 318 de 70 V/ s. SLEW-RATE suele traducirse por tiempo de subida, tiempo de respuesta, etc.. Por la definicin de SR, tenemos que:
SR =
dvo dt
MAXIMA
SR = 2fV p
ya que w = 2 f donde VP es la magnitud mxima (peak) de la seal de salida.
1.14. SATURACION Diremos que el AO est saturado cuando, operando en cualquiera de las tres formas, alcance en la salida un nivel de tensin determinado, a partir del cual la seal de salida no pueda variar su amplitud. en la prctica el nivel de saturacin es del orden del 90% del valor de | Vcc|. As, por ejemplo, si alimentamos el AO con 15 V, la salida alcanzar una saturacin positiva aproximada de + 13,5 V, y una negativa en torno a -13,5 V. La Figura 1.15 representa grficamente este hecho.
Figura 1.15. Zonas de saturacin. En la Figura 1.16 tenemos una seal senoidal de salida cortada por efecto de la saturacin.
Figura 1.16. Seal distorsionada por efecto de la saturacin.
1.15. OTRAS VENTAJAS DE LA REALIMENTACIN NEGATIVA Hemos visto que un diseo con RN permite un control de ganancia en lazo cerrado (Avf) a travs del circuito de realimentacin. Pero existen otras ventajas de la RN que describimos a continuacin. Impedancia de entrada La impedancia de entrada de un circuito con AOP (vase la nota que sigue) aumenta considerablemente con la utilizacin de la RN. Se puede demostrar que: Zif = Ri (1 + B Avo) donde Zif es la impedancia de entrada del circuito RN. NOTA: RI y Avo vienen determinados por el fabricante del dispositivo, y B y Zif lo estn por el proyectista. Impedancia de salida La impedancia de salida de un circuito con AO utilizando RN disminuye extraordinariamente de acuerdo con la ecuacin: (1-18)
Z of
Ro 1 + BAvo
(1-19)
donde Zof es la impedancia de salida del circuito con RN. Observacin: La Ecuacin (1-19) es general y vale tanto para la configuracin inversora como para la no inversora; por otra parte, la Ecuacin (1-18) slo es vlida para la configuracin no inversora.
Ruido Llamamos ruidos a las seales elctricas indeseables que pueden aparecer en los terminales de cualquier dispositivo electro-electrnico. Motores elctricos, lneas de transmisin, descargas atmosfricas, radiaciones electromagnticas, etc., son las principales fuentes de ruidos. Un mtodo prctico para paliar los efectos de los ruidos en los circuitos electrnicos consiste en ponerlos a tierra de forma efectiva, as como a los equipos involucrados. Evidentemente, nos referimos a una puesta a tierra real. (Ver Figura 1.17)
Figura 1.17. Mtodo prctico para paliar efectos del ruido. 1.16. FRECUENCIA DE CORTE Y PORCENTAJE DE ATENUACION Observando nuevamente la curva de ganancia en lazo abierto respecto a la frecuencia de la seal, se comprueba fcilmente la existencia de un punto (A en la Figura 1.14) a partir del cual la atenuacin de la ganancia es constante (de dB/dcada) hasta alcanzar el punto B, donde se tiene la frecuencia de ganancia unitaria (fT). El punto A se denomina frecuencia de corte (fc) del AO, y es, por definicin, el punto donde la ganancia est 3dB por debajo de la ganancia mxima. El punto A se llama tambin, punto de media potencia. Representando la ganancia mxima por Avo (mx) y la ganancia en el punto A por Avo, tenemos
Avo
1 2
Avo (max )
(1-20)
Teniendo en cuenta la definicin de decibelios y operando en la Ecuacin (1-20), tenemos:
20 log
o sea,
Avo
1 = 20 log Avo (max ) 2
Avo(dB) = Avo(mx.) (dB) - 3dB
(1-21)
Como hemos dicho, la ganancia en decibelios en el punto donde se tiene la frecuencia de corte est aproximadamente 3dB por debajo del punto donde se tiene la mxima ganancia.
Figura 1.18. Ganancia de tensin.
La red de retardo En la Figura 1.19 tenemos una red de retardo que nos permitir analizar lo que acabamos de decir. Evidentemente, este circuito es slo un modelo de la situacin real.
Figura 1.19. Red de retardo. En este circuito RC se tiene:
Av
vo v1
Xc R 2 + X c2
(1-22)
Vase que A, es funcin de la frecuencia, pues
xc
1 2fC
Cuando Xc = R se tiene
Av
R R2 + R2
1 2
o sea: Av(dB) = -3dB Conclusin: Cuando Xc = R tenemos un punto particular donde la ganancia de tensin sufre una atenuacin de 3dB con relacin a la ganancia mxima. Este punto determina la frecuencia de corte de la red, que viene dada por:
fc
1 2RC
(1-23)
Podemos establecer la siguiente relacin:
2fC =
1 Xc
y multiplicando por R ambos miembros, tenemos:
2fRC =
R Xc
1 , luego fc
Pero, 2RC
f fc
R Xc
Volviendo a la Ecuacin (1-22)
Av
Xc / Xc Xc R 2 + X Xc
2 2
Av
1 1+ ( f / fc )
2
(1-24)
Dibujando la grfica de la ecuacin anterior, que muestra la dependencia de Av respecto de f, obtendremos la Figura 1.20. Llegados a este punto el lector habr comprendido que, por tratarse de un circuito pasivo, la red de retardo tiene una ganancia mxima (Av(mx)) igual a la unidad, cosa que ocurre cuando la frecuencia es nula.
Figura 1.20. Respuesta en frecuencia.
Si repetimos la grfica anterior, tomando la ganancia en decibelios, tendremos la Figura 1.21, denominada grfica asinttica de Bode:
Figura 1.21. Grfica asinttica de Bode De hecho, expresando A, en dB, tenemos
Av ( dB = 20 log
haciendo: f = fc f = 10 fc f = 100 fc f = 1000 fc
1 1+ ( f / fc )
2
Av(dB) = -3(dB) Av(dB) = -20(dB) Av(dB) = -40(dB) Av(dB) = -60(dB)
Por tanto, queda demostrado que la red de retardo presente en un AO con compensacin interna de frecuencia (741, 351, etc.) es la responsable de la atenuacin de ganancia del dispositivo.
Angulo de fase de la seal de salida La denominacin RED DE RETARDO se debe al hecho de que la tensin de salida presenta un retardo de fase en relacin a la seal de entrada.
Figura 1.22. Angulo de fase de la seal de salida. (grfico de Bode) Evidentemente este desfase vara en funcin de la frecuencia. En la Figura 1.22 observamos el grfico de Bode (asinttico) del desfase de la seal de salida (o) respecto de la frecuencia. Vemos que hasta 0,1 fc, aproximadamente, la seal de salida permanece en fase con la de entrada. A partir de este valor surge un desfase que ir aumentando hasta alcanzar -45 cuando f = fc. El mximo desfase tendr lugar a partir de f = 10fc estabilizndose en torno a -90. El valor -90 es el lmite de o, y ocurrir cuando la frecuencia f sea infinita.
1.17. RISE-TIME (TIEMPO DE SUBIDA) Es una caracterstica importante de los AO y se define como el tiempo necesario para que la seal de salid vare del 10% al 90% de su valor final. Vase la Figura 1.23. Representamos el RISE-TIME por Tr. Para el AO 741 su valor tpico es del orden de 0,3 s. Este valor se mide tomando como referencia el circuito seguidor de tensin (que se estudiar ms adelante) al que se aplica un tren de impulsos de 5 voltios de amplitud.
Figura 1.23. Tiempo de respuesta. Se demuestra que entre este parmetro y el ancho de banda de un circuito con AOP existe la relacin siguiente:
BW ( MHz ) =
0,35 Tr ( s)
(1-25)
Esta ecuacin es til para el clculo de BW a partir del valor de RISE-TIME (obtenido del manual del fabricante). Para seales de salida de amplitud relativamente grande la Ecuacin (1-25) proporciona mayor precisin que la Ecuacin (1-17) La causa determinante del valor de Tr es la estructura interna del AO, el cual se comporta como una red de retardo. Para obtener el modelo equivalente se aplica a la entrada un tren de impulsos de frecuencia relativamente alta, en torno a 1,5 Khz. El proceso de carga del condensador presente en esta red es directamente responsable del valor de Tr. Sea vc la tensin instantnea sobre el condensador, entonces vc = V(1 - e-1/RC) donde V es una tensin continua aplicada al condensador. Despus de un cierto tiempo (aproximadamente 5RC), se tendr: vc V(valor final)
sea t1 el tiempo para el que vc = vc =
V y t2 el tiempo para el cual se tiene 10
9V : 10
t1 0,1RC ; t2 2,3 RC
Finalmente, Tr = t2 - t1 T1 2,2RC (1-26)
Si BW representa el ancho de banda de la red, es
BW
1 2RC
(1-27)
y sustituyendo la Ecuacin (1-26) en la Ecuacin (1-27)
BW
2,2Tr 2
; BW
BW
0,35 Tr
(1-28)
1.18. OVERSHOOT Finalmente, slo queda por considerar otra de las caractersticas citadas en los manuales, el OVERSHOOT, que habitualmente se traduce por sobrecresta. OVERSHOOT es el valor, en tantos por ciento, que nos informa de la cuanta en que se sobrepas el nivel de salida durante la respuesta transitoria del circuito, esto es, antes de que la salida alcanzara el estado permanente. Para el AO 741 su valor es del orden de 5%. En la Figura 1.23 se encuentra indicado el punto de OVERSHOOT. Conviene sealar que este fenmeno es perjudicial, principalmente trabajando con seales de bajo nivel. Sea Vo el valor del nivel estabilizado de la tensin de salida del circuito con AO y Vovs el valor de la amplitud del OVERSHOOT en relacin al nivel vo entonces:
% v ovs
v ovs vo
100
(1-29)
1.19. EL AMPLIFICADOR INVERSOR El primer circuito lineal que analizamos es el amplificador inversor, denominado as por estar desfasada la seal de salida 180 con relacin a la de entrada. En la Figura 1.24 podemos observar el modelo de este amplificador.
Figura 1.24. El amplificador inversor. Aplicando la ley de Kirchhoff en el punto a tenemos Il + Ir = IB1 Suponiendo el AO ideal, IB1 = 0 Luego
vi v a R1
vo va Rf
= 0
Por otro lado, en el punto a tenemos tierra virtual, es decir,
Por tanto,
vi R1
y, finalmente,
vo Rf
= 0
A vf
vo vi
Rf R1
(1-30)
El signo negativo indica el desfase de 180 de la seal de salida en relacin a la de entrada. En la terminologa delos nmeros complejos:
Avf
vo vi
Rf R1
180
Un inconveniente del amplificador inversor es que su impedancia de entrada (Zif) est determinada nicamente por el valor de R1, o sea, Zif R1 Anteriormente, decamos que la ecuacin: Zif = Ri (1 + B Avo) por lo que se deduce que: (1-32) (1-31)
B =
R1 R1 + R f
(1-33)
1.20. EL AMPLIFICADOR NO INVERSOR En este amplificador la seal de salida no presenta desfase. Las Ecuaciones (1-18) y (119), vistas anteriormente, son vlidas en este caso: Zif = Ri (1 + B Avo)
Z of
Ro 1 + BAvo
Podemos deducir, por tanto, que el amplificador no inversor tiene impedancia de entrada alta, ya que es igual al producto de la resistencia de entrada del AO (Ri) por un factor grande.
B =
R1 R1 + R f
(1-34)
Relacin idntica a la del amplificador inversor. Aplicando la ley de Kirchhoff en el punto a tenemos
0 va R1
vo va Rf
= 0
Figura 1.25. El amplificador no inversor En este caso es Va = Vi, pues Vd = 0, donde
vi R1
v o vi Rf
= 0
luego
Avf
vo vi
= 1 +
Rf R1
(1-35)
NOTA: Vase que Avf = 1/B, cosa que no sucede en el caso del amplificador inversor Avf = 1/B. 1.21. CONSIDERACIONES PRACTICAS Y TENSIN OFFSET Como hemos dicho, el AO presenta una tensin OFFSET de salida Vo (OFFSET) aun cuando sus entradas estn puestas a tierra. En la Figura 1.26 (a) representamos esta situacin. Para cancelar la tensin. Vo (OFFSET) el fabricante suele proporcionar dos terminales a los que se conecta un potencimetro, cuyo cursor se lleva a uno de los pines
de alimentacin. Esta supresin por medio del potencimetro es factible por estar los citados pines conectados a la etapa diferencial de entrada del AOP, permitiendo equilibrar las corrientes de colector de los transistores de la referida etapa.
Figura 1.26. Consideraciones prcticas y tensin offset. El equilibrio de las corrientes permite anular la pequea diferencia de tensin existente entre los valores de VBE (tensin entre base y emisor) de los transistores. Esta diferencia de tensin, denominada tensin OFFSET de entrada, Vi (OFFSET), una vez amplificada, da lugar a la tensin OFFSET de salida. El valor de Vi (OFFSET) lo proporcionan los fabricantes, y en el caso del AOP 741 es del orden de 6 mV (valor mximo). En el manual del fabricante este parmetro aparece como INPUT OFFSET VOLTAGE.
Equilibrio externo Cuando el AO no posee terminales para hacer el equilibrado, ste deber hacerse utilizando circuitos resistivos externos, como muestran las Figura 1.26 (b) y (c) para las configuraciones inversora y no inversora, respectivamente. Al lado de cada circuito estn las ecuaciones necesarias para el proyecto de los mismos. La resistencia de ecualizacin (Rc) est sealada expresamente en las Figuras 1.27 (a) y (b), y su valor, en ambos casos, viene dado por:
Rc
R1 R f R1 + R f
(1-36)
Figura 1.27. Equilibrado externo.
Existe una relacin entre Vi (OFFSET) y Vo (OFFSET) vlida para las dos configuraciones anteriores. Es la siguiente:
Rf Vo (OFFSET ) = 1 + R1
Vi ( OFFSET )
(1-37)
Finalmente conviene advertir que una vez hecho el ajuste de la tensin OFFSET a determinada temperatura ambiente, en el caso de que sta variase, podra aparecer un nuevo valor de tensin, por lo que se hace necesario, en circuitos de precisin el reajuste peridico. 1.22. EL SEGUIDOR DE TENSIN (BUFFER) Haciendo en el amplificador no inversor R1 = (circuito abierto) y Rf = 0 (cortocircuito) tendremos:
Avf
vo vi
= 1
(1-38)
La figura 1.28 muestra la configuracin denominada seguidor de tensin o BUFFER.
Figura 1.28
El AO como seguidor de tensin.
Este circuito representa una impedancia de entrada muy alta al tiempo que una impedancia de salida muy pequea, ya que en este caso es B = 1 (en los anteriores amplificadores el valor de B era menor que la unidad). El seguidor de tensin se utiliza en las siguientes aplicaciones: a. b. c. Aislamiento de etapas, Refuerzo de corriente, Adaptacin de impedancias, etc..
De los circuitos con AO, el seguidor de tensin es el que presenta caractersticas ms prximas a las ideales en trminos de impedancias de entrada y salida. En algunos casos, el seguidor de tensin recibe la seal a travs de una resistencia en serie, con el terminal no inversor (Rs). Entonces, con el fin de equilibrar la ganancia y las corrientes, se coloca otra resistencia del mismo valor en el circuito de realimentacin (Rf). En la Figura 1.29 hemos de tener Rs = Rf, lo que exige que Avf = 1. Rf
Figura 1.29. El AO como seguidor de tensin con resistencia de realimentacin (Rf). Aplicacin prctica de lo que acabamos de decir es el uso del BUFFER para adaptar las impedancias al conectar un generador de seal con un amplificador de baja impedancia de entrada, como ilustra la Figura 1.30.
Figura 1.30. El Amplificador Operacional como BUFFER. Cuando las seales involucradas son de amplitud relativamente alta no es necesario colocar Ro, por no ser apreciable el error que se produce. 1.23. ASOCIACIN DE ETAPAS NO INTERACTIVAS EN CASCADA Llamamos etapa no interactiva a aquella que presenta una impedancia de entrada muy alta, de modo que no sirve de carga a la etapa anterior, pues, al menos idealmente, no permite el drenaje de la corriente que circula por ella.
Figura 1.31. Etapas amplificadoras en cascada. Consideremos la asociacin de la Figura 1.31. Tenemos:
Avf
vo vi
Vo1 Vo 2 Vo 3 Vo 4 vo ... Vi Vo1 o 2 Vo 3 Vo ( n 1)
(1-39)
donde n es el nmero de etapas. En decibelios sera: Avf(dB) = Avf(dB)1 +Avf(dB)2 + Avf (dN)3 + ... + Avf(dB)n Como ejemplo de etapas no interactivas podemos citar: El seguidor de tensin, El amplificador no inversor, El amplificador inversor con un valor alto de R1. (1-40)
Asociando en cascada varias etapas no interactivas tiene lugar un estrechamiento del ancho de banda. El anlisis de este fenmeno es algo complejo, si bien se simplifica considerando n etapas idnticas. Para este caso particular:
(BW)n = (BW)
2 1/n 1
(1-41)
donde: (BW)n es el ancho de banda del conjunto, (BW) es el ancho de banda de cada etapa, n es el nmero de etapas (idnticas).
Segn se deduce de la Ecuacin (1-41), el ancho de banda resultante es menor que el que tiene cada etapa individualmente. 1.24. EL AMPLIFICADOR SUMADOR El circuito de la Figura 1.32. es un amplificador sumador con tres entradas. Evidentemente el nmero de entradas puede variar. En el caso particular de que exista slo una tendremos el amplificador inversor.
Figura 1.32. El AO como sumador inversor. Vase la presencia de la resistencia de ecualizacin para minimizar la tensin OFFSET. En este caso es: Rc = Rf// R1 // R2 // R3 Aplicando la ley de Kirchhoff en el punto a:
v1 R1
es decir;
v2 R2
v3 R3
vo Rf
= 0
vo
Rf
v1 v 2 v 3 + + R1 R2 R 3
(1-42)
Consideremos algunos casos particulares: a) b). Si R1 = R2 = R3 = Rf seria: vo = - (v1 + v2 + v3) Si R1 = R2 = R3 = 3Rf, tendramos: (1-43)
vo
v + v2 + v3 = 1 3
(1-44)
o sea, el circuito nos proporciona la media aritmtica (e valor absoluto) de las seales aplicadas. 1.25. EL AMPLIFICADOR SUMADOR NO INVERSOR El circuito de la Figura 1.33 presenta la configuracin de un sumador especial en el que la tensin de salida no sufre inversin.
Figura 1.33. El AO como sumador no inversor Aplicando la ley de Kirchhoff en el punto b
v1 v b R1
v 2 vb R2
v 3 vb R3
= 0
Vb
v1 v 2 v 3 + + R1 R2 R3 1 1 1 + + R1 R2 R3
G1 v1 + G2 v 2 + G3 v 3 G1 + G2 + G3
donde G = 1/R es la conductancia. Las resistencias R y Rf forman un amplificador no inversor dado por:
vo
luego
= (1 +
Rf R
) Vb
vo
= (1 +
Rf R
G1v1 + G2 v 2 + G3 v 3 G1 + G2 + G3
(1-45)
En caso de ser R1 = R2 = R3, y Rf = 0, tendramos
V0 =
V1 +V2 +V3 3
que es la media aritmtica de las tensiones aplicadas. 1.26. EL AMPLIFICADOR DIFERENCIAL O SUSTRACTOR Este circuito permite obtener en la salida una tensin igual a la diferencia de las seales aplicadas multiplicada por una ganancia. Se trata de un amplificador con numerosas aplicaciones en el rea de instrumentacin. Consideremos la Figura 1.34.
Figura 1.34. El Amplificador diferencial. Aplicando la Ley de Kirchhoff en el punto a:
v1 v a R1
vo va R2
= 0
(1-46)
aplicando nuevamente la ley de Kirchhoff, esta vez al punto b:
v 2 vb R1
vb R2
= 0
de donde obtenemos:
Vb
R2 R1 + R2
v2
(1-47)
Sustituyendo esta ltima ecuacin en la Ecuacin (1-46), ya que Va = Vb,
R2 1 v2 R1 + R2
R1
R2 vo v2 R1 + R2 R2
= 0
de la que se deduce, operando algebraicamente, que
vo
R2 R1
( v 2 v1 )
(1-48)
1.27. AMPLIFICADOR DE CORRIENTE ALTERNA CON A.O. En ocasiones se necesita bloquear la componente de CC de una seal y amplificar slo la componente de CA. Estos amplificadores de CA se consiguen fcilmente a partir de las configuraciones estudiadas en este captulo. Para obtener un amplificador de CA inversor es suficiente aumentar la capacidad de los condensadores C1 y C2 presentes en la entrada y salida, respectivamente, de un amplificador inversor, como indica la Figura 1.35. Obsrvase que la polarizacin de la entrada inversora queda garantizada por el lazo de realimentacin.
Figura 1.35. El AO como amplificador de CA.
Es conveniente proyectar el circuito anterior de modo que los condensadores C1 y C2 no presenten reactancias apreciables al paso de la componente de CA. Para ello se suele adoptar para R1 un valor aproximadamente 10 veces mayor que XCI. As,
R1
10 2fC1
donde f es la frecuencia de la seal aplicada. A partir de la ecuacin anterior podemos calcular C1 en funcin de R1 y de la frecuencia. Si, por ejemplo, R1 = 10 K y f = 1 Khz., entonces:
10 4
10 2000C1
o sea, C1 0,1 F Un valor correcto para C1 puede ser 0,47 F, pudiendo llegar a valer incluso 1 F.
RL
10 2fC2
Esta ecuacin nos permite obtener C2 conociendo f y RL. Normalmente el fabricante establece un valor mnimo o tpico para RL, que en el caso del AOP 741 es del orden de 2 k. Por esto, si C2 = 1 F y f = 1 Khz., tendremos:
X C2
1 2000 10 6
159
De hecho, este valor es considerablemente menor que 2 K. En la Figura 1.36 podemos observar un amplificador de CA no inversor. Aqu es necesario incluir la resistencia R2 para garantizar el retorno a tierra de la corriente continua, CC, y la consiguiente polarizacin de la entrada no inversora, ya que C1 impide que se efecte a travs de la fuente de seal vi. Este retorno es fundamental por condicionar la polarizacin de la etapa diferencial de entrada y su omisin impedir el correcto funcionamiento del circuito. Por desgracia, la impedancia de entrada Zi del circuito anterior no es tan alta como la del amplificador no inversor de la Figura 1.25. De hecho (vase Figura 1.36), R2 est en paralelo con la impedancia de entrada Zi, que por ser muy alta da lugar a que Zi R2. Por todo esto, al utilizar el circuito, deberemos tomar en consideracin su baja impedancia de entrada. En la prctica se toma R2 dentro de la banda de 10 K a 100 K.
Figura 1.36. Amplificador de CA.
Haciendo R1 = y Rf = 0 en el circuito anterior se obtiene el seguidor de tensin (BUFFER). 1.28. DISTRIBUCIN DE CORRIENTES EN UN CIRCUITO CON AO. Vamos a hacer un pequeo anlisis de la distribucin de corrientes en un circuito con AO. Para ello tomaremos como referencia un sumador de tensin. Aunque en este anlisis consideraremos el sentido convencional de la corriente, se puede optar por el flujo real sin ms que invertir los sentidos establecidos. la Figura 1.37 presenta el circuito sumador en tres situaciones distintas para las que se indican las corrientes respectivas en el circuito externo. Para cualquiera de las situaciones se percibir la validez de la relacin Io - IL + Y1 (1-49)
donde Io es la corriente de salida del AOP, IL es la corriente en la carga RL e If es la de realimentacin. Para el AOP 741 el valor mximo de Io es 25 mA. En cada situacin aparece sealado el punto de suma de las corrientes, o tierra virtual, en el que se tiene una tensin aproximadamente nula.
Figura 1.37. Distribucin de corrientes.
1.29. EJERCICIOS RESUELTOS 1. Proyectar un circuito no inversor de ganancia 30,63 dB para trabajar con seales
senoidales de 6 Khz. de frecuencia. Utilizar el AO 741 con Rf = 33 K. Cul ser la amplitud mxima de la seal de entrada sin que la salida presente distorsin? La alimentacin del AO es de 15 v. SOLUCIN: Consideramos el circuito de la Figura 1.25, por lo que: 20 log Avf = 30,63 Avf = 34 34 = 1 + 33/R1 o sea, R1 = 1 K Por otra parte: SR = 2fVp
Vp
0,5 10 6 2 6 101
Vp
de donde:
13,26V
; Vi ( pico)
13,26 34
Vi(pico) 390 mV
2.
Tres etapas idnticas no inversoras estn asociadas en cascada. Suponiendo que
cada una tiene una ganancia de 3dB y un ancho de banda de 10 Khz, se desea saber: a. b. Cul es la ganancia total del circuito? Cual es el ancho de banda resultante?
SOLUCIN: a. b. AVF (total) = 3 + 3 + 3 ; AVF (total) = 9 (-) (BW)3 = 10 2 1/ 3 1 ; (BW)3 5,1 KHz
Obsrvese cmo el ancho de banda resultante ha sufrido una reduccin aproximada del 50% con relacin al de cada etapa individual. 3. Proyectar un amplificador sumador con tres entradas (v1, v2 y v3) de modo que vo
= 1 (v1 + v2 + + 4v3) con Rf = 10 K. Determinar la resistencia de ecualizacin Re.. SOLUCIN: Comparando la salida deseada con la Ecuacin (1-42)
Rf R1 Rf R2 Rf R3
= 1 ;
R1
= =
10 K 5K
= 2 ; R2 = 4 ; R3
= 2,5K
Rc = 10//10//5//2,5 ;
Rc 1,25 K
4.
Utilizando las tcnicas analticas vistas, demostrar que el circuito de la siguiente
figura es una fuente de corriente constante.
Figura 1.38. Fuente de corriente constante. SOLUCIN: tenemos:
I1
IL
pero como:
=
=
V1Va R1
I 2+ I3 +
Va Vo R1
+
; Vo
Vo Vb R2
= 2Va
V1
V2 Vb R2
Va Vb
finalmente,
; IL
V2 Va R2
(2Va V1 ) Va
R2
IL
V2 V1 R2
Veamos que siendo V1, V2 y R2 constantes, IL tambin es constante e independiente del valor de la carga RL. Por tanto, el circuito anterior es una fuente de corriente constante (a pesar de su extrema simplicidad y las limitaciones derivadas de ello). 1.30. EJERCICIOS PROPUESTOS 1. Considerar el amplificador inversor de la Figura 1.24. Sea R1 = 10 K y Rf = a. b. 2. Calcular la ganancia del circuito. Determinar la impedancia de entrada.
100 K. Se pide:
Explicar el concepto de equilibrado externo y la forma de proceder en el caso de
un AO en la configuracin no inversora. Hacer el diagrama incluyendo las ecuaciones que se precisen. 3. Qu se entiende por resistencia de ecualizacin? Explicar su finalidad.
4. Cmo se calcula la resistencia de ecualizacin para un amplificador inversor? Y para otro no inversor? 5. Explicar cada una de las aplicaciones del seguidor de tensin (BUFFER).
6. Definir el concepto de etapa no interactiva y explicar lo que ocurre con el ancho de banda cuando asociamos varias en cascada. 7. Qu es un amplificador de instrumentacin?. Citar algunas de sus caractersticas. 8. Cul es el intervalo ideal de valores para las resistencias utilizadas en circuitos con AO? 9. Qu finalidad tiene la resistencia R2 del circuito de la Figura 1.36 ? Explicarlo detalladamente y determinar la impedancia de entrada del circuito suponiendo que R2 = 10 K. 10. Explicar qu es punto de suma de las corrientes en un AO realimentado negativamente. 11. Explicar la distribucin de corrientes en los circuitos de la Figura 1.37. 12. Utilizando circuitos del tipo BUFFER, esbozar un distribuidor de seales para tres canales. Qu tipo de amplificador se debe utilizar en este proyecto? Presentar una aplicacin prctica del distribuidor.
CAPTULO 2 EL AMPLIFICADOR OPERACIONAL COMO COMPARADOR 2.1. COMPARADORES
En muchas situaciones surge la necesidad de comparar dos seales entre s, siendo una de ellas una referencia preestablecida por el diseador. Los circuitos electrnicos destinados a esta funcin se denominan comparadores. Una aplicacin prctica de los comparadores es la siguiente: por medio de sensores de nivel podemos detectar el estado de un recipiente de combustible lquido. Tomamos como referencia el nivel normal y ajustamos una seal de tensin correspondiente al mismo. Cuando el nivel est por encima (o por debajo) de lo normal (referencia), el comparador deber emitir una seal de salida al sistema controlador, de forma que se restablezca de inmediato el nivel normal. Evidentemente, la seal de referencia se conecta a una de las entradas del comparador recibiendo la otra la seal de la variable controlada (en este caso, el nivel del recipiente). Bsicamente tenemos dos tipos de comparadores: el no inversor y el inversor. En el primer caso la seal de referencia se aplica a la entrada inversora del AOP y la seal de la variable que se va a comparar a la no inversora. La Figura 2.1 (a) muestra el circuito elemental de un comparador no inversor con la seal de referencia puesta a tierra, y la Figura 2.1 (b) la respuesta del circuito.
Figura 2.1. (a) El AO como comparador no inversor. (b) Funcin de Transferencia.
Vase que los estados de la salida se conmutan cuando la seal de entrada pasa por cero, por lo que este circuito se denomina detector de paso por cero. La operacin de un comparador es bastante sencilla: la alta ganancia del AOP en lazo abierto amplifica la diferencia de tensin existente entre sus entradas inversora y no inversora, con lo que la salida tomar el valor +Vsat o - Vsat segn la diferencia sea positiva o negativa, respectivamente, es decir, +Vsat, cuando Vi > 0 Vo = } -Vsat, cuando Vi < 0 (2-1)
Figura 2.2.
Salida de un detector de cruce por cero
Diremos, para la primera condicin, que el comparador trabaja en el primer cuadrante, y para la segunda, que lo hace en el tercero. A fin de mejorar la comprensin se presentan como ejemplo, en la Figura 2.2, las formas de onda de la entrada y al salida de un comparador no inversor.
El segundo tipo bsico de comparador que estudiamos es el inversor. En este caso la referencia esta conectada a la entrada no inversora y la seal de la variable que vamos a comparar en la inversora. En la Figura 2.3 (a) se halla este circuito (con la seal de referencia nuevamente a tierra) y en la Figura 2.3(b) su respuesta. Este circuito tambin se denomina detector de paso por cero.
Figura 2.3. (a) El AO como comparador inversor. (b) Funcin de Transferencia. La operacin de este circuito es anloga a la del anterior: cuando la diferencia de tensin entre sus entradas (inversora y no inversora) es negativa, la salida toma el valor +Vsat (operacin en el segundo cuadrante), y cuando es positiva, la salida se pone a -Vsat (operacin en el cuarto cuadrante). Esto es: +Vsat, cuando Vi < 0 Vo = -Vsat, cuando Vi > 0 Normalmente, una pequea diferencia de tensin del orden de 1 mV es suficiente para accionar el comparador conmutando su condicin de salida. Evidentemente, los AOPs de alta ganancia (AOPs de instrumentacin del tipo A725), cuando se utilizan como comparadores, pueden amplificar seales de niveles bastante menores que 1 mV. En los dos tipos de comparadores estudiados la seal de referencia era nula por estar conectada a tierra; ahora bien, es posible utilizar como referencia una seal vref 0. Existen diversas formas de realizar comparadores con referencia no nula. En la Figura (2-2)
2.4(a) aparece el circuito de un comparador inversor con la seal de referencia Vref aplicada a la entrada no inversora. Observando la respuesta del circuito en la Figura 2.4(b) se puede constatar que la conmutacin de estados tiene lugar cuando el nivel de la seal que se quiere comparar (vi) alcanza el valor Vref, por lo que se denomina detector de paso por nivel prefijado. As: -Vsat, cuando Vi < Vref Vo = -Vsat, cuando Vi > Vref (2-3)
Figura 2.4.
Comparador con referencia diferente a cero.
Todos los tipos de comparadores son casos particulares de una situacin general, representada en la Figura 2.5, donde se tiene un AOP trabajando como comparador (lazo abierto). En la entrada inversora est conectada la seal v1, y en la no inversora la v2. Para el caso de seales instantneas: Vo = Avo (V2 - V1) (2-4)
Figura 2.5.
El amplificador diferencial.
Aplicando la ecuacin anterior a cada uno de los comparadores estudiados hasta el momento, tenemos: a. Comparador no inversor (Figura 2.1): V1 = 0 Vo = Avo Vi V2 = Vi b. Comparador inversor (Figura 2.3) V1 = Vi Vo = -Avo Vi V2 = 0 c. Comparador inversor con referencia no nula (Figura 2.4): V1 = Vi Vo = Avo (Vref - Vi) V2 = Vref Observando los resultados obtenidos vemos su concordancia con las Ecuaciones (2-1), (2-2) y (2-3) respectivamente. En la prctica, al proyectar circuitos comparadores, es habitual la utilizacin de dos diodos en antiparalelo, colocados entre los terminales de entrada, para proteger la etapa diferencial contra posibles sobretensiones o sobrecorrientes que puedan daar el integrado.
2.2. LIMITACIN DE LA TENSIN DE SALIDA Presentamos a continuacin dos mtodos de limitar la tensin de salida en un comparador. Uno de ellos utiliza dos diodos Zener conectados nodo contra nodo (o ctodo contra ctodo) colocados entre la salida y el terminal inversor del AOP, como ilustra la Figura 2.6 (a).
Figura 2.6. Circuito limitador con diodos La Figura 2.6 (b) muestra una probable forma de la seal de salida (aunque en realidad sta depende de la forma de la seal de entrada). Hay que advertir que los niveles de salida quedan limitados por las tensiones de regulacin de los diodos Zener aumentadas en 0,7 voltios. De hecho, en cada semiciclo de la seal de entrada, estos diodos pueden ser representados por dos bateras en serie con valores de tensin Vz y 0,7V, aproximadamente. Es evidente que el diseador podr escoger diodos Zener iguales o diferentes, con lo que las amplitudes positiva y negativa tambin sern iguales o distintas, segn se trate del primer caso o del segundo. Otro mtodo para limitar la tensin de salida de un comparador viene indicado en la Figura 2.7. Es importante tener la precaucin de colocar una resistencia de 330,
aproximadamente, para controlar la corriente en los diodos. Las dems consideraciones son idnticas a las mencionadas en el circuito de la Figura 2.6 (a).
Figura 2.7.
Circuito recortador de dos niveles.
Si en el circuito anterior sustituimos el diodo Zener inferior por un puente y escogemos para el superior un valor Vz = 5,1V (por ejemplo, IN751, IN4733, BZX79/C5V1, etc.), tendremos una tensin de salida compatible con los circuitos digitales de la familia TTL. En la Figura 2.8 se muestra el circuito y la forma de su seal de salida. Advirtase que durante el semiciclo negativo de la seal de entrada hay una pequea tensin negativa del orden de 0,7V en la salida debido a la polarizacin directa del diodo Zener.
Figura 2.8. Circuito limitador con diodo zener 2.3. COMPARADORES EN FORMA DE CIRCUITOS INTEGRADOS El frecuente uso que se hace de los AOPs como comparadores determinaron la fabricacin de comparadores especficos en Cls. Tal es el caso del LM311 y LM339 (ambos de la NATIONAL SEMICONDUCTORS). El LM311 es un comparador de alta velocidad de conmutacin (del orden de 200ns) que puede ser utilizado como interface con circuitos lgicos, pues su salida es compatible con las familias TTL y CMOS, gracias a la posibilidad de trabajar con una alimentacin nica de +5Vcc. En la Figura 2.9 de describe la disposicin de las patillas del LM311 con el encapsulamiento DIP de ocho patillas. Para mayores detalles consltese el DATABOOK del fabricante (seccin VOLTAJE COMPARATORS, comparadores de tensin).
Figura 2.9. Diagrama del CI LM 311 El LM339 es un integrado que consta de cuatro comparadores independientes alojados en el mismo encapsulado. Tambin permite su uso como interface con las familias TTL y CMOS, por poder ser alimentado simtricamente, o con una nica fuente de tensin de valor comprendido entre 2Vcc y 36Vcc. En la Figura 2.10 tenemos una aplicacin tpica del LM339 (que utiliza tan slo un comparador de los cuatro) en la que ste acciona puertas lgicas de la familia TTL. Ntese la existencia de una resistencia de elevacin (PULL-UP) necesaria por tener el LM339 sus salidas en colector abierto.
Figura 2.10. Aplicacin del CI LM339 La Figura 2.11 describe la disposicin de los pines del LM 339 en el encapsulamiento DIP de 14 pines.
Figura 2.11. Diagrama del CI LM339 El LM339 no es tan rpido como el LM311 (su velocidad de conmutacin es del orden de 1300ns), pero permite realizar proyectos ms econmicos al ofrecer cuatro comparadores en el mismo encapsulado. Adems, el LM339 presenta un consumo de potencia muy bajo y puede ser utilizado en circuitos alimentados con pilas o bateras comunes. Los CIs comparadores tienen una serie de caractersticas que los hacen superiores a los comparadores construidos con AOPs de aplicaciones generales. A saber: ganancia alta, un gran ancho de banda, gran velocidad de conmutacin, etc.. Si se analiza el circuito interno de un comparador (consultando el manual del fabricante), se podr comprobar la falta del condensador de compensacin interna de frecuencia, hecho que se justifica porque los comparadores no son utilizados como circuitos lineales ms que en raras ocasiones. Por ltimo, una consideracin prctica: en cualquier comparador los pines de entrada que no se utilicen deben ser puestos a tierra para prevenir la desestabilizacin o la aparicin de otras perturbaciones en el funcionamiento del circuito.
2.4.
COMPARADOR REGENERATIVO O SCHMITT TRIGGER
La histresis en el comparador regenerativo. Podemos decir que regenerativo es sinnimo de realimentacin positiva. En este apartado estudiaremos un tipo de comparador muy importante, en el que se emplea esta clase de realimentacin, denominado SCHMITT TRIGGER o disparador de Schmitt. La propiedad ms importante del comparador regenerativo es la caracterstica de HISTERESIS que presenta. Este trmino viene del griego HYSTERESIS, que significa retraso y, contrariamente a la opinin generalizada, no es un fenmeno exclusivo del magnetismo. De hecho existe en algunos circuitos electrnicos y en varios tipos de vlvulas utilizadas en el control de procesos industriales. Decimos que un circuito posee histresis cuando presenta un retardo en el cambio de su estado de salida (EFECTO), a pesar de que las condiciones de entrada (CAUSAS) hayan sido alteradas. Al estudiar el comparador regenerativo el lector tendr oportunidad de comprobar su existencia en la respuesta del circuito. Cul es la importancia de la histresis en el comparador regenerativo? Responderemos a esta pregunta sirvindonos de la Figura 2.12. En ella se observa que la seal (vi) que se va a aplicar al comparador sufre los efectos de una fuerte interferencia o ruido, por lo que existen varios puntos de interseccin de la seal con el eje o nivel de referencia (VR).
Figura 2.12. Seal con Interferencia o Ruido

Un comparador comn conmutara su estado de salida en cada uno de estos puntos (si su velocidad de conmutacin fuese la adecuada), lo que dara lugar a una serie de conmutaciones falsas por haber sido motivadas por el ruido. Para eliminar este problema se utiliza la histresis, cuyo principio bsico, aplicado al circuito comparador, es el siguiente: el diseador deber conocer el valor de pico de la seal de ruido presente en la seal normal. A continuacin establecer dos niveles de referencia, denominados tensin de disparo superior (VDS) e inferior (VDI), separados por una cierta banda de tensin (por ejemplo, 50 mV o 100 mV) que depender del valor de pico estimado para la seal de ruido. La diferencia entre estos dos niveles se denomina margen de tensin de histresis (VH), es decir, VH = VDS - VDI (2-5)
En la Figura 2.13(a) se observa una seal en cuyo semiciclo negativo existe un pequeo ruido superpuesto. Este ruido provocara conmutaciones falsas si utilizsemos un comparador inversor sin histresis, como muestra la Figura 2.13(b). Advirtase que estamos suponiendo, como ejemplo, que la seal de referencia del comparador es VDI. Sin embargo, aplicando la histresis, obtendremos la salida de la Figura 2.13(c), donde el ruido no provoca ninguna conmutacin indebida. De hecho las conmutaciones slo ocurren cuando la seal alcanza sucesivamente ambos niveles de disparo (VDI y VDS).
Figura 2.13. Seales de entrada y salida de un circuito Comparador Schmitt Trigger 2.5. DISEO DE UN COMPARADOR REGENERATIVO A continuacin veremos la manera de aplicar la histresis en un comparador y cmo calcular los niveles de disparo. En primer lugar analizaremos el comparador inversor regenerativo, representado en la Figura 2.14, en el que se observa la realimentacin positiva.
Figura 2.14. El AO como comparador regenerativo. Debido a esta realimentacin, la salida del circuito estar en uno de los dos estados de saturacin, +Vsat o -Vsat. Se definen ahora dos niveles de referencia (o tensiones de disparo) en el punto P, que dependern del estado de salida en cada instante:
a.
V DS
R1 R1 + R2
( +Vsat )
(2-6)
b.
V DI
R1 R1 + R2
( Vsat )
Conviene recordar que +Vsat est 1,5V por debajo de +V, y -Vsat 1,5V por encima de -V, aproximadamente, de manera que VDS dependen de las tensiones de alimentacin del comparador. En la Figura 2.15 se tiene la curva de transferencia (o curva caracterstica) para este comparador inversor regenerativo, la cual muestra la relacin entre las seales de entrada y salida facilitando la comprensin del circuito.
Figura 2.15. Funcin de Transferencia de un comparador regenerativo. La tensin de disparo (VDI o VDS), en la que la salida cambia su estado, depende del sentido de conmutacin del comparador en un instante determinado: del estado bajo (Vsat) al alto (+Vsat) o al revs. Para valores negativos de vi superiores en mdulo a VDI, la salida del comparador estar en +Vsat y la tensin de disparo (referencia) ser VDS (vase Figura 2.13). Al alcanzar vi a VDS , la salida cambia de +Vsat a -Vsat y la tensin de disparo para la prxima conmutacin pasa a ser VDI, situacin que se mantiene mientras vi sea superior a VDS. Si vi toma valores comprendidos entre VDI y VDS (margen de histresis), la salida permanece inalterada. No obstante, si vi disminuye hasta alcanzar VDI, la salida conmutar nuevamente a +Vsat volviendo a ser VDS la tensin de disparo. Vemos, pues, que existe un cierto retardo de conmutacin cuando la seal de entrada se halla dentro del margen de histresis (VH), como muestra la Figura 2.15. El otro circuito que presentamos es el comparador no inversor regenerativo. En la Figura 2.16 vemos su circuito y curva de transferencia. Vase de nuevo la realimentacin positiva. El anlisis de la curva de transferencia es similar al hecho anteriormente.
Figura 2.16. Curva de Histresis en un circuito comparador En cuanto a los niveles de referencia (o tensiones de disparo) que se establecen en el punto P, admitiremos sin demostracin las relaciones:
a.
VDS
R1 R2
( +Vsat )
(2-7)
b.
V DI
R1 R2
( Vsat )
Para finalizar sealaremos que los niveles de tensin de salida de los comparadores con histresis tambin pueden ser limitados utilizando diodos Zener. En la Figura 2.17 se observa el comparador inversor regenerativo con esta limitacin, y dnde se ve la correcta conexin de R3 (resistencia limitadora de tensin).
Figura 2.17. Comparador inversor regenerativo con limitador
CAPTULO 3 DIFERENCIADORES E INTEGRADORES En la Figura 3.1 tenemos un amplificador en el que las resistencias de entrada y realimentacin han sido sustituidas por impedancias, es decir, Z1 y Zf representan asociaciones de resistencias y condensadores (raramente se incluyen inductancias).
Figura 3.1. El Amp. Op. Como circuito Integrador y/o Diferenciador Para el circuito anterior podemos escribir una relacin semejante a la del amplificador inversor estudiado en el Captulo 1.
Avf
vo vi
Zf Z1
(3-1)
Esta ecuacin ser de gran utilidad en los apartados siguientes, donde consideraremos asociaciones de componentes resistivos y capacitivos. 3.1. EL DIFERENCIADOR
Este circuito presenta una salida proporcional a la variacin de la seal de entrada. En la Figura 3.2, tenemos el circuito de un diferenciador elemental. Aplicando la ley de Kirchhoff en el punto a tenemos
dvi dt
vo Rf
= 0
de donde se obtiene
vo
= Rf C
dvi dt
(3-2)
Veamos que la seal de salida est invertida con relacin a la de entrada.
Figura 3.2. Circuito Diferenciador con Amp. Op. Aplicando una seal triangular simtrica a la entrada de un diferenciador, presentar a la salida una seal rectangular, segn se indica el la Figura 3.3.
Figura 3.3. Seal de entrada salida a un circuito diferenciador
De hecho, la seal triangular puede ser vista como un conjunto de rampas ascendentes y descendentes, cuyas derivadas son constantes. Se puede demostrar (y dejaremos esto para el lector) que los valores de pico de la seal de salida vienen dados por:
Vop
V pp = R f C T / 2
Si aplicamos una seal rectangular a al entrada del diferenciador tendremos una serie de impulsos agudos (SPIKES) a la salida. Vase la Figura 3.4. Analizaremos a continuacin la ganancia del circuito anterior. De la Ecuacin (3-1) tenemos: Avf = cuyo mdulo vale Avf = 2fRfC (3-3) Rf = j 2fR f C 1 j 2fC
Figura 3.4. Seal de entrada salida a un circuito diferenciador
La ecuacin anterior demuestra que la ganancia es directamente proporcional a la frecuencia de la seal aplicada, lo que hace que este circuito sea muy sensible a variaciones de frecuencia. Por esto el diferenciador elemental presenta serios inconvenientes: inestabilidad de ganancia, sensibilidad a los ruidos, proceso de saturacin muy rpido.
En el apartado siguiente daremos una solucin prctica a estos problemas. 3.2. EL DIFERENCIADOR PRACTICO
Como hemos visto, la ganancia del circuito anterior era directamente proporcional a la frecuencia, por lo que el amplificador tena un proceso rpido de saturacin. En la Figura 3.5 se observa un diferenciador al que hemos aadido en la entrada una resistencia y un condensador en serie, lo que permite eliminar algunos de los inconvenientes del diferenciador elemental y aumentar su estabilidad. En este caso,
Avf
Rf 1 R1 + j 2fC
Figura 3.5. El diferenciador prctico
y tomando el mdulo,
Avf
R f / R1 1 + (1 / 2fCR1 )
2
(3-4)
Segn esta ecuacin, la ganancia se estabiliza en el valor Rf/R1 (en mdulo) cuando la frecuencia crece indefinidamente. Luego en altas frecuencias el diferenciador se comporta como un amplificador inversor. Hay que tener en cuenta que los ruidos de alta frecuencia no afectan demasiado al circuito. En la prctica podemos establecer un valor lmite de frecuencia por debajo del cual el circuito se comporta como diferenciador y por encima acta fundamentalmente como amplificador inversor. Esta frecuencia, que denominaremos fL, es exactamente la frecuencia de corte de la red de retardo del diferenciador, o sea,
fL
1 2R1C
(3-5)
Resumiendo, sea f la frecuencia de la seal aplicada: si f < fL el circuito acta como diferenciador, Si f > fL el circuito acta como amplificador inversor de ganancia -Rf/Rl. Conviene sealar que las situaciones anteriores sern tanto ms ciertas cuanto ms nos alejemos de fL. Finalmente, este diferenciador ser de mayor precisin si se imponen, a la hora de hacer el proyecto, las condiciones siguientes: (a) (b) R1 C T/10 Rf 10 R1 (3-6)
es decir, la constante de tiempo de la red de retardo de la entrada deber ser mucho menor (diez veces al menos) que el perodo de la seal aplicada, y la ganancia en altas frecuencias estabilizarse en torno a diez. Mientras que la condicin (b) es opcional y puede no ser adecuada al proyecto, la condicin (a) es fundamental y deber aplicarse.
3.3.
EL INTEGRADOR
Es uno de los circuitos ms importantes con AO. No presenta los problemas del diferenciador, y es ms utilizado en la prctica. Vase en la Figura 3.6 el circuito del integrador elemental.
Figura 3.6. Circuito Integrador con Amp. Op. Aplicando la ley de Kirchhoff en el punto a, tenemos
vi Rl
o sea,
+ C
dv o dt
= 0
vo
1 R1C
v
o
dt
(3-7)
Si hubiera una tensin inicial en el condensador, su valor deber sumarse al resultado de la ecuacin anterior, por lo que, en ocasiones, se utiliza un interruptor en paralelo con C para descargarlo antes de utilizar el integrador. El interruptor se cierra para la descarga y debe volver a abrirse al comenzar el proceso de integracin. La Figura 3.7 ilustra lo que acabamos de decir.
Figura 3.7. Circuito de descarga en un circuito Integrador

Aplicando una seal rectangular simtrica en la entrada del integrador obtendremos una salida triangular, como se ve en la Figura 3.8. Se puede demostrar que los valores de pico de la tensin de salida estn dados por la relacin.
Vop
VpT = 4 R1C
Tarea: demostracin
Figura 3.8. Seal de entrada salida en un circuito integrador Si consideramos el circuito de la Figura 3.6, tendremos
Avf
1 j 2fC R1
1 j 2fR1C
cuyo mdulo vale
Avf
1 2fR1C
(3-8)
Ntese que la ganancia es inversamente proporcional a la frecuencia, lo que hace que el circuito no sea tan sensible como el diferenciador a los ruidos de alta frecuencia. La Ecuacin (3-8) muestra que, a medida que baja la frecuencia, la ganancia aumenta considerablemente, tendiendo a infinito al aproximarse aqulla a cero. Anlogamente a como hicimos para el diferenciador, presentaremos un circuito que permita estabilizar la ganancia en baja frecuencia. 3.4. EL INTEGRADOR PRCTICO
El circuito de la Figura 3.9 permite estabilizar la ganancia cuando se tiene una seal de baja frecuencia aplicada a su entrada.
Figura 3.9. El integrador prctico Considerando la Ecuacin (3-1):
Avf
1 j 2fC 1 Rf + j 2fC R1 Rf
de donde, despus de algunos clculos, se obtiene
Avf
R f / R1 1 + j 2fR f C R f / R1 1 + 2fR f C
(3-9)
y tomando el mdulo, se obtendr
Avf
La ganancia se estabilizar en un valor igual a Rf/Rl (en mdulo) cuando la frecuencia sea nula.
fL
1 2R f C
(3-10)
Resumiendo, sea f la frecuencia de la seal aplicada: si f < fL el circuito acta como amplificador inversor de ganancia Si f > fL el circuito acta como integrador. -Rf/Rl,
Sealaremos de nuevo que las dos situaciones anteriores son tanto ms verdaderas cuando ms nos distanciemos de fL. Para terminar, las condiciones que siguen permiten mejorar la respuesta de este circuito: (a) R1C 10-T (b) Rf 10 Rl (3-11) donde T es el perodo de la seal aplicada. La condicin (a) es fundamental mientras que la (b), a pesar de estabilizar ptimamente el circuito, puede considerarse como opcional en el proyecto. 3.5. INTEGRADORES ESPECIALES
Presentaremos a continuacin dos circuitos integradores que pueden ser de utilidad en muchas aplicaciones prcticas. En la Figura 3.10 tenemos el integrador de suma.
Figura 3.10. Circuito integrador especial La ecuacin de salida de este circuito es:
vo
1 RC
(v
o
+ v2 + v3 ) dt
(3-12)
Evidentemente, el nmero de entradas podra aumentarse. Dejamos al lector la demostracin de esta ecuacin. El otro circuito se denomina integrador diferencial y est representado en la Figura 3.11. Ntese que su ecuacin de salida no presenta inversin de polaridad. Nuevamente dejamos al lector la demostracin de la ecuacin de salida:
vo
1 RC
(v
o
v11 )dt
(3-13)
Figura 3.11. Circuito Integrador Diferencial

3.6.
EJERCICIOS RESUELTOS
1. En el circuito de la Figura 3.12 tenemos R = 50 K y C = 10F. En su entrada se aplica un impulso (o escaln de tensin) de 2 V de amplitud durante 5 segundos. Suponiendo que C est descargado inicialmente y el AOP alimentado con 15 v, se pide: a. Calcular Vo despus de 2 segundos. b. Cuntos segundos tarda en saturarse el AOP con una tensin de -13,5V, aproximadamente? c. Hacer un esbozo de la forma de onda de la seal de salida en el intervalo de 0 a 5 segundos. d. Calcular la pendiente D (o coeficiente angular) de la seal de salida generada antes de que el AOP se sature
Figura 3.12. Ejemplo SOLUCIN: a. VO = 1 RC
v dt ,
O i
pero siendo vi = CONSTANTE , tenemos
vo
b. c.
vi t ; v o = 8V RC
-13,5 = -4t ; t = 3,375 segundos.
Figura 3.13. Solucin grfica d. D (pendiente) =
8 2
D = 4V / s
Comentario: Obsrvese que la seal generada es lineal y de pendiente negativa, y puede ser utilizada, por ejemplo, para accionar un circuito electrnico encargado de controlar la velocidad de un motor, reducindola. Decimos, en este caso, que la seal generada es una rampa de desaceleracin. Por otro lado, cambiando la polaridad de la seal de entrada, obtendramos una rampa de aceleracin que aumentara la velocidad del motor. Esta tcnica se utiliza muy frecuentemente en la industria para accionar mquinas elctricas a travs de rdenes electrnicas. Nuestra intencin ha sido dar al estudiante una primera idea sobre este tema. 2. En el integrador de la Figura 3.9 tenemos: R1 = 1 K, Rf = 10 K y C = 0,01 F. Determinar la ganancia (en decibelios) del circuito cuando = 10.000 rad/s. SOLUCIN:
Avf
10 / 1 1 + 10000 10 10
7,07 osea ,
o sea, Avf (dB) 16,99 dB
3. En el grfico que sigue tenemos un perodo de la seal de entrada vi aplicado al circuito diferenciador de la Figura 3.2. Determinar la tensin de salida vo en los intervalos de 0 a 150s y de 250 a 500 s. Tomar Rf = 1 K y C = 0,01 F.
Figura 3.14. Solucin grfica SOLUCIN: Como en la entrada aplicamos una seal triangular, la salida ser constante en cada semiperodo. Para el primer semiperodo tenemos: vo1 = -103 10-8 d/dt (t/125) Vase que la ecuacin del semiperodo de subida es vil = t/125, donde t viene dado en s y vil en voltios. Luego:
vo1
= 10 3 10 8
10 6 125
Vo1 = 80mV
Para el segundo semiperodo: vo2 = -103 10-8 d/dt (-t/125 + 4) vo2 = -103 10-8 (-106/125) ; vo2 = 80 mV
4. Demostrar que el siguiente circuito corresponde a un controlador PI (proporcional + integral). Considerar para ello un AOP ideal.
Figura 3.15. Ejemplo. SOLUCIN: Sean il e i2 las corrientes en R1 y R2C respectivamente, tenemos:
i1
vi R1
; i2
vi R1
pues i1 + i2 = 0 (AOP ideal). Sin embargo, vo = VR2 = vc
vo
v 1 1 R2 i + i 2 dt R1 C o 1 1 vi dt R1C o
vo
Finalmente;
R = 2 v i R1
vo
R = 2 vi R1
R 2 R1
1 R2 C
v dt
o i
La ecuacin final muestra que la salida del controlador consta de una parte correspondiente a la accin proporcional, asociada a otra de accin integral (que viene multiplicada por la misma ganancia de accin proporcional). Evidentemente, colocando
un amplificador inversor de ganancia unitaria a la salida de este controlador, se eliminaran las salidas negativas de la ecuacin anterior. 3.7. EJERCICIOS PROPUESTOS
1. Dibujar la forma de la seal de salida de un diferenciador cuando a su entrada aplicamos los siguientes tipos de seales: a. b. c. d. e. 2. 3. 3.2? 4. 5. 6. cuadrada (vi = K) inclinada o en rampa (vi = Kt) senoidal (vi = Ksent) parablica (vi = kt2) exponencial (vi = Ket) Repetir el ejercicio anterior para un integrador. Qu aspecto se considera ms crtico en el circuito diferenciador de la Figura Qu son los SPIKES y cmo se producen en los circuitos con AOPs? Concepto y caracterstica principal del diferenciador prctico. Repetir lo anterior para el integrador prctico.
7. Por qu el integrador de la Figura 3.6 no presenta demasiada sensibilidad a los ruidos de alta frecuencia?
CAPTULO 4 CONMUTACIN DE TRANSISTORES 4.1. EL TRANSISTOR COMO ELEMENTO DE CONMUTACIN
Aplicar los transistores no se limita nicamente a la amplificacin de seales. A travs de un diseo adecuado pueden utilizarse como un interruptor para computadora y para aplicaciones de control. El transistor de la figura 4.1 puede emplearse como un inversor en los circuitos lgicos. Obsrvese que el voltaje de salida VC es opuesto al que se aplic sobre la base o a la terminal de entrada. Tambin obsrvese la ausencia de una fuente de dc conectada al circuito de la base. La nica fuente de dc est conectada al colector o lado de la salida, y para las aplicaciones de computadoras normalmente es igual a la magnitud del nivel "alto" de la seal aplicada, en este caso 5 V.
Figura 4.1.
El Transistor como elemento de conmutacin.
El diseo ideal para el proceso de inversin requiere que el punto de operacin conmute de corte a saturacin, pero a lo largo de la recta de carga descrita en la figura 4.1b. Para estos propsitos se asumir que IC = ICEO = 0 mA cuando IB = 0 A (una
excelente aproximacin de acuerdo con las mejoras de las tcnicas de fabricacin), como se muestra en la figura 4.1. Adems, se asumir que VCE = VCE SAT = O V en lugar del nivel tpico de 0.1 a 0.3 V. Cuando Vi = 5 V, el transistor se encontrar "encendido" y el diseo debe asegurar que la red est saturada totalmente por un nivel de IB mayor asociada con la curva IB que aparece cerca del nivel de saturacin. La figura 4.1b requiere que IB > 50 A El nivel de saturacin para la corriente del colector y para el circuito de la figura 4.1 a est definido por VCC RC Los resultados del nivel de IB en la regin activa justo antes de la saturacin puede aproximarse mediante la siguiente ecuacin: IC = I BMAX I CMAX
DC
Por lo mismo, para el nivel de saturacin se debe asegurar que la siguiente condicin se satisfaga: IB > I CSAT
DC
Para la red de la Figura 4.1 b cuando Vi = 5 v, el nivel resultante de IB es el siguiente:
IB = e IC =
Vi 0,7v 5v 0,7v = = 63A RB 68K VCC 5v = = 6,1mA RC 0,82 K
comprobando la ecuacin anterior, tenemos que: I B = 63A > I CSAT = 6,1mA = 48,8A 125
DC
la cual es satisfecha.. Es cierto que cualquier nivel de IB mayor que 60 A pasar a travs del punto Q sobre la recta de carga, que se encuentra muy cerca del eje vertical.. Para Vi = 0 v, IB = 0 A, y dado que se est suponiendo que IC = ICEO = 0 mA, el voltaje cae a travs de RC como lo determin V Rc = IC RC = 0 v , dando como resultado VC = +5
v para la respuesta indicada en la figura 1 a. Adems de su contribucin en los circuitos lgicos, el transistor puede utilizarse como interruptor, si se emplean los extremos de la recta de carga. En la saturacin la corriente IC es muy alta y el voltaje VCE muy bajo. El resultado es un nivel de resistencia entre los dos terminales determinado por: RC = VCESAT I CSAT
y descrito en la figura 4.2
Figura 4.2.
Condiciones de saturacin y la resistencia resultante de la terminal.
Si se utiliza un tpico valor promedio de VCE sat como 0,15 v da como resultado RSAT = VCESAT I CSAT = 0,15v = 24,6 6,1mA
el cual es un valor relativamente bajo y aproximadamente igual 0 cuando se coloca en serie con resistores en el rango de kilomhs.
Figura 4.3.
Condiciones de corte y la resistencia resultante de la terminal.
Como lo vemos en la figura 4.3., la condicin de corte ocasionar un nivel de resistencia de la siguiente magnitud: VCC 5v = = I CEO 0mA resultando en la equivalencia de circuito abierto. Para un valor tpico de ICEO = 10 A, la magnitud de la resistencia de corte es: RCORTE =
RCORTE =
VCC 5v = = 500k I CEO 10 A
que se aproxima a la equivalencia de circuito abierto para muchas situaciones. Existen transistores denominados transistores de conmutacin debido a la velocidad con que cambian de un nivel de voltaje a otro. En la figura 4.4. los perodos definidos como ts , td ,tr y tf se proporcionan en funcin de la corriente de colector. Su impacto sobre la velocidad de respuesta de la salida del colector se muestra en la figura 4.4 El tiempo total necesario para que el transistor cambie del estado apagado al encendido esta designado como t encendido y definido por:
t encendido = t r + t d
siendo td el tiempo de retardo entre el estado de cambio de la entrada y el comienzo de una respuesta en la salida. El elemento de tiempo tr es el tiempo de subida del 10 al 90% del valor final.
Figura 4.4.
Definicin de los intervalos de tiempo de una forma de onda de pulso.
El tiempo total que requiere un transistor para cambiar del estado encendido al 2apagado se le conoce como t apagado y se define as
t apagado = t s + t f
donde ts es el tiempo de almacenamiento y tf es el tiempo de bajada del 90 al 10% del valor inicial. Para el transistor de propsito general de la figura 4.5. a IC = 10 mA, se encuentra que: ts = 120 ns ; td = 25 ns ; tr = 13 ns ; tf =12 ns as que t encendido = t r + t d = 13 ns + 25 ns = 38 ns t apagado = t s + t f = 120 ns + 12 ns = 132 ns
Al comparar los valores anteriores con los siguientes parmetros de un transistor de conmutacin BSV52L, se observa una de las razones para elegir un transistor de conmutacin t encendido = 12 ns t apagado = 18 ns
Figura 4.5.
Hoja de especificaciones tcnicas de un transistor de propsito general.

CAPTULO 5 TRANSISTORES DE EFECTO DE CAMPO
5.1.
INTRODUCCIN
El transistor de efecto de campo (FET) (por las siglas en ingls de Field Effect Transistor) es un dispositivo de tres terminales que se utiliza para aplicaciones diversas que se asemejan, en una gran proporcin, a las del transistor BJT. Aunque existen importantes diferencias entre los dos tipos de dispositivos, tambin es cierto que tienen muchas similitudes que se presentarn a continuacin. La diferencia bsica entre los dos tipos de transistores es el hecho de que el transistor BJT es un dispositivo controlado por corriente como se describe en la figura 1 a, mientras que el transistor JFET es un dispositivo controlado por voltaje como se muestra en la figura 5.1.b. En otras palabras, la corriente IC de la figura la es una funcin directa del nivel de IB. Para el FET la corriente ID ser una funcin del voltaje VGS aplicado al circuito de entrada como se muestra en la figura lb. En cada caso, la corriente del circuito de salida est controlada por un parmetro del circuito de entrada, en un caso se trata de un nivel de corriente y en el otro de un voltaje aplicado.
(a) Figura 5.1.
(b)
Amplificadores controlados por a) corriente b) voltaje
De la misma manera que existen transistores bipolares npn y pnp, hay transistores de efecto de campo de canal-n y canal-p. Sin embargo, es importante considerar que el transistor BJT es un dispositivo bipolar; el prefijo bi indica que el nivel de conduccin es una funcin de dos portadores de carga, los electrones y los huecos. El FET es un dispositivo unipolar que depende nicamente de la conduccin o bien, de electrones (canal-n) o de huecos (canal-p). El trmino "efecto de campo" en el nombre seleccionado merece cierta explicacin. Toda la gente conoce la capacidad de un imn permanente para atraer limaduras de metal hacia el imn sin la necesidad de un contacto real. El campo magntico del imn permanente envuelve las limaduras y las atrae al imn por medio de un esfuerzo por parte de las lneas de flujo magntico con objeto de que sean lo ms cortas posibles. Para el EET un campo elctrico se establece mediante las cargas presentes que controlarn la trayectoria de conduccin del circuito dc salida, sin la necesidad dc un contacto directo
entre las cantidades controladoras y controladas. Existe una tendencia natural cuando se presenta un segundo dispositivo con un rango dc aplicaciones similares a uno que se dio a conocer previamente, para comparar algunas de las caractersticas generales de cada uno. Uno de los rasgos ms importantes del FET es una gran impedancia de entrada. A un nivel desde 1 a varios cientos de megaomhs excede por mucho los niveles tpicos de resistencia de entrada de las configuraciones con transistor BJT, un punto muy importante en el diseo de amplificadores lineales de ac. Por otro lado. el transistor BJT tiene una sensibilidad mucho ms alta a los cambios en la seal aplicada, es decir, la variacin en la corriente de salida es obviamente mucho mayor para el BJT que la que produce en el FET para el mismo cambio de voltaje aplicado. Por esta razn, las ganancias normales de voltaje en ac para los amplificadores a BJT son mucho mayores que para los FET. En general. los FET son ms estables a la temperatura que los BJT, y los primeros son por lo general ms pequeos en construccin que los BJT, lo cual los hace mucho ms tiles en los circuitos integrados (IC), (por las siglas en ingls de, Integrated Circuits). Sin embargo, las caractersticas de construccin de algunos FET los pueden hacer ms sensibles al manejo que los BJT. En este captulo se presentarn dos tipos de FET: el transistor de efecto de campo de unin (JFET) (por las siglas en ingls de, Junction Field Effect Transistor) y el transistor de efecto de campo metal-xido-semiconductor (MOSFET) (por las siglas en ingls de Metal-Oxide-Semiconductor Field Effect Transistor). La categora MOSFET se desglosa despus en los tipos decremental e incremental, los mismos que describiremos. El transistor MOSFET se ha convertido en uno de los dispositivos ms importantes en el diseo y construccin de los circuitos integrados para las computadoras digitales. Su estabilidad trmica y otras caractersticas generales lo hacen muy popular en el diseo de circuitos para computadoras. Sin embargo, como elemento discreto en un encapsulado tpico de sombrero alto, se debe manipular con cuidado (tema que se analizar en una seccin posterior). Una vez que se hayan presentado la construccin y las caractersticas del FET. los arreglos de polarizacin se cubrirn posteriormente 5.2. CONSTRUCCIN Y CARACTERSTICAS DE LOS JFET
Como se indic anteriormente, el JFET es un dispositivo de tres terminales, con una terminal capaz de controlar la corriente de las otras dos. En el anlisis del transistor BJT se utiliz el transistor npn a travs de la mayor parte de las secciones de anlisis y diseo; tambin se dedic slo una seccin al impacto del uso del transistor pnp. Para el transistor JFET. el dispositivo de canal-n aparecer como el dispositivo importante y se dedican prrafos y secciones al impacto del uso de un JFET de canal-p. La construccin bsica del JFET de canal-n se muestra en la figura 5.2. Obsrvese que la mayor parte de la estructura es del material de tipo-n que forma el canal entre las capas interiores del material de tipo p. La parte superior del canal de tipo n se encuentra conectada por medio de un contacto hmico a la terminal referida como el drenaje (D), mientras que el extremo inferior del mismo material se conecta por medio de un contacto
hmico a una terminal referida como la fuente (S) (por su sigla en ingls, Source). Los dos materiales de tipo p se encuentran conectados entre s y tambin a una terminal de compuerta (G) (por la sigla en ingls de, Gate). Por tanto, el drenaje y la fuente se hallan conectadas a los extremos del canal de tipo n y la entrada a las dos capas de material tipo p. Durante la ausencia de potenciales aplicados el JFET tiene dos uniones p-n bajo condiciones sin polarizacin. El resultado es una regin de agotamiento en cada unin, como se muestra en la figura 5.2, la cual se asemeja a la regin de un diodo sin polarizacin. Recuerde tambin que la regin de agotamiento es aquella que no presenta portadores libres y es, por tanto, incapaz de soportar la conduccin a travs de la regin.
Figura 5.2. Transistor de efecto de campo de unin (JFET). En raras ocasiones son perfectas las analogas y a veces pueden causar confusiones; sin embargo, la analoga del agua de la figura 5.3 proporciona cierto sentido sobre el control del JFET a travs de la terminal de compuerta y acerca de lo adecuado de la terminologa aplicada a las terminales del dispositivo. La fuente de la presin del agua se parece al voltaje aplicado desde el drenaje a la fuente que establecer un flujo de agua (electrones), a travs de la llave (fuente). La "compuerta", mediante una seal aplicada (potencial), controla el flujo de agua (carga) hacia el "drenaje". Las terminales del drenaje y de la fuente se encuentran en los extremos opuestos del canal-n como en la figura 5.2 porque la terminologa est definida para el flujo de electrones.
Figura 5.3. Analoga hidrulica para el mecanismo de control del JFET. VGS = 0 v, VDS algn valor positivo
En la figura 5.4 se ha aplicado un voltaje positivo VDS a travs del canal, y la entrada se conect directamente a la fuente con objeto de establecer la condicin VGS = 0 V. El resultado es que la compuerta y la fuente tienen el mismo potencial y una regin de agotamiento en el extremo inferior de cada material-p similar a la distribucin de la condicin de sin polarizacin de la figura 5.2. En el instante en que se aplica el voltaje VDD (= VDS), los electrones sern atrados a la terminal del drenaje, establecindose la corriente convencional ID con la direccin definida de la figura 5.4. La trayectoria del flujo de carga revela con claridad que las corrientes de drenaje y fuente son equivalentes (ID = IS). Bajo las condiciones que aparecen en la figura 5.4, el flujo de carga se encuentra relativamente sin ninguna restriccin y slo lo limita la resistencia del canal-n entre el drenaje y la fuente.
Figura 5.4. JFET e VGS = 0v VDS > 0 Es importante observar que la regin de agotamiento es ms amplia cerca de la parte superior de ambos materiales de tipo p. La razn por el cambio de tamao de la regin se describe mejor por medio de la ayuda de la figura 5.5 Suponiendo una resistencia uniforme en el canal-n, la resistencia del canal se puede desglosar en las divisiones que aparecen en la figura 5.5. La corriente ID establecer los niveles de voltaje a travs del canal que se indican en la misma figura. El resultado es que la regin superior del material de tipo p, estar polarizada de manera inversa con cerca de 1.5 V, con la regin inferior polarizada en forma inversa nicamente con 0.5 v. Recuerde a partir de la discusin de la operacin del diodo, que mientras mayor es la polarizacin inversa aplicada, ms ancha es la regin de agotamiento, de ah que la distribucin de la regin de agotamiento es como se muestra en la figura 5.5. El hecho de que la unin p-n est polarizada de forma inversa a travs de toda la longitud del canal ocasiona una corriente en la entrada de cero amperes como se muestra en la misma figura. El hecho de que IG=0
A es una caracterstica importante del JFET.
Figura 5.5. Potenciales variables de polarizacin inversa a travs de la unin p-n de un JFET de canal-n En cuanto el voltaje VDS se incrementa desde 0 a unos cuantos volts, la corriente aumenta como lo determina la ley de Ohm y la grfica de ID en funcin de VDS aparece de acuerdo con la figura 5.6. La relativa rectitud de la grfica indica que para la regin de valores pequeos de VDS, la resistencia es en esencia constante. Cuando VDS se eleva y se acerca al nivel referido como Vp en la figura 5.6, las regiones de agotamiento de la figura 4 se harn ms amplias, ocasionando una reduccin notable en el ancho del canal. La trayectoria de conduccin reducida causa que se incremente la resistencia, lo que ocasiona la curva en la grfica 5.6. Mientras ms horizontal es la curva, mayor la resistencia, lo que sugiere que la resistencia est alcanzan-do un nmero infinito de ohms en la regin horizontal. Si VDS se eleva a un nivel donde parece que las dos regiones de agotamiento se "tocan", como se muestra en la figura 5.7, resultar una condicin referida como estrechamiento. Al nivel de VDS que establece esta condicin se le conoce como voltaje de estrechamiento y se denomina como Vp (por su sigla en ingls, Pinch-off), como se muestra en la figura 5.6. En realidad, el trmino estrechamiento" es un nombre inapropiado que sugiere que la corriente ID se detiene y que cae a 0 A. Sin embargo, como lo muestra la figura 5.6, este difcilmente es el caso, porque ID mantiene un nivel de saturacin definido como IDSS en la figura 5.6. En realidad, an existe un pequeo canal con una corriente de densidad muy alta. El hecho de que ID no caiga con el estrechamiento y mantenga el nivel de saturacin indicado en la figura 5.6 se verifica con el siguiente hecho: la ausencia de una corriente de drenaje eliminara la posibilidad de niveles de potencial diferentes a travs del canal del material-n con objeto de establecer los niveles variantes de polarizacin inversa a lo largo de la unin p-n. El resultado sera una prdida de la distribucin de la regin de agotamiento que motiv el estrechamiento inicial. Mientras VDS se incremente ms all de Vp, la regin del encuentro cercano entre las dos regiones de agotamiento incrementa su longitud a lo largo del canal, pero el nivel de ID permanece esencialmente constante. Por tanto. una vez que VDS > Vp, el JFET tiene las caractersticas de una fuente de corriente. Como se muestra en la fig 5.8 la corriente est fija en ID = IDSS, pero el voltaje VDS (para aquellos niveles > Vp) est determinado por la carga aplicada.
La eleccin de la notacin IDSS se deriva del hecho de que es la corriente del Drenaje a la fuente (por la sigla en ingls de, Source) con una conexin de corto circuito (por la sigla en ingls de Short) de la entrada a la fuente. Mientras contina la investigacin de las caractersticas del dispositivo, tenemos que: IDSS es la corriente mxima de drenaje para un JFET y est definida mediante las condiciones VGS = O V y VDS > Vp
Figura 5.6 ID en funcin de VDS para VGS = 0 v.
Figura 5.7. Estrechamiento (VGS 0 v, VDS = Vp ) Obsrvese en la figura 6 que VGS = O V para toda la curva. Los siguientes prrafos describen la manera en que las caractersticas de la figura 5.6 resultan afectadas por los cambios en el nivel de VGS. VGS < 0 V
Figura 5.8. Fuente de corriente equivalente para VGS = 0 v, VDS > 0 v El voltaje de la compuerta a la fuente denotado por VGS es el voltaje que controla al JFET. As como se establecieron varias curvas para IC en funcin de Vcc para diferentes niveles de IB y para el transistor BJT, se pueden desarrollar curvas de ID en funcin de VDS para varios niveles de VGS para el JFET. Para el dispositivo de canal-n el voltaje de control VGS se hace ms y ms negativo a partir de su nivel VGS = 0 V. Es decir, la terminal de la compuerta se hace a niveles de potencial ms y ms bajos en comparacin con la fuente. En la figura 5.9 se aplica un voltaje negativo de - l V entre las terminales de la compuerta y la fuente para un nivel bajo de VDS. El efecto del VGS aplicado de polaridad negativa es el de establecer regiones de agotamiento similares a las que se obtuvieron con VGS = 0 V, pero a niveles menores de VDS. Por tanto, el resultado de aplicar una polarizacin negativa en la compuerta es alcanzar un nivel de saturacin a un nivel menor de VDS como se muestra en la figura 5.10 para VGS = -1 V. El nivel resultante de saturacin para ID se ha reducido y de hecho continuar reducindose mientras VGS se hace todava ms negativo. Obsrvese tambin en la figura 5.10 la manera en que el voltaje de estrechamiento contina cayendo en una trayectoria parablica conforme VGS se hace ms negativo. Eventualmente, cuando VGS = - Vp, VGS ser lo suficientemente negativo como para establecer un nivel de saturacin que ser en esencia 0 mA, por otro lado, para todos los propsitos prcticos el dispositivo ha sido "apagado". En resumen:
Figura 5.9. Aplicacin de un voltaje negativo a la entrada de un JFET.
Figura 5.10 Caracterstica. del JFET de canal-n con IDSS = 8 mA y Vp = - 4 v El nivel de VGS que da por resultado ID = o mA se encuentra definido por VGS = Vp,, siendo Vp un voltaje negativo para los dispositivos de canal-n y un voltaje positivo para los JFET de canal-p. En la mayor parte de las hojas de especificaciones, el voltaje de estrechamiento se encuentra especificado como VGS(apagado) en vez de Vp. Ms a delante se revisar una hoja de especificaciones cuando hayan sido presentados los elementos bsicos ms importantes. La regin a la derecha del estrechamiento en la figura 5.10 es la regin empleada normalmente en los amplificadores lineales (amplificadores con una mnima distorsin de la seal aplicada). y se le refiere como la regin de corriente constante, saturacin o regin de amplificacin lineal. 5.3. RESISTOR CONTROLADO POR VOLTAJE
La regin a la izquierda del estrechamiento en la figura 5.10 es conocida como la regin hmica o de resistencia controlada por voltaje. En esta regin al JFET se le usa en realidad como un resistor variable (posiblemente para un sistema de control de ganancia automtica) cuya resistencia se encuentra controlada por medio del voltaje de la compuerta a la fuente. Obsrvese en la figura 5.10 que la pendiente para cada curva, y por tanto la resistencia del dispositivo entre el drenaje y la fuente para VDS < Vp, es una funcin del voltaje aplicado VGS. Mientras VGS se convierte en ms negativo, la pendiente de cada curva se hace ms horizontal. correspondiendo a un nivel creciente de resistencia. La siguiente ecuacin ofrecer una buena y primera aproximacin del nivel de resistencia en trminos del voltaje aplicado VGS.
rd =
(1 V
r0
GS
/Vp )
donde r0 es la resistencia con VGS = 0 V y rd es la resistencia en un nivel particular de VGS.. Para un JFET de canal-n con r0 igual a 10 k (VGS = 0V, Vp = - 0 V), la ecuacin (51) dar por resultado 40 k en VGS = -3 V. 5.4. DISPOSITIVOS DC CANAL-P
El JFET de canal-p est construido exactamente de la misma manera que el dispositivo de canal-n de la figura 5.2 con una inversin de los materiales tipo p y tipo n, como se muestra en la figura 5.11.
Figura 5.11. JFET de canal - p Las direcciones de corriente definidas estn invertidas, como las polaridades reales para los voltajes VGS y VDS. Para el dispositivo de canal-p, ste ser estrechado mediante voltajes crecientes positivos de la compuerta a la fuente, y la notacin de doble subndice para VDS, por tanto, dar como resultado voltajes negativos para VDS sobre las caractersticas de la figura 5.12, la cual tiene una IDSS de 6 mA y un voltaje de estrechamiento de VGS = +6V. No se debe confundir por el signo de menos para VDS. ste simplemente indica que la fuente se encuentra a un potencial mayor que el drenaje.
Figura 5.12. Caractersticas del JFET de canal-p con IDSS = 6 mA y Vp = +6 v Se observa en los niveles altos de VDS que las curvas suben repentinamente a niveles que parecen ilimitados. El crecimiento vertical es una indicacin de que ha sucedido una ruptura y que la corriente a travs del canal (en la misma direccin en que normalmente se encuentra) ahora est limitada nicamente por el circuito externo. Aunque no aparece en la figura 5.10 para el dispositivo de canal-n, sucede para el canal-n cuando se aplica suficiente voltaje. Esta regin puede evitarse si el nivel de VDsmx, de las hojas de especificaciones, y el diseo es tal, que en nivel real de VDS es menor que el valor mximo para todos los valores de VGS. 5.5. SMBOLOS
Los smbolos grficos para los JFET de canal-n y dc canal-p se presentan en la figura 5.13. Obsrvese que la flecha se encuentra apuntando hacia adentro para el dispositivo de canal-n de la figura 5.13a, con objeto de representar la direccin en la cual fluira IG si la unin p-n tuviera polarizacin directa. La nica diferencia en el smbolo es la direccin de la flecha para el dispositivo de canal-p (figura 5.13b).
Figura 5.13 Smbolos del JFET :a) de canal-n ; b) de canal-p.
5.6.
RESUMEN
Una cantidad importante de parmetros y relaciones se presentaron en esta seccin. Otros, cuya referencia ser frecuente en el anlisis de este captulo, as como en el siguiente para los JFET de canal-p, se describen a continuacin: La corriente mxima se encuentra definida como IDSS y ocurre cuando VGS = 0 v y VDS Vp como se muestra en la figura 5.14a. Para los voltajes de la compuerta a la fuente VGS menores que (ms negativos que) el nivel de estrechamiento, la corriente de drenaje es igual a O A (1D = O A), como aparece en la figura 5.14b. Para todos los niveles de VG5 entre O V y el nivel de estrechamiento, la corriente ID se encontrar en el rango entre IDSS y 0 A, respectivamente, como se encuentra en la figura 5.14c. Se puede desarrollar una lista similar para los JFET de canal-p.
Figura 5.14 a) VGS = 0 v, ID =IDSS ; b) corte (ID = 0A) VGS es menor que el nivel de estrechamiento; c) ID se encuentra entre 0 A e IDSS cuando VGS es menor o igual a 0 v y mayor que el nivel de estrechamiento.
5.7.
CARACTERSTICAS DE TRANSFFRENCIA
Derivacin Para el transistor BJT la corriente de salida IC y la corriente de control IB fueron relacionadas por beta, considerada como constante para el anlisis que fue desarrollado. En forma de ecuacin, variable de control
I C = f ( I B ) = I B
constante (5-2) En la ecuacin (5-2) existe una relacin lineal entre IC e IB Si se duplica el nivel de 1B e IC incrementar tambin por un factor de 2. Desafortunadamente, esta relacin lineal no existe entre las cantidades de salida y de entrada de un JFET. La relacin entre ID y VGS se encuentra definida por la ecuacin de Shock/ey:
variable de control
I D = I DSS
1 V GS Vp
(5-3)
constantes El trmino cuadrtico de la ecuacin dar por resultado una relacin no lineal entre ID y VGS, produciendo una curva que crece exponencialmente con las magnitudes decrecientes de VGS. Para el anlisis en dc que ser desarrollado posteriormente, un sistema grfico ms que matemtico ser, en general, ms directo y fcil de aplicarse. Sin embargo, la aproximacin grfica requerir de una grfica de la ecuacin (5-3) con objeto de representar el dispositivo, y una grfica de la ecuacin de red que relacione las mismas variables. La solucin est definida por el punto de interseccin de las dos curvas. Es importante considerar al aplicar la aproximacin grfica que las caractersticas del dispositivo no sern afectadas por la red en la cual se utilice el dispositivo. La ecuacin de la red puede cambiar con la interseccin de las dos curvas, pero la curva de transferencia definida por la ecuacin (5-3) permanece sin resultar afectada. Por tanto:
Las caractersticas de transferencia definidas por la ecuacin de Shockley no resultan afectadas por la red en la cual se utiliza el dispositivo. Se puede obtener la curva de transferencia utilizando la ecuacin de Shockley o a partir de las caractersticas de salida de la figura 5.10.
Figura 5.15. Obtencin de la curva de Transferencia para las Caractersticas de Drenaje. Aplicacin de la ecuacin de Shockley La curva de transferencia tambin puede obtenerse directamente a partir de la ecuacin de Shockley (5-3), simplemente dando los valores de IDSS y Vp. Los niveles de IDSS y Vp definen los lmites de la curva sobre ambos ejes y dejan la necesidad de encontrar slo unos cuantos puntos intermedios. Sustituyendo VGS = 0 V da
I D = I DSS
1 V GS Vp
2
0 = I DSS 1 V p
= I DSS (1 0 )2
(5-4)
I D = I DSS V GS
=0v
Sustituyendo VGS = Vp da
I D = I DSS
V 1 p Vp
= 0 VGS = Vp (5-5)
Para las caractersticas de drenaje si se sustituye VGS = -l V,
I D = I DSS
1 V GS Vp
2 1 = 8 mA 1 = 4 . 5 mA 4
Obsrvese el cuidado que se necesita tomar con los signos negativos de VGS y Vp en los clculos anteriores. La prdida de un signo dara un resultado totalmente errneo. Debe resultar obvio a partir de lo anterior que dados VDSS y Vp (como normalmente se proporciona en las hojas de especificaciones) el nivel de ID se puede encontrar para cualquier nivel de VGS. Recprocamente, utilizando lgebra bsica se puede obtener [a partir de la ecuacin (5-3)] una ecuacin para el nivel resultante de VGS para un nivel dado de ID. La derivacin es bastante directa y dar como resultado ID VGS = V p 1 I DSS (5-6)
Puede probarse la ecuacin (5-6) si se localiza el nivel de VGS que dar por resultado una corriente de drenaje de 4.5 mA para el dispositivo con las caractersticas de la figura 5.15. 4.5mA = 1v VGS = 4V 1 8mA como se sustituy en el clculo anterior .
Mtodo manual rpido Debido a que la curva de transferencia debe graficarse con mucha frecuencia, podra resultar muy ventajoso tener un mtodo manual rpido, con objeto de graficar la curva de la manera ms eficiente mientras se mantenga un grado aceptable de precisin. El formato de la ecuacin (5-3) es tal, que los niveles especficos de VGS darn niveles de ID que podrn ser memorizados para proporcionar los puntos necesarios con objeto de graficar la curva de transferencia. Si se especifica que VGS sea la mitad del valor de estrechamiento VP, el nivel resultante de ID ser el siguiente, de acuerdo con la determinacin de la ecuacin de Shockley:
I D = I DSS
1 V GS Vp
= I DSS
v /2 1 p = 0 . 25 I DSS Vp
VGS = Vp/2
(5-7)
Ahora es importante estar consciente de que la ecuacin (5-7) no es para un nivel de Vp en particular, sino es una ecuacin general para cualquier nivel de Vp mientras que VGS = Vp /2. El resultado especifica que la corriente de drenaje siempre ser de una cuarta parte dcl valor de saturacin IDSS, mientras el voltaje-fuente sea de la mitad del valor de estrechamiento. Obsrvese el nivel de ID para VGS = Vp/2 = - 4 V/2 = -2 Si se elige ID = IDSS/2 y se sustituye en la ecuacin (5-6), se encuentra que
VGS = V p 1
ID I DSS
I /2 = V p 1 DSS = 0.293V p I DSS
ID = IDSS/2
(5-8)
Pueden determinarse puntos adicionales, pero la curva de transferencia puede trazarse con un nivel satisfactorio de precisin utilizando simplemente los cuatro puntos definidos arriba y revisados en la tabla 5.1. De hecho, en un anlisis posterior se utiliza un mximo de cuatro puntos con objeto de trazar las curvas de transferencia. En la mayora de las ocasiones, utilizando slo el punto de la grfica definido por VGS = Vp/2 y las intersecciones de los ejes en IDSS y Vp se obtiene una curva lo suficientemente precisa para la mayora los clculos. Tabla 5.1. VGS en funcin de ID utilizando la ecuacin de Shockley. VGS 0 0.3 Vp 0.5 Vp Vp ID IDSS IDSS/2 IDSS/4 0 mA
5.8.
HOJAS DE ESPECIFICACIONES (JFET)
Aunque el contenido general de las hojas de especificaciones puede variar desde el mnimo absoluto hasta una gran cantidad de grficas y tablas, existen unos cuantos parmetros fundamentales que proporcionan todos los fabricantes. Los ms importantes se analizan en los siguientes prrafos. La hoja de especificaciones para el JFET de canaln 2N5457 proporcionado por Motorola se ofrece en la figura 5.18.
Figura 5.16. Caractersticas elctricas de un JFET de uso general.
Valores nominales mximos La lista de valores nominales mximos por lo general aparece al principio de la hoja de especificaciones, junto con los voltajes mximos entre las terminales especificas, los niveles mximos de las corrientes y el nivel mximo de disipacin de potencia del dispositivo. Los niveles mximos especificados para VDS y VDG no deben excederse en ningn punto del diseo de la operacin del dispositivo. La fuente aplicada VDD puede exceder estos niveles, pero el nivel real de voltaje entre estas terminales nunca debe exceder el nivel especificado. Todo buen diseo intentar evitar estos niveles con un buen margen de seguridad. El trmino inverso en VGSR define el voltaje mximo con la fuente positiva respecto a la compuerta (como si estuviera polarizada normalmente para un dispositivo de canal-n) antes de que ocurra la ruptura. En algunas hojas de especificaciones es referido BVDSS, el voltaje de ruptura con el drenaje y la fuente en corto circuito (VDS = 0 V) se encuentran referidas como BVDSS. Normalmente est diseado con objeto de operar con IG = 0 A. pero si se fuerza a aceptar una corriente de la entrada podra soportar 10 mA antes de que suceda cualquier dao. La disipacin total del dispositivo a 25 0C (temperatura ambiente) es la mxima potencia que el dispositivo puede disipar bajo condiciones normales de operacin y est definida por PD = VDS I D (5-9)
Ntese la similitud en formato con la ecuacin de disipacin mxima de potencia para el transistor BJT. Caractersticas elctricas Las caractersticas elctricas incluyen el nivel de Vp en las CARACTERSTICAS DE APAGADO e IDSS en las CARACTERSTICAS DE ENCENDIDO. En este caso Vp = VGS(apagado) tiene un rango entre -0.5 a -6.0 e IDSS entre 1 y 5 mA. El hecho de que ambos tengan una variacin de dispositivo a dispositivo del mismo tipo, se debe al proceso de fabricacin. Las otras cantidades estn definidas bajo las condiciones que aparecen entre parntesis. Regin de operacin La hoja de especificaciones y la curva definida por los niveles de estrechamiento a cada nivel de VGS definen la regin de operacin para la amplificacin lineal sobre las caractersticas de drenaje como se muestra en la figura 5.17. La regin hmica define los valores mximos permisibles de VDS en cada nivel de VGS, y VDS especifica el valor mximo para este parmetro.
Figura 5.17 Regin de operacin normal para el diseo de amplificacin lineal. 5.9. INSTRUMENTACIN
Hay instrumentos disponibles para medir el nivel de dc para el transistor BJT. Una instrumentacin similar no est disponible con objeto de medir los niveles de IDSS y Vp. Sin embargo, el trazador de curvas presentado para el transistor BJT puede tambin mostrar las caractersticas de drenaje del transistor JFET a travs del ajuste adecuado de varios controles. La escala vertical (en miliamperes) y la escala horizontal en volts) se han ajustado para mostrar las caractersticas completas, como se muestra en la figura 5.18. Para el JFET de la figura 5.18, cada divisin vertical (en centmetros) refleja un cambio de 1-mA en IC mientras que cada divisin horizontal tiene un valor de 1 V. El paso del voltaje es de 500 mv/paso (0.5 V/paso), lo que revela que la curva superior se encuentra definida por VGS = 0 V, y que la siguiente curva hacia abajo - 0.5 V para el dispositivo de canal-n. Con el uso del mismo paso de voltaje la siguiente curva es -l V, luego -1.5 V, y finalmente -2 V. Al dibujar una lnea a partir de la curva superior sobre el eje ID se puede estimar el nivel de IDSS de cerca de 9 mA. El nivel de Vp se puede estimar si se observa el valor de VGS de la ltima curva hacia abajo, pero tomando en cuenta la distancia ms pequea entre las curvas mientras VGS se hace todava ms negativo. En este caso, Vp es cierto que es ms negativo que -2 V y quiz Vp se encuentre cercano a 2.5 V. Sin embargo, tenga en cuenta que las curvas VGS se contraen muy rpidamente cuando se acercan a la condicin de corte, por lo que quiz Vp = -3 V es una mejor eleccin. Tambin es importante revisar que el control del paso se ajusta para una pantalla de cinco pasos limitando las curvas mostradas a VGS = 0V, -0.5V, -l V, -l.5V y -2V. Si el control del paso se incrementa a 10, el voltaje por paso se puede reducir a 250 mV = 0.25 V, y la curva para VGS = -2.25 V se hubiera podido incluir, as como una curva adicional entre cada paso de la figura 5.18. La curva VGS = -2.25 V hubiera indicado la rapidez con que las curvas se estn cerrando una sobre la otra para el mismo paso de voltaje. Por fortuna, el nivel de Vp se puede estimar con un grado razonable de exactitud simplemente aplicando la condicin que aparece en la tabla 1. Esto es, cuando ID = IDSS /2, luego VGS = 0.3 Vp. Para las caractersticas de la figura 5.18, ID = IDSS/2 = 9 mA /2 =
4.5 mA, y es tan visible en la figura 5.18 que el nivel correspondiente de VGS es de aproximadamente 0.9 V. Con esta informacin se encuentra que Vp = VGS/0.3 = -0.9 V/0.3 = -3 V, el cual ser nuestra seleccin para este dispositivo. Con este valor encontramos que en VGS = -2 V,
V I D = I DSS 1 GS VP
1mA
como se fundamenta en la figura 5.18. En VGS = -2.5 V la ecuacin de Shockley dar por resultado ID = 0.25 mA, con Vp = -3V, lo cual revela con claridad cuan rpido las curvas se contraen cerca de Vp.
Figura 5.18. Caractersticas de drenaje para el transistor JFET 2N4416 como se presenta en un trazador de curvas.
5.10. RELACIONES IMPORTANTES JFET D ID BJT C IC
IG = 0A G + VGS S V ID = I DSS 1 GS Vp IS IE E B IB IC=IB
JFET V I D = I DSS 1 GS VP ID = IS IG 0
2
BJT I C = I B IC IE VBE 0,7 V
CAPTULO 6 CONVERTIDORES ANALGICO-DIGITALES 6.1. INTRODUCCIN
En muchas aplicaciones es necesario convertir una seal analgica a digital, adecuada para su procesado por un sistema digital. Hay varios mtodos para este tipo de conversin. En esta seccin estudiaremos dos tcnicas habituales. En todos los convertidores A/D hay inherente un error de cuantificacin. Para explicarlo consideremos el diagrama de bloques y grfica de la Figura 6.1. El diagrama de la Figura 1a muestra un convertidor A/D de 4 bits que tiene una resolucin de (1 cambio)/(100 mV). La Figura 6.1b muestra la entrada analgica y la salida digital que resulta para los diferentes alcances de la entrada. Vemos, por ejemplo, que todas las tensiones analgicas comprendidas entre 50 y 150 mV producen la misma salida digital; tensiones analgicas comprendidas entre 50 y 150 mV producen la misma salida digital; 0001; entre 150 y 250 mV la salida es 0010, etc.. As, tenemos un cambio en la salida por cada 100 mV en la entrada. Ahora, si la salida digital 0011 es la entrada a otro convertidor D/A, la salida de ste dar el valor analgico de 300 mV. Sin embargo sabemos que la tensin analgica original de entrada estaba comprendida entre 250 y 350 mV. As pues, en este caso, el error de cuantificacin puede ser especificado como 50 mV, que es 1/2 LSB. Este es un resultado ideal. En la prctica el error podra ser algo mayor que 1/2 LSB a causa de las inexactitudes inherentes a las tensiones de referencia, etc.
Figura 6.1. Convertidores A/D: (a) smbolo; (b) error de cuantificacin
6.2.
COMPARADORES ANALGICOS
Todas las tcnicas empleadas para convertir tensiones analgicas en secuencias digitales requieren el uso de un comparador analgico. En la Figura 6.2a est representado el smbolo lgico de un comparador analgico. Las entradas son dos tensiones analgicas Va y Vb y la salida es una tensin binaria. El circuito compara las dos entradas, por lo que si Va > Vb, la salida es una seal de nivel alto (1 lgico). Por otra parte, si Va < Vb, la salida es una seal de nivel bajo (0 lgico), as
(6-1)
Figura 6.2. Comparador analgico: (a) smbolo; (b) esquema. La Figura 6.2b muestra un comparador analgico que se compone de un operacional, el cual a su vez comprende dos amplificadores diferenciales en cascada seguidos de una puerta lgica. Si las tensiones de salida del comparador estn destinadas a la tecnologa
TTL, la puerta lgica suele ser una NO-Y TTL, conectada como inversor; si se desean niveles de salida ECL, se utiliza una puerta NO-O ECL. 6.3. CONVERTIDOR A/D CONTROLADO POR CONTADOR
Uno de los mtodos ms sencillos de conversin A/D es el representado en la Figura 6.3. Utiliza tres elementos principales: un contador, un convertidor D/A y un comparador analgico. Por simplicidad, la mayora de los circuitos lgicos de control se han omitido en el diagrama. El convertidor funciona como sigue. En el comienzo de un ciclo el contador est puesto a cero (reset). Esto produce una tensin de salida Vb = 0 que es aplicada a una de las entradas del comparador. La entrada analgica pasa a travs de un circuito de muestreo y retencin cuya salida Va es aplicada a la otra entrada del comparador. En tanto que la seal analgica Va sea mayor que Vb, la salida del comparador ser 1 y la puerta Y estar habilitada, permitiendo que entren en el contador los impulsos de reloj.
Figura 6.3. Convertidor A/D controlado por contador. El contador contar entonces hacia arriba o en sentido ascendente partiendo de cero. Con cada cambio la salida del D/A Vb aumentar un paso o escaln, como muestra la Figura 6.4. Esta cuenta continuar hasta que la forma de onda en escalera supere el valor de la seal analgica Va. En este instante se anular la salida del comparador, inhibiendo la puerta Y y, por consiguiente, parando el contador. La salida se leer en los terminales de salida del contador. En la Figura 6.4 la salida ser 0101, correspondiente a 5 V. Este tipo de contador es relativamente lento, ya que pueden ser necesarios para la conversin muchos perodos de reloj, tantos como 2N - 1 (15 para un convertidor de 4
bits). El convertidor que describiremos en la seccin siguiente es mucho ms rpido. Se puede reducir el tiempo de conversin si se utiliza un contador reversible y se modifica el convertidor parra que cuente en sentido ascendente cuando Vb < Va y cuente en sentido descendente cuando Vb > Va. En este caso el comparador activa el control de modo del contador. En la realizacin del circuito real de este convertidor se necesita una lgica adicional para controlar el tiempo de retencin del circuito de muestreo y retencin y proporcionar la sincronizacin de las seales de reloj, reset y retencin. 6.4. CONVERTIDOR D/A DE APROXIMACIONES SUCESIVAS
En el convertidor controlado por contador, la seal analgica es comparada primero con 0 V, luego con 1 V, 2 V, etc., hasta que se halla la tensin desconocida. Este es un proceso lento, pero se puede acelerar considerablemente efectuando las comparaciones de la manera siguiente. Supongamos que deseemos hallar un valor entero de una tensin de la cual sabemos que est comprendida entre 0 y 16 V. Comenzamos haciendo al comparador la pregunta: es 8 V o mayor la tensin desconocida? Si la contestacin es afirmativa, sabemos que la tensin desconocida est entre 8 y 16 V; si no lo es, est entre 0 y 8 V. Supongamos que la respuesta es s. A continuacin comparamos la tensin desconocida con 12 V y hacemos al comparador la pregunta: es mayor que 12 V la tensin desconocida? Si lo es, la tensin desconocida est entre 12 y 16 V; si no lo es, est entre 8 y 12 V. Continuamos acortando el intervalo de esta manera y llegamos rpidamente a la solucin correcta. Podemos tener una idea del nmero de pasos necesarios suponiendo que la tensin desconocida es Va = 10 V. Entonces el proceso que acabamos de describir se puede resumir en la Tabla 6.1. La respuesta digital es 1010, que es la notacin binaria de 10 y as habremos llegado a la solucin en cuatro comparaciones solamente. SE demuestra fcilmente que, en general, una conversin de N bits requerir N comparaciones. Este nmero es considerablemente menor que el 2N requerido por el convertidor controlado. Este nmero es considerablemente menor que el 2N requerido por el convertidor controlado por contador.
Figura 6.4. Formas de onda en el convertidor A/D controlado por contador. Tabla 6.1. Pasos de aproximaciones sucesivas cuando Va = 10 V. PASO COMPARACIN RESPUESTA RESPUESTA DIGITAL (si = 1, no = 0) 1 MSB 0 1 0 LSB
1 2 3 4
Va 8? Va 12? Va 10? Va 11?
Si No Si No
La Figura 6.5 es el diagrama de bloques simplificado de un convertidor D/A de 4 bits por aproximaciones sucesivas. El convertidor trabaja reduciendo sucesivamente a la mitad el margen de tensin en que el comparador ha situado la tensin analgica que se est convirtiendo sus componentes principales son el registro de 4 bits, que tiene capacidad de set y reset independientes para cada paso, el convertidor D/A de 4 bits y el comparador analgico. Para sincronizar la operacin con el reloj del sistema se requieren el contador en anillo y la lgica de control. El contador en anillo da formas de onda de temporizacin para controlar el funcionamiento del convertidor. Por simplicidad, asumimos una entrada unipolar de 0 a 15 V, siendo la salida el equivalente binario de la tensin de entrada. Tambin suponemos que est temporizado el ciclo de retencin del circuito de muestreo y retencin por lo que Va es constante en el ciclo de conversin.
Los pasos del ciclo de conversin son, pues, los siguientes; cada paso ocupa un perodo de reloj: 1. La unidad D/A, el registro de 4 bits y el contador en anillo son puestos a 0 (reset) por el primer impulso del contador en anillo, por lo que en el convertidor D/A el bit MSB es A3 = 1 y todos los dems son 0. As, la salida Vb del D/A es 8 V. Esta es comparada con Va y si Va Vb (Va 8 V), el biestable MSB que hay en el registro se queda en 1; de otra manera es puesto a 0. 2. El segundo impulso del contador en anillo hace que sea A2 = 1, permaneciendo A1 y A0 en 0, y siendo A3 0 1, segn sea el resultado del paso 1. Si A3 = 1, entonces Vb = 12 V; Si A3 = 0, entonces Vb = 4 V. Supongamos Vb = 12 V. Esta es comparada con Va y si Va 12 V, entonces se queda en 1 el biestable A2 del registro. De otra manera, se pone a 0. 3. Lo mismo que el paso 2, pero el biestable A1 es puesto a 0 o se queda en 1; los biestables A2 y A3 retienen sus estados del paso 2. 4. Lo mismo que el paso 3, pero ahora se utiliza el biestable A0, y los A1, A2 y A3 retienen sus estados del paso 3. Ahora aparece el nmero deseado en el contador y se lee. La Tabla 6.2 muestra el proceso para Va = 10 V.
Figura 6.5. Convertidor A/D de aproximaciones sucesivas.
Tabla 6.2. Aproximaciones sucesivas cuando Va = 10 V. PASO 1 2 3 4 VB 8 12 10 11 10 COMPARACIN Va 8? Va 12? Va 10? Va 11? Salida leda RESPUESTA Si No Si No A3A2A1A0 1000 1100 1010 1011 1010
Se ve que la conversin real se hace en cuatro perodos de reloj. As, por ejemplo, un convertidor de 10 bits con un reloj de 10 Mhz tendr un tiempo de conversin de aproximadamente 10 x 10-7 = 1 s. 6.5. CONVERTIDORES A/D "FLASH"
Un convertidor A/D "flash" es aqul en el que la conversin de una seal analgica a una digital de N bits ocurre en paralelo en vez de secuencialmente. Como resultado el proceso se realiza muy rpido, en un instante. De esta forma los convertidores A/D pueden realizar actualmente la conversin de una seal analgica a una digital de 8 bits en menos de 1 ns. El convertidor A/D de Le Croy opera a 1,3 gigamuestras por segundo y el chip convertidor A/D de Sony opera a 300 megamuestras por segundo, siendo cada muestra convertida en una palabra de 8 bits. Hace diez aos TR produca un circuito convertidor A/D de 30 megamuestras por segundo, lo que era en aquel momento, el estado del arte. En una dcada la velocidad del convertidor "flash" ha aumentado en un orden de magnitud. En la Figura 6.6 se puede ver un convertidor "flash" de 3 bits que emplea siete comparadores y registros y su lgica asociada. El convertidor "flash" de 8 bits emplea 28 - 1 = 255 comparadores y registros y una cantidad mayor de puertas lgicas. Empleando tecnologa de muy alta escala de integracin (VLSI) y de alta velocidad (VHSIC) se ha conseguido fabricar estos rpidos dispositivos con un pequeo nmero de circuitos integrados. Para explicar el funcionamiento de estos invertidores se va a hacer referencia a partir de ahora al convertidor de 3 bits de la Figura 6.6. Se ha escogido este convertidor por simplicidad. El circuito emplea un divisor resistivo que proporciona diferentes tensiones de referencia a los comparadores C1 a C7. La seal analgica de entrada est tambin disponible a la entrada de cada comparador. En este circuito Va est comprendida entre -Va/14 V y 15 Va/14 V. Si Va est dentro de estos lmites, por ejemplo, con un valor intermedio entre 5 Va/14 V y 7 Va/14 V, los comparadores C1, C2 y C3 tendrn en su salida una tensin que representa un nivel lgico 0, mientras que los comparadores C4 a C7 generarn en su salida una tensin que representa el nivel lgico 1. La tabla de verdad de la Figura 6.7 representa todas las posibilidades para Va. Es fcil deducir de esta tabla de verdad:
MSB = C4 Segundo bit = C2C3C4C5C6C7 + C4C6 = C2C3C5C6C7 + C4C6 = (C2C3C5C6C7) (C4C6) LSM = (C1C2C3C4C5C6C7)(C1C2C3C4C5C6C7)(C1C2C3C4C5C6C7 )(C1C2C3C4C5C6C7) Como se puede ver en la Figura 6.6 estas funciones lgicas se han realizado empleando circuitos digitales de muy alta velocidad.
Figura 6.6. Convertidor A/D "flash".
En el convertidor "flash" de 3 bits se puede ver que el error que se comete es Va/14. Para reducir este error, en la prctica se emplean convertidores de 8 bits, en los que se puede demostrar que el error queda limitado a Va/510. TENSIN ANALGICA DE ENTRADA va< va> -Vo/14 Vo/14 Vo/14 3Vo/14 3Vo/14 5Vo/14 5Vo/14 7Vo/14 7Vo/14 9Vo/14 9Vo/14 11Vo/14 11Vo/14 13Vo/14 13Vo/14 15Vo/14 SALIDA DE LOS COMPARADORES C1 1 0 0 0 0 0 0 0 C2 1 1 0 0 0 0 0 0 C3 1 1 1 0 0 0 0 0 C4 1 1 1 1 0 0 0 0 C5 1 1 1 1 1 0 0 0 C6 C7 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 MSB 1 1 1 1 0 0 0 0 SALIDA LGICA SEGUNDO BIT 1 1 0 0 1 1 0 0 LSB 1 0 1 0 1 0 1 0
Figura 6.7. Tabla de verdad. Especificaciones de los fabricantes A continuacin se da una lista de algunas de las especificaciones de los fabricantes. 1. Seal de entrada. Esta es el mximo margen de tensin de entrada analgica permisible y puede ser unipolar, es decir, 0 a 10 V, o bipolar, es decir, 5 V, 10 V, etc.. 2. Tiempo de conversin. Depende del tipo de convertidor. Los convertidores ultrarrpidos en paralelo tienen tiempo de conversin comprendidos entre 10 y 60 ns; los convertidores de aproximaciones sucesivas varan de 1 a 100 s. 3. Formato de salida. Existe una diversidad de formatos, incluyendo el binario unipolar, binario offset, complemento a uno y complemento a dos y varios cdigos estndar. Los circuitos de salida suelen estar diseados para acoplarlos directamente a TTL, ECL o CMOS: 4. Precisin. La precisin incluye errores provenientes de las partes analgica y digital del sistema. El error digital es debido a la cuantificacin y el error de cuantificacin resultante es usualmente 1/2 LSB. La principal fuente de error analgico es el comparador. Otras fuentes son la tensin de alimentacin, las resistencias en escalera, etc.. La precisin necesaria y el nmero de bits deben ser compatibles. Por ejemplo, consideramos un convertidor de 10 bits con un margen de entrada analgica de 0 a + 10 V. El error de cuantificacin es (1/210) x 10 V 10 mV. Si suponemos que el error analgico es aproximadamente igual a 10 mV, el error total es 20 mV referido a la entrada. En este caso, el sistema funciona como un convertidor A/D de 9 bits que est exento de error analgico, ya que un convertidor de 9 bits tiene un error de cuantificacin de (1/29) x 10 V 20 mV.

Apuntes

Загружено:

Сведения о документе

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Apuntes

Загружено:

Авторское право:

Доступные форматы

UNIVERSIDAD TCNICA FEDERICO SANTA MARA INGENIERA DE EJECUCIN SEDE VIA DEL MAR

ELECTRNICA ANLOGO DIGITAL

PROFESOR: Sergio Riquelme B.

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

1.26. 1.28. 1.30.

1.27. AMPLIFICADOR DE CA CON AO 1.29. EJERCICIOS RESUELTOS

CAPTULO 4 CONMUTACIN DE TRANSISTORES 4.1. EL TRANSISTOR COMO ELEMENTO DE CONMUTACIN.

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

ANEXO 1 ANEXO 2 ANEXO 3

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

CAPTULO 1 EL AMPLIFICADOR OPERACIONAL (AO) 1.1 CONCEPTOS BSICOS

(a) Figura 1.1. Simbologa del AO.

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

(c) Figura 1.3.

Encapsulado de los Amplificadores Operacionales.

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

CONCEPTO DE TENSION OFFSET DE SALIDA

Ajuste de tensin offset.

La Figura 1.5. muestra el smbolo de un amplificador genrico.

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

Caractersticas de un Amplificador Operacional.

Variaciones de corriente, tensin y potencia presentes en la carga RL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

Del circuito de la Figura 1.6 obtenemos la siguiente ecuacin:

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

Figura 1.8. 1.6.

Alimentacin del Amplificador Operacional.

CONCEPTO DE DECADAS Y OCTAVAS

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

50000 ; n = 5 dcadas 0,5

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

MODOS DE CONFIGURACION DEL AOP

Figura 1.10. El AO con realimentacin positiva.

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

Sustituyendo la Ecuacin (1-7) en la (1-6) tenemos:

y sustituyendo la Ecuacin (1-8) en la (1-9) tenemos:

Desarrollando la Ecuacin (1-10) obtenemos:

En este caso la relacin por Avf. Segn esto,

se denomina ganancia enlazo cerrado, representndose

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

Figura 1.13. Circuito equivalente de pequea seal de un AO.

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

Haciendo Vd = Vb - Va , y sustituyendo en la expresin anterior, obtenemos:

Tomando el lmite de Vb para Avo tendiendo a infinito Vb = Va Avo

Siendo esto as, cuando Avo tiende a infinito tendremos: Vd = Vb - Va = 0 (1-16)

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

Figura 1.14. Curvas de respuesta en lazo abierto y lazo cerrado.

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

Figura 1.16. Seal distorsionada por efecto de la saturacin.

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL

INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL