Sistemas de Codificacin

Cdigos Convolucionales
Los cdigos convolucionales trabajan de manera muy distinta a aquella de los cdigos de bloque.
Un codificador convolucional:
Codifica el flujo completo de datos en una nica palabra de cdigo. No necesita segmentar el flujo de datos en bloques de tamao fijo (Los cdigos convolucionales a menudo usan una estructura de bloques por truncacin). Es una mquina CON memoria.

Estas diferencias fundamentales cambian el diseo y la evaluacin del cdigo.

Los cdigos de bloque se basan en tcnicas algebraicocombinacionales. Los cdigos convolucionales se basan en tcnicas de construccin.

5/8/2007

Cdigos Convolucionales
Un cdigo convolucional se especifica mediante 3 parmetros (n, k , K ) o (k / n, K ) donde
Rc = k / n es la tasa de codificacin, que fija el nmero de bits de datos por bit codificado.
En la prctica, usualmente k=1.

K es la longitud de restriccin del codificador, donde ste tiene K-1 elementos de memoria.
Hay diferentes definiciones de este concepto en la literatura.
5/8/2007 2

Sistemas de Codificacin

Cdigo Convolucional tasa

Codificador convolucional (tasa , K=3)
Tiene 3 shift-registers donde el primero guarda el bit que llega y el resto forma la memoria del codificador.

u1
Bits datos entrada

1er bit codificado Bits codificados

u1 ,u2

u2

2 bit codificado

5/8/2007

Cdigo Convolucional tasa

Secuencia de mensaje: m = (101)
Time
u1 t1

Output (Branch word)

u1 u 2 1 1
u2

Time
u1 t2

Output (Branch word)

u1 u 2 1 0 u2

1 0 0

0 1 0

u1

u1 u1 u 2 0 0 t4

t3

1 0 1
u2

0 1 0
u2

u1 u 2 1 0

5/8/2007

Sistemas de Codificacin

Cdigo Convolucional tasa

Time
u1

Output (Branch word)

u1 u 2 1 1 u2

Time
u1

Output (Branch word)

u1 u 2 0 0 u2

t5

0 0 1

t6

0 0 0

m = (101)

Encoder

U = (11 10 00 10 11)

5/8/2007

Tasa efectiva del cdigo

Inicializar la memoria antes de codificar el primer bit (todos cero) Limpiar la memoria luego de codificar el ltimo bit
Luego, una cola de bits con ceros se agrega a los bits de datos.
data tail

Encoder

codeword

Tasa efectiva de datos :

L es el nmero de bits de datos y k=1 :

Reff =
5/8/2007

L < Rc n( L + K 1)
6

Sistemas de Codificacin

Representacin del codificador

Representacin vectorial:
Definimos n vectores binarios con K elementos (un vector por cada sumador modulo-2). El elemento j de cada vector, es 1 si la etapa j en el shift register est conecteda al sumador modulo-2 correspondiente, o 0 si no.
Ejemplo:

g1 = (111) g 2 = (101)

u1

m
u2

u1 u 2

5/8/2007

Representacin del codificador

Representacin por respuesta al impulso :
La respuesta del codificador a un nico 1 que Branch word pasa por l. Register
Ejemplo:
contents

u1

u2

Secuencia entrada : 1 0 0 Secuencia salida : 11 10 11

Input m Output

100 010 001

1 1 1 0 1 1

1 11 10 11 0 1
Modulo-2 sum:
5/8/2007

00 00 00 11 10 11 11 10 00 10 11
8

Sistemas de Codificacin

Representacin del codificador

Representacin polinomial :
Se define n polinomios generadores, uno por cada sumador modulo-2. Cada polinomio es de grado K-1 o menor y describe la conexin de los shift registers a los sumadores modulo-2.
Ejemplo:
( ( g1 ( X ) = g 01) + g1(1) . X + g 21) . X 2 = 1 + X + X 2 ( ( g 2 ( X ) = g 02) + g1( 2 ) . X + g 22 ) . X 2 = 1 + X 2

La secuencia de salida se encuentra como:

U ( X ) = m( X )g1 ( X ) intrelazada con m ( X )g 2 ( X )

5/8/2007

Representacin del codificador

Ms detallado:

m( X )g1 ( X ) = (1 + X 2 )(1 + X + X 2 ) = 1 + X + X 3 + X 4 m( X )g 2 ( X ) = (1 + X 2 )(1 + X 2 ) = 1 + X 4 m( X )g1 ( X ) = 1 + X + 0. X 2 + X 3 + X 4 m( X )g 2 ( X ) = 1 + 0. X + 0. X 2 + 0. X 3 + X 4 U( X ) = (1,1) + (1,0) X + (0,0) X 2 + (1,0) X 3 + (1,1) X 4 U = 11 10 00 10 11

5/8/2007

10

Sistemas de Codificacin

Diagrama de estado
Una mquina de estado finito slo pasa por un nmero finito de estados. El estado de una mquina: el menor contenido de informacin que, junto a la entrada actual a la mquina, puede predecir la salida de la mquina. En un cdigo convolucional, el estado se representa por el contenido de la memoria. Luego, exiten 2 K 1 estados.
5/8/2007 11

Diagrama de estado
El diagrama de estados es una forma de representar el codificador. Un diagrama de estados contiene todos los estados y todas las posibles transiciones entre ellos. Slo dos transiciones parten de cada posible estado. Slo dos transiciones finalizan en cada posible estado.
5/8/2007 12

Sistemas de Codificacin

Diagrama de estado
Current state input Next state output

0/00
Input

Output (Branch word)

1/11

S0
00

0/11

S0 00
S1 01 S2 10 S3 11

1/00

S2
10

S1
01

0/10 1/01

S3
11

0/01

1/10
5/8/2007

0 1 0 1 0 1 0 1

S0 S2 S0 S2 S1 S3 S1 S3

00 11 11 00 10 01 01 10
13

Diagrama de rbol

00 a = 00 00 b = 10 10 01 d = 11 10 01 c = 01 11

11

5/8/2007

14

Sistemas de Codificacin

Trellis
El diagrama Trellis es una extensin del diagrama de estados que permite mostrar el paso del tiempo.
Ejemplo de una seccin de un trellis para el cdigo tasa State
00

S 0 = 00
11

0/00 1/11 0/11 1/00 1/01 1/100/01 0/10

11

a = 00 00

S 2 = 10

b = 10 10 01 d = 11

c = 01

S1 = 01

01

S3 = 11
ti ti +1
Time
15

5/8/2007 10

Trellis
Diagrama trellis para el ejemplo
Input bits
1 11 0 10 1 0 10

Tail bits
0 11

Output bits
00

0/00 1/11 0/11 1/00 1/01 0/01

t1
5/8/2007

0/00 1/11 0/11 1/00 1/01 0/01

t
2

0/00 1/11 0/11 1/00 1/01 0/01

t
3

0/00 1/11 0/11 1/00 1/01 0/01

t
4

0/00 1/11 0/11 1/00 1/01 0/01

t
5

0/10

0/10

0/10

0/10

0/10

t
16

Sistemas de Codificacin

Trellis
Input bits
1 11 0 10 1 0 10

Tail bits
0 11

Output bits
00

0/00 1/11

0/00 1/11 0/10 1/01

0/00 1/11 0/11 1/00 1/01 0/01 0/10

0/00

0/00

0/11 0/10 0/01

t
4

0/11

t1

5/8/2007

17