Texto No.

El JFET de canal n esta constituido por una barra de silicio de material semiconductor de tipo n con dos regiones (islas) de material tipo p situadas a ambos lados. Es un elemento tri-terminal cuyos terminales se denominan drenador (drain), fuente (source) y puerta (gate).

(a) JFET canal N. (b) Smbolo de JFET canal N. (c) Smbolo canal P+ La polarizacion de un JFET exige que las uniones p-n estn inversamente polarizadas. En un JFET de canal n, o NJFET, la tensin de drenador debe ser mayor que la de la fuente para que exista un flujo de corriente a travs de canal. Adems, la puerta debe tener una tensin ms negativa que la fuente para que la unin p-n se encuentre polarizado inversamente. Ambas polarizaciones se indican en la siguiente figura:

________________________________________________________________________________ 1.Los FET son dispositivos controlados por tensin y poseen: Su respuesta : Alta impedancia. Correcto ________________________________________________________________________________ __2.Para polarizar un FET se exige

Su respuesta : La Uniones p-n esten inversamente polarizadas Correcto ________________________________________________________________________________ __Las curvas de caractersticas elctricas de un JFET son muy similares a las curvas de los transistores bipolares. Sin embargo, los JFET son dispositivos controlados por tensin a diferencia de los bipolares que son dispositivos controlados por corriente. Por ello, en el JFET intervienen como parmetros: ID (intensidad drain odrenador a source o fuente), VGS (tensin gate o puerta a source o fuente) y VDS (tensin drain o drenador a source o fuente). Se definen cuatro regiones bsicas de operacin: corte, lineal, saturacin y ruptura.A continuacin se realiza una descripcin breve de cada una de estas regiones para el caso de un NJFET. Regin de corte Regin lineal En esta regin, el JFET se comporta como una resistencia no lineal que es utilizada en muchas aplicaciones donde se precise una resistencia variable controlada por tensin. Regin de saturacin En esta regin, de similares caractersticas que un BJT en la regin lineal, el JFET tiene unas caractersticas lineales que son utilizadas en amplificacin. Se comporta como una fuente de intensidad controlado por la tensin VGS cuya ID es prcticamente independiente de latensin VDS. Regin de ruptura Una tensin alta en los terminales del JFET puede producir ruptura por avalancha a travs de la unin de puerta. Las especificaciones de los fabricantes indican la tensin de ruptura entre drenaje y fuente con la puerta cortocircuitada con la fuente; esta tensin se designa por BVDSS y su valor esta comprendido entra 20 y 50 V. Las tensiones de polarizacion nunca deben superar estos valores para evitar que el dispositivo se deteriore. Por ultimo, comentar las diferencias existentes entre un NJFET y PJFET. Las ecuaciones desarrolladas anteriormente para el JFET son validas para el PJFET considerando el convenio de signos indicados en la tabla___

________________________________________________________________________________ __3. La diferencia entre los FET y los BJT est Su respuesta : Que los FET son controlados por tensin y los BJT por corriente Correcto ________________________________________________________________________________ ____Los transistores MOSFET o Metal-Oxido-Semiconductor (MOS) son dispositivos de efecto de campo que utilizan un campo elctrico para crear una canal de conduccin. Son dispositivos mas importantes que los JFET ya que la mayor parte de los circuitos integrados digitales se construyen con la tecnologa MOS. Existen dos tipos de transistores MOS: MOSFET de canal N o NMOS y MOSFET de canal P o PMOS. A su vez, estos transistores pueden ser de acumulacin (enhancement) o deplexion (deplexion); en la actualidad los segundos estn prcticamente en desuso y aqu nicamente sern descritos los MOS de acumulacin tambin conocidos como de

enriquecimiento. La figura indica los diferentes smbolos utilizados para describir los transistores MOS.

En la figura se describe la estructura fsica de un MOSFET de canal N con sus cuatro terminales: puerta, drenador fuente y substrato; normalmente el sustrato se encuentra conectado a la fuente. La puerta, cuya dimensin es WL, esta separado del substrato por un dielctrico (Si02) formando una estructura similar a las placas de un condensador. Al aplicar una tensin positiva en la puerta se induce cargas negativas (capa de inversin) en la superficie del substrato y se crea un camino de conduccin entre los terminales drenador y fuente. La tensin mnima para crear esa capa de inversin se denomina tensin umbral o tensin de threshold (VT) y es un parmetro caracterstico del transistor. Si la VGS<VT, la corriente de drenador-fuente es nula; valores tpicos de esta tensin son de de 0.5 V a 3 V.

Los transistores JFET y MOSFET tienen una estructura fsica muy diferente pero sus ecuaciones analticas son muy similares. Por ello, en los transistores MOS se definen las mismas regiones de operacin: corte, lineal, saturacin y ruptura._________________________________________________________________________ __________4.Los transistores MOS tienen las siguientes regiones de operacin. Su respuesta : Corte, lineal, saturacin y ruptura Correcto ________________________________________________________________________________ ___5.Uno de los dispositivos ms utilizados hoy, son los CMOS, una de sus debilidades es: Su respuesta : Pueden ser daados por corrientes estticas. Correcto ________________________________________________________________________________ ___Polarizaciones de los FET:

Configuracin de polarizacin fija. Los circuitos bsicos que se utilizan para polarizar los BJT se pueden emplear para los MOSFET. EL JFET tiene el inconveniente de que la tensin VGS debe ser negativa en un NJFET (positiva en un PJFET) que exige unos circuitos de polarizacion caractersticos para este tipo de dispositivos. Se presentan uno de los circuitos mas utilizados: polarizacion simple fija, se utiliza una fuente de tensin externa para generar una VGS<0.

Configuracin de auto polarizacin: La configuracin de autopolarizacin, la cada de tensin en la resistencia RS debida a ID permite generar una VGS<0.Polarizacin mediante divisor de voltaje. Tal como lo hicimos para el BJT, la polarizacin del JFET se puede realizar por divisor de voltaje. Su construccin bsica es exactamente la misma, pero el anlisis en DC es muy diferente. Puesto que, la corriente de la compuerta (IG) es de cero amperios mientras que para el BJT la corriente de la base (IB) afecta los niveles de DC de la corriente y del voltaje tanto para el circuito de entrada como el de salida. Pues IB proporcionaba la relacin entre el circuito de entrada y el de salida mientras que el VGS har lo mismo para el JFET.____________________________________________________________________________ _______6.La configuracin de autopolarizacin, la cada de tensin en la resistencia RS debida a ID permite generar una: VGS Su respuesta : Menor que cero Correcto ________________________________________________________________________________ __MOSFET de tipo decremental. Aun cuando existen grandes similitudes entre las curvas de transferencia de los JFET y de los MOSFET y que permiten realizar un anlisis muy parecido en el dominio de DC, los MOSFET de tipo decremental permiten trabajar con puntos de operacin con valores VGS positivos y niveles de ID que exceden el valor de IDSS. Nos queda la pregunta: Hasta donde deber extenderse la curva de transferencia hacia l a regin de valores positivos de VGS y hacia valores de ID mayores de IDSS? Este intervalo estar bien definido en los parmetros del MOSFET. MOSFET de tipo incremental. Las caractersticas de transferencia del JFET difieren a las encontradas en el MOSFET de tipo incremental. Por lo tanto, la solucin grfica es diferente para los dos casos ya vistos. Debemos tener en cuenta que para un MOSFET de tipo incremental de canal-n, la corriente de drenaje (ID) es cero para aquellos niveles de voltaje compuerta fuente menores al nivel de umbral VGS (TH). Redes Combinadas. Conociendo la forma de realizar un anlisis en DC tanto para los BJT como para los FET, es la oportunidad de analizar redes con los dos tipos de transistores presentes en la misma. Para esto, se requiere de realizar un primer proceso sobre el dispositivo que proporcionar un voltaje o un nivel de corriente en una terminal. Luego, ya se podrn calcular otras cantidades y dedicarse a las incgnitas restantes. El reto est en la localizacin de la entrada del problema para luego utilizar sus resultados y aplicar los conocimientos ya vistos. Se ha trabajado constantemente con los

diferentes juegos de ecuaciones por lo que no es necesario desarrollar nuevos mtodos de anlisis. Cuando se requiere disear se deben tener en cuenta las condiciones que intervienen en el proceso completo: rea de aplicacin, nivel de amplificacin deseado, potencia de seal y las condiciones de operacin. Para ello, se debe inicialmente establecer las condiciones DC seleccionadas.

Conocidos los valores para VD e ID es posible determinar el valor para VGSQ a partir de una grfica de la curva de transferencia y luego podr encontrarse RS mediante VGS = -IDRS. Pero siconocemos VDD, es posible determinar RD a partir de RD = (VDD VD)/ID. Luego se debe conseguir los valores comerciales ms cercanos para RD y RS. Los valores de las tolerancias no son problema alguno para el real proceso del diseo.__________________________________________________________________________ _____ 7.Aun cuando existen grandes similitudes entre las curvas de transferencia de los JFET y de los MOSFET y que permiten realizar un anlisis muy parecido en el dominio de DC: Su respuesta : Los MOSFET de tipo decremental permiten trabajar con puntos de operacin con valores VGS positivos y niveles de ID que exceden el valor de IDSS. Correcto. ____________________________________________________________ Dispositivos PNPN: El diodo de cuatro capas o diodo Shockley es un dispositivo compuesto por cuatro capas semiconductores npnp, cuya estructura y smbolo se describen en la figuras siguientes. Esencialmente es un dispositivo interruptor. Al aplicar un tensin positiva entre nodo y ctodo se puede observar que la unin J1 y J3 esta polarizada en directa, y la unin J2 polarizada en inversa. En estas condiciones nicamente circula una corriente muy baja (despreciable) y el dispositivo se encuentra cortado. Aumentando esta tensin positiva se llega a una tensin VBO de ruptura o avalancha donde la corriente crece de forma abrupta y la cada de tensin decrece de la misma manera. En este momento, el diodo ha conmutado desde el estado de bloqueo a conduccin.

Una manera sencilla de entender el funcionamiento de este diodo consiste en separar su estructura fsica en dos mitades . La mitad izquierda es un transistor NPN y la mitad derecha PNP, resultando el circuito mostrado en la figura que normalmente es referido como candado.

Las caractersticas elctricas de un diodo de cuatro capas se muestran en la grafica. Se pueden identificar dos zonas y cuatro regiones de operacin: 1.- Zona directa (V > 0) 1.a) Regin de corte. El diodo se encuentra en corte con unas corrientes muy bajas. En esta regin se puede modelar como una resistencia ROFF de valor: VBO / IBO. 1.b) Regin de resistencia negativa. Cuando la tensin entre nodo y ctodo es suficientemente alta se produce la ruptura de la unin con un incremento muy elevado en corriente comportndose el diodo como si fuera una resistencia negativa debido a la realimentacin positiva de su estructura.

1.c) Regin de saturacin o conduccin. En esta regin, la cada de tensin entre nodo y ctodo esta comprendida entre 0.5V y 1.5 V, prcticamente independiente de la corriente. Se mantendr en este estado siempre que la tensin y corriente alcancen unos valores mnimos conocidos como niveles de mantenimiento definidos por VH e IH. 2.- Zona inversa (V <0) 2.a) Regin de ruptura. El diodo puede soportar una tensin mxima inversa VRSM que superado ese valor entra en conduccin debido a fenmenos de ruptura por avalancha. _________________________________________________________________________ 8.El diodo de cuatro capas o diodo Shockley es un dispositivo compuesto por cuatro capas semiconductores npnp, en sus caractersticas elctricas se identifican dos zonas y cuatro regiones. En la zona Inversa (V < 0), la regin identificada es la: Su respuesta : Regin de ruptura Correcto _____________________________________________________________________________ 9.Si requiero una tensin de disparo superior a 220 Voltios, debo utilizar: Su respuesta : SBS CORRECTO _____________________________________________________________________________ SCR: El SCR o Silicon Controled Rectifier es un dispositivo triterminal (A o nodo, C o ctodo y G o gate o puerta de control) muy similar al diodo de cuatro capas descrito en la anterior seccin pero que posee una entrada adicional (G) que permite disparar el dispositivo antes de alcanzar la VBO. En la figura se muestra el smbolo del SCR y su modelo a nivel transistor. En el modelo a nivel de transistor se observa claramente que al introducir una corriente por la lnea G se produce la conduccin de los transistores, es decir, el disparo del dispositivo sin ser necesario alcanzar la VBO.

La siguiente figura permite ver claramente como las caractersticas del SCR varan con la corriente de su puerta cuyos valores son del orden de miliamperios o inferiores.

Parmetros caractersticos de los SCR.

Tiempo de conduccin (Turn-on Time). Tiempo de duracin mnima de la tensin de disparo para pasar el SCR de bloqueo a conduccin. Este tiempo tiene dos componentes: TON=td+tr, siendo td el tiempo de retraso (delay time) y tr el tiempo de subida (rise time). Por ejemplo, el 2N5060 tiene el TON=td+tr=3s=3.2s. Mxima corriente de conduccin. Mxima corriente eficaz que puede circular por el SCR durante el estado de conduccin. Para el 2N5060, la IT (rms)=0.8A. Velocidad crtica de elevacin. Variaciones muy rpidas de tensin entre el nodo y ctodo en un SCR pueden originar un disparo indeseado. Para evitar este problema, la variacin de tensin nodo-ctodo no debe superar un valor conocido como velocidad critica de elevacin (dv/dt); si se supera este valor adems de producir el disparo puede llegar a deteriorar el dispositivo. El 2N5060 tiene un dv/dt=30V/seg para que resulte eficaz. El tiempo de conexin o de activacin es el tiempo que tarda en conducir el tiristor desde que se ha producido el disparo. Los valores tpicos de tiristores comerciales estn alrededor de 1 a 3 seg a 500 V/seg. Existen numerosos circuitos de disparo de tiristores que pueden ser clasificados en tres tipos bsicos en funcin del tipo de seal de disparo: DC, impulso o fase de alterna. Los circuitos de disparo en DC estn basados en un interruptor mecnico o electrnico (a) que incluyen circuitos de proteccin para evitar danos al tiristor. Estas seales tambin pueden ser generadas desde un ordenador o cualquier circuito de control digital (b). Los circuitos de disparo por impulso estn basados generalmente en un transformador de acoplo que transmite el pulso de disparo (c).

Se quiere entregar una determina energa de la red elctrica a una carga (ZL) y, para ello, se utiliza un tiristor (en este caso un SCR) como dispositivo de control y un circuito de disparo que controla ese tiristor. Este circuito de disparo introduce un desfase respecto al inicio de la onda sinusoidal;

a se le denomina ngulo de desfase o de disparo y a - ngulo de conduccin. Se identifican tres zonas del funcionamiento del tiristor: 1) 0 < . El SCR est bloqueado. En estas condiciones no circula ninguna corriente por la carga (IL=0) y la VAK = Vm sen. 2) < . En el instante = el circuito de disparo aplica un pulso que hace entrar el SCR a conduccin. Aparece una corriente por la carga de valor IL= Vm sen /ZL, si se desprecia la cada de tensin en el SR (VAK~0V). En esas condiciones, VS=VL+VAKVS. 3) < 2. En el instante = el SCR conmuta a corte de forma natural. En el semiperiodo negativo el SCR se mantiene a corte porque la tensin del nodo es inferior a la del ctodo. La corriente es nula (IL=0) y la VAK = Vm sen. Este transformador permite el aislamiento elctrico entre el tiristor y el circuito de control y precisa menor potencia de disparo. Sin embargo, son ms voluminosos debido al tamao del transformador y suelen ser sustituidos por opto-acopladores luminosos. Por ultimo, los circuitos de disparo en alterna estn diseados para sincronizar la fase entre el suministro en alterna y el disparo que permita la regulacin en potencia (d). Debido a la importancia de este ultimo tipo de disparo, se va a dedicar un apartado completo a su estudio. Existe una gran variedad de aplicaciones de potencia basadas en los tiristores como elementos de control. Su propiedad de conmutacin de corte a conduccin y viceversa resulta muy til cuando se desea controlar la transferencia de potencia a una carga. Las aplicaciones mas comunes de uso domestico son los reguladores de luz, control de velocidad de motores, etc _____________________________________________________________________ 10. Tiempo de conduccin (Turn-on Time). Tiempo de duracin mnima de la tensin de disparo para pasar el SCR de bloqueo a conduccin. Este tiempo tiene dos componentes: Su respuesta : TON=td+tr, siendo td el tiempo de retraso y tr el tiempo de subida. Correcto _____________________________________________________________________ El transistor de uniunin (unijunction transistor) o UJT esta constituido por dos regiones contaminadas con tres terminales externos: dos bases y un emisor. En la figura aparece la estructura fsica de este dispositivo. El emisor esta fuertemente dopado con impurezas p y la regin n dbilmente dopado con n. Por ello, la resistencia entre las dos bases, RBB o resistencia interbase, es elevada (de 5 a 10 K estando el emisor abierto). El modelo equivalente esta constituido por un diodo que excita la unin de dos resistencias internas, R1 y R2, que verifican RBB=R1+R2.

El funcionamiento de un UJT es muy similar al de un SCR. En la grafica se describe las caractersticas elctricas de este dispositivo a travs de la relacin de la tensin de emisor (VE) con la corriente de emisor (IE). Se definen dos puntos crticos: punto de pico o peak-point (VP, IP) y punto de valle o valley-point (VV, IV), ambos verifican la condicin de dVE/dIE=0. Estos puntos a su vez definen tres regiones de operacin: regin de corte, regin de resistencia negativa y regin de saturacin, que se detallan a continuacin: Regin de corte. En esta regin, la tensin de emisor es baja de forma que la tensin intrnseca mantiene polarizado inversamente el diodo emisor. La corriente de emisor es muy baja y se verifica que VE<VP e IE < IP. Regin de resistencia negativa. Si la tensin de emisor es suficiente para polarizar el diodo de emisor, es decir, VE=VP entonces el diodo entra en conduccin e inyecta huecos a B1 disminuyendo bruscamente la resistencia R1 debido a procesos de recombinacin. Desde el emisor, se observa como el UJT disminuye su resistencia interna con un comportamiento similar a la de una resistencia negativa (dVE/dIE < 0). En esta regin, la corriente de emisor esta comprendida entre la corriente de pico y de valle (IP< IE< IV).Regin de saturacin. Esta zona es similar a la zona activa de un tiristor con unas corrientes y tensiones de mantenimiento (punto de valle) y una relacin lineal de muy baja resistencia entre la tensin y la corriente de emisor. En esta regin, la corriente de emisor es mayor que la corriente de valle (IE > IV). Si no se verifica las condiciones del punto de valle, el UJT entrara de forma natural a la regin de corte. Una de las aplicaciones ms tpicas del UJT es la construccin de osciladores de relajacin que se utilizan en muchos casos como circuito de control de SCRs y TRIACs. El esquema elctrico de este circuito se muestra en la figura (a) Cuando el UJT esta en la regin de corte, el condensador C se carga a travs de R. Este proceso de carga finalizara si la tensin de emisor (VC) es suficiente para entrar al UJT en la regin de resistencia negativa (VC=VP), en cuyo caso la corriente de emisor descarga bruscamente el condensador hasta alcanzar la tensin de valle (VC=VV). En estas condiciones, si el circuito ha sido diseado para que la resistencia R no proporcione la suficiente corriente de mantenimiento (IE<IV) entonces el UJT conmutara de forma natural a corte y el condensador volver a cargarse de nuevo a travs de R. La figura (b) indica el diagrama temporal de las tensiones VC, VOB1 y VOB2.

__________________________________________________________________________ 11. En UJT se definen dos puntos crticos: punto de pico o peak-point (VP, IP) y punto de valle o valley-point (VV, IV), ambos verifican la condicin de: Su respuesta : dVE/dIE=0

Correcto