Nombre del formato: Formato para la Planeacin del Curso y Avance Programtico para la formacin y desarrollo de competencias Referencia

a la Norma ISO 9001:2008 7.1, 7.2.1, 7.5.1, 7.6, 8.1, 8.2.4

Cdigo: SNEST-AC-PO-013-02 Revisin: 0 Pgina 1 de 4

INSTITUTO TECNOLGICO DE ZACATEPEC SUBDIRECCIN ACADMICA DEPARTAMENTO SISTEMAS Y COMPUTACIN PLANEACION DEL CURSO Y AVANCE PROGRAMTICO DEL PERIODO ENERO-JUNIO 2013 MATERIA:

Arquitectura de Computadoras HT 2 HP 3 CR___5___ No. DE UNIDADES __3___________

OBJETIVO DE LA MATERIA: Conocer los conceptos fundamentales de los modelos de arquitecturas de cmputo. Conocer y analizar los bloques que conforman un sistema de cmputo. Elegir componentes y ensamblar equipos de cmputo Identificar las diferencias de los sistemas de memoria compartida y los sistemas de memoria distribuida. GRUPO: __XC__ CARRERA: ING. SISTEMAS Y COMPUTACIONALES AULA: U07/U09_ HORARIO: MARTES (LCHW) 14:00 A 16:00, JUEVES (U07) 14:00 A 16:00 Y VIERNES (U09) 15:00-16:00 HRS. PROFESOR: MTI. JOS PEDRO ARAGON HERNANDEZ. Unidad Temtica y subtemas
Unidad 1: Arquitecturas de Cmputo. 1.1 Modelos de arquitecturas de cmputo. 1.1.1 Clsicas. 1.1.2 Segmentadas. 1.1.3 De multiprocesamiento. 1.2 Anlisis de los componentes. 1.2.1 CPU. 1.2.1.1 Arquitecturas. 1.2.1.2 Tipos. 1.2.1.3 Caractersticas. 1.2.1.4 Funcionamiento(ALU, unidad de control, Registros y buses internos) 07/03 al 21/03 22/03

Fechas (Periodo)
Programado Real

Evaluacin
Programada Real

Porcentaje de aprobacin

Firma del Docente

Firma del Jefe Acadmico

Observaciones

SNEST-AC-PO-013-02

Rev. 5

Nombre del formato: Formato para la Planeacin del Curso y Avance Programtico para la formacin y desarrollo de competencias Referencia a la Norma ISO 9001:2008 7.1, 7.2.1, 7.5.1, 7.6, 8.1, 8.2.4
Unidad Temtica y subtemas
1.2.2 Memoria. 1.2.2.1 Conceptos bsicos del manejo de la memoria. 1.2.2.2 Memoria principal semiconductora. 1.2.2.3 Memoria cache 1.2.3 Manejo de la entrada/salida. 1.2.3.1 Mdulos de entrada/salida. 1.2.3.2 Entrada/salida programada. 1.2.3.3 Entrada/salida mediante interrupciones. 1.2.3.4 Acceso directo a memoria. 1.2.3.5 Canales y procesadores de entrada/salida 1.2.4 Buses 1.2.4.1 Tipos de buses 1.2.4.2 Estructura de los buses 1.2.4.3 Jerarquas de buses 1.2.5. Interrupciones Unidad 2: Estructura y funcionamiento de la CPU. 2.1 Organizacin del procesador 2.2 Estructura de registros 2.2.1 Registros visibles para el usuario 2.2.2 Registros de control y de estados 2.2.3 Ejemplos de organizacin de registros de CPU reales 2.3 El ciclo de instruccin 2.3.1 Ciclo Fetch-Decode-Execute 2.3.2 Segmentacin de instrucciones 2.3.3 Conjunto de instrucciones: Caractersticas y funciones 2.3.4 Modos de direccionamiento y formatos 2.4 Casos de estudio de CPU reales
SNEST-AC-PO-013-02

Cdigo: SNEST-AC-PO-013-02 Revisin: 0 Pgina 2 de 4

Firma del Docente Firma del Jefe Acadmico

Fechas (Periodo)
Programado Real

Evaluacin
Programada Real

Porcentaje de aprobacin

Observaciones

07/03 al 21/03

22/03

09/04 al 18/04

19/04

Rev. 5

Nombre del formato: Formato para la Planeacin del Curso y Avance Programtico para la formacin y desarrollo de competencias Referencia a la Norma ISO 9001:2008 7.1, 7.2.1, 7.5.1, 7.6, 8.1, 8.2.4
Unidad Temtica y subtemas
Unidad 3: Seleccin de componentes para ensamble de equipo de cmputo. 3.1 Chip Set 3.2 Aplicaciones 3.3 Ambientes de servicio Unidad 4: Procesamiento paralelo. 4.1 Aspectos bsicos de la computacin paralela 4.2 Tipos de computacin paralela 4.2.1 Taxonoma de las arquitecturas paralelas 4.2.2 Arquitectura de los computadores secuenciales 4.2.2.1 Taxonoma de Flynn 4.2.2.2 Organizacin del espacio de direcciones de memoria 4.3 Sistemas de memoria compartida: Multiprocesadores 4.3.1 Redes de interconexin dinmicas o indirectas 4.3.1.1 Redes de medio compartido 4.3.1.2 Redes conmutadas 4.3.2 Coherencia de cache 4.4 Sistemas de memoria distribuida. Multicomputadores: Clusters 4.4.1 Redes de interconexin estticas 4.4.2 Cluster 4.4.3 Programacin de clusters 4.4.4 Consideraciones sobre el rendimiento de los clusters 4.5 Casos de estudio 21/05 al 30/05 07/05 al 16/05 17/05

Cdigo: SNEST-AC-PO-013-02 Revisin: 0 Pgina 3 de 4

Firma del Docente Firma del Jefe Acadmico

Fechas (Periodo)
Programado Real

Evaluacin
Programada Real

Porcentaje de aprobacin

Observaciones

31/05

SNEST-AC-PO-013-02

Rev. 5

Nombre del formato: Formato para la Planeacin del Curso y Avance Programtico para la formacin y desarrollo de competencias Referencia a la Norma ISO 9001:2008 7.1, 7.2.1, 7.5.1, 7.6, 8.1, 8.2.4
Unidad Temtica y subtemas
Tendrn derecho a: Evaluacin de segunda oportunidad Los alumnos que deban alguna unidad, podrn presentarlo en este periodo y solamente tendrn derecho a una oportunidad para acreditarla y as poder alcanzar las competencias a desarrollar para dicha asignatura.

Cdigo: SNEST-AC-PO-013-02 Revisin: 0 Pgina 4 de 4

Firma del Docente Firma del Jefe Acadmico

Fechas (Periodo)
Programado Real

Evaluacin
Programada Real

Porcentaje de aprobacin

Observaciones

31/05

Fecha de entrega de programacin Antes de inicio de clases 12 de Marzo

Periodo Programado para 1er, 2do y 3er. Seguimiento

Periodo Programado de entrega de reporte final 10 al 12 junio 2013

25 Febrero al 1 Marzo

8 al 12 Abril

6 al 10 Mayo

Vo.Bo. del Jefe de Departamento M.M. SANDRA MARTNEZ MORENO

SNEST-AC-PO-013-02

Rev. 5