Laboratrio de Sistemas Digitais 1 1/2011

Experimento 1:
FAMILIARIZAO COM O PAINEL, PORTAS LGICAS
1 OBJETIVO Fornecer ao aluno um contato inicial com o painel. Apresentar os conceitos, smbolos e tabelas da verdade das principais portas lgicas. Mostrar o carter universal das portas NO-OU e NO-E. Discutir os conceitos de fan-in, fan-out e o atraso nas sadas da porta. Familiarizar o aluno com o teorema de De Morgan. 2 2.1 INTRODUO TERICA
E TEOREMA DE DE MORGAN

Circuitos Digitais Os sistemas digitais so geralmente implementados por meio de circuitos eletrnicos. Nos sistemas eletrnicos binrios, a informao representada por dois nveis distintos de tenso, por exemplo, 0 e 5 V, os quais representam o valor lgico 0 e valor lgico 1, respectivamente. Como a diferena de tenso entre os dois nveis lgicos grande, pequenas flutuaes em torno desses valores de tenso no nos impedem de distinguir o nvel baixo do nvel alto. Num circuito complexo, como o de um computador, diversos fatores causam flutuaes. Isso no normalmente um problema, a menos que as flutuaes sejam grandes ao ponto de causarem dvida a cerca do nvel lgico (ex: uma tenso de 5 V que flutuou para um valor de 1 V). Essa caracterstica, denominada imunidade a rudo, uma das maiores vantagens dos circuitos digitais sobre os analgicos. 2.2 Circuitos TTL Existem diversos tipos de circuitos capazes de executar funes lgicas. Os circuitos integrados utilizados no laboratrio pertencem famlia de circuitos TTL (Transistor-Transistor Logic). Os circuitos TTL so alimentados com uma tenso de 5 volts, e os nveis lgicos so definidos conforme mostrado na figura 1. Observe a diferena entre os nveis de entrada e sada. O fabricante garante que a sada de um circuito TTL estar entre 0 e 0,4 volts quando no nvel lgico 0. Por outro lado, ele garante tambm que um valor de entrada entre 0 e 0,8 volts ser interpretado como um nvel lgico 0. Consequentemente, h um intervalo de 400 mV de margem de rudo para o nvel lgico 0. Isso significa que um rudo de at 400 mV pode ser adicionado sada de um circuito sem perturbar o funcionamento dos circuitos ligados quela sada. O mesmo observase para o nvel lgico 1.
1

Figura 1 - Tenses de entrada e sada da famlia TTL.

Na lgica TTL, uma entrada em aberto (no conectada) tipicamente interpretada como um nvel lgico 1. 2.3 Painel lgico O painel lgico utilizado em laboratrio conta com alguns mdulos destinados entrada e sada de dados, descritos a seguir. 2.3.1 Chaves de 1 e 2 posies A chave de 1 posio o boto indicado pela letra P. Destina-se aplicao manual de pulsos no sistema. A sada normalmente 0 (terra), mas quando o boto pressionado a sada 1 (5 V). As chaves de 2 posies so indicadas pelas letras A a X. Destinam-se aplicao de valores lgicos de entrada. Com a chave para baixo, a sada 0. Com ela para cima, a sada 1. Essas portas contam com um circuito destinado eliminar o rudo de comutao (bouncing). Quando a chave mecnica fecha, o contato no se estabiliza imediatamente. Pode haver comutaes microscpicas durante um intervalo de 10 a 50 ms, produzindo vrios pulsos em forma de rudo. Esse tipo de trepidao pode ser especialmente problemtico em circuitos sequenciais, no qual h realimentao. Apesar da presena desse circuito, comum observarmos alguma trepidao na sada das chaves.

Laboratrio de Sistemas Digitais 1 1/2011

2.3.2 Relgios Os relgios destinam-se, por exemplo, sincronizao de operaes sequenciais. As sadas fornecem ondas quadradas com patamares em 0 e 5 volts, com freqncias de 1 Hz ou 100 kHz. 2.3.3 Diodo foto-emissor Os mdulos de diodo foto-emissor (lightemitting diode, ou LED) servem para indicar o nvel lgico de um dado ponto num circuito. Se a entrada estiver no nvel lgico 1, o diodo acender. O diodo apaga se o nvel lgico for 0. Se o diodo estiver desconectado, ele acender, pois a entrada em aberto interpretada como nvel lgico 1 (ver seo 2.2). Note que o LED um diodo, e no uma lmpada! Lmpadas so dispositivos resistivos, enquanto que diodos so dispositivos semi-condutores, com princpios de funcionamento bem diferentes. 2.3.4 Mostradores numricos O painel dispe de dois mostradores numricos. Cada um est conectado a um conjunto de 4 LEDs, sua direita ou sua esquerda. O nmero mostrado nesses mostradores corresponde representao em hexadecimal do nmero representado pelos 4 bits observados nas entradas dos LEDs correspondentes. Por exemplo, se nas entradas dos LEDs esto os bits 1, 0, 0 e 1, ento no mostrador ler-se o nmero 9. 2.3.5 Ponta lgica A ponta lgica um mdulo de teste e depurao de circuitos montados. semelhante ao mdulo do diodo emissor de luz, porm, com um refinamento. A ponta lgica capaz de distinguir entre o nvel lgico 0 (luz verde), o nvel lgico 1 (luz vermelha) e um nvel indeterminado (luz apagada). O nvel indeterminado acontece quando o circuito est em aberto (desconectado), quando este no foi alimentado corretamente, ou quando um ponto est conectado simultaneamente a um nvel 0 e a um nvel 1. Alm de indicar nveis estacionrios, a ponta detecta e alarga pulsos mais estreitos que 50 ms. Dessa forma, um pulso muito estreito faz o diodo indicador da ponta piscar durante tempo suficiente para a percepo do olho humano. 2.4 Portas E, OU e INVERSORA Circuitos destinados a executar operaes lgicas so denominados portas. As trs operaes lgicas bsicas so E, OU e NEGAO (ou NO), definidas conforme as tabelas 1, 2 e 3. Essas tabelas so chamadas de tabelas verdade.

Tabela 1 - Operao E

A 0 0 1 1

B 0 1 0 1

S = AB 0 0 0 1

Tabela 2 - Operao OU

A 0 0 1 1

B 0 1 0 1

S = A+B 0 0 0 1

Tabela 3 - Operao NO

A 0 1

S= 1 0

As tabelas acima mostram tambm as notaes algbricas correspondentes. A expresso AB l-se A e B; A+B l-se A ou B; e l-se no A ou A barrado. comum omitir-se o ponto na notao da operao E, isto , S = AB. As portas que realizam estas operaes so respectivamente as portas E, OU e inversora. Os smbolos usados em esquemas esto desenhados na figura 2.

Figura 2 - Smbolos lgicos das portas E, OU e NO.

As portas so implementadas com circuitos integrados (CIs). Cada CI contm em geral mais de uma porta. O CI nmero 7408, por exemplo, da famlia TTL e tem 14 pinos. Dois deles destinam-se alimentao, e os demais do acesso a 4 portas E de 2 entradas, que podem ser usadas independentemente (figura 3).
2

Laboratrio de Sistemas Digitais 1 1/2011

Figura 5 - Portas NO-E e NO-OU.

Tabela 5 Tabela verdade da porta NO-E. Figura 3 - Identificao dos terminais do CI 7408.

As portas so interconectadas para executar as mais diversas operaes lgicas. A figura 4 e a tabela 4 mostram como a operao OU pode ser implementada apenas com portas E e inversora.

A 0 0 1 1

B 0 1 0 1

Y 1 1 1 0

Tabela 6 Tabela verdade da porta NO-OU.

A 0 0 1 1
Figura 4 - Implementao da operao OU com portas E e INVERSORA.

B 0 1 0 1

Y 1 0 0 0

Tabela 4 - Comprovao da lgica invertida

As portas NO-E e NO-OU so universais, pois podemos implementar qualquer funo booleana usando apenas um desses dois tipos de portas. 2.6 Portas OU-EXCLUSIVO A porta OU-EXCLUSIVO de duas entradas (figura 6 e tabela 7) compara dois bits e a sada ser 1 se, e somente se, eles forem diferentes. Uma porta OU-EXCLUSIVO de vrias entradas ter a sada igual a 1 se tiver um nmero mpar de nveis lgicos 1 na entrada. A porta NO-OU-EXCLUSIVO (figura 7 e tabela 7) compara dois bits binrios e a sada ser 1 se, e somente se, eles forem iguais. No caso de vrias entradas a sada s ser 1 se houver um nmero par de nveis lgicos 1 na entrada.

A 0 0 1 1

B 0 1 0 1

A
1 1 0 0

B
1 0 1 0

AB
1 0 0 0

(A B)
0 1 1 1

A+B 0 1 1 1

Similarmente, a operao E tambm pode ser implementada apenas com portas OU e inversora. possvel demonstrar que qualquer operao lgica pode ser realizada apenas com portas E e inversora, ou apenas com OU e inversora. Conjuntos de portas com esta propriedades de autosuficiencia so ditos universais. 2.5 Portas NO-E e NO-OU Uma porta NO-E equivalente a uma porta E seguida de uma porta INVERSORA, como mostra a figura 5. Logo a tabela da verdade de uma porta NO-E a tabela da verdade da porta E com a sada invertida (tabela 5). De maneira anloga, uma porta NO-OU equivalente a uma porta OU seguida de uma porta INVERSORA (figura 5 e tabela 6).

Figura 6 - Porta OU-EXCLUSIVO

Figura 7 - Porta NO-OU-EXCLUSIVO 3

Laboratrio de Sistemas Digitais 1 1/2011 Tabela 7 Tabela verdade das portas OUEXCLUSIVO e NO-OU-EXCLUSIVO.

A 0 0 1 1

B 0 1 0 1

AB
0 1 1 0

AB
1 0 0 1

As portas OU-EXCLUSIVO e NO-OUEXCLUSIVO so muito utilizadas para comparar palavras em tomada de decises. O emprego do bit de paridade para a deteco de erros um exemplo tpico de sua aplicao. A expresso booleana de sada de uma porta OU-EXCLUSIVO de entradas A e B AB + A B . O Smbolo utilizado para representar esta funo A B . Analogamente, a expresso booleana para a sada de uma porta NO-OU-EXCLUSIVO de entradas A e B :

Figura 9 - Implementao de inversora, E e OU usando portas NO-E.

De forma anloga, pode-se realizar E, OU e inversora utilizando somente portas NO-OU. Isto mostrado na figura 10.

AB + A B = AB + A B = A B
Teorema de De Morgan Dois teoremas muito teis na implementao de circuitos lgicos so os teoremas de De Morgan. i) A + B = A B ii) A B = A + B Eles so demonstrados utilizando-se axiomas e outros teoremas da lgebra de Boole. Uma regra prtica para memorizar estas relaes diz: se a barra de inverso entre duas variveis for quebrada, a operao ( ou +) entre elas deve ser intercambiada. Eles mostram ainda a equivalncia das portas indicadas na figura 8.
Figura 10 - Implementao de portas INVERSORA, E e OU usando portas NO-OU.

2.7

Assim, fica demonstrado o carter universal das portas NO-E e NO-OU. 2.8
Figura 8 - Teoremas de De Morgan.

Caractersticas fsicas das portas lgicas

Um corolrio muito importante destes teoremas permite concluir que qualquer funo lgica pode ser implementada utilizando-se somente portas NO-E. Como uma funo lgica um conjunto de variveis inter-relacionadas por soma lgica, produto lgico e negao, basta mostrar que possvel realizar estas relaes usando, somente portas NO-E. A figura 9 mostra como realizar as operaes E, OU e negao usando portas NO-E.
4

2.8.1 Atraso A interpretao puramente lgica dos circuitos digitais conveniente por sua simplicidade. Entretanto, no devemos nos esquecer da natureza fsica das portas representadas pelos smbolos lgicos. Uma considerao importante o atraso de propagao das portas, isto , o tempo necessrio para que sua sada mude, depois que uma entrada mudou. Quando diversas portas so ligadas em cascata, o atraso total de propagao igual soma dos atrasos em cada porta. Assim, os atrasos de

Laboratrio de Sistemas Digitais 1 1/2011

propagao limitam a velocidade de operao de qualquer sistema digital. Na famlia TTL, as portas tm um atraso tpico na ordem de 10 ns. Desse modo, a porta OU da figura 2 e os circuitos equivalentes das figuras 4 e 9 so idnticos do ponto de vista lgica, mas tm atrasos de propagao diferentes: cerca de 10 ns, 30 ns e 20 ns, respectivamente. Os atrasos de propagao estabelecem um limite superior para a velocidade de operao de qualquer sistema digital. 2.8.2 Fatores de Carga Com a finalidade de facilitar os projetos usando dispositivos TTL, os parmetros de carga para a entrada e sada de todas as famlias lgicas foram normalizados para os valores abaixo descritos. Esses valores refletem as condies de pior caso temperatura ambiente e no intervalo de variao Vcc tolerado. Assim, para a srie TTL 74XX, tem-se: 1 Unidade de carga TTL = 40 A, no nvel lgico 1 = 1,6 mA, no nvel lgico 0. Em outras palavras, uma porta 7400 que requeira uma corrente mxima de IIL = 1,6 mA para o nvel lgico 0 e uma corrente de entrada mxima de IIH = 40 mA para o nvel lgico 1 especificada como tendo um fator de carga unitrio, isto , possui um fan-in de 1. Por outro lado a sada de uma porta 7400 absorver 16 mA no nvel lgico 0 e fornecer 800 A no nvel lgico 1. Portanto ela tem a capacidade de acionar 10 portas no nvel lgico 0 (pois 16 mA/1,6 mA=10), isto , possui um fan-out de 10 para o nvel 0. Da mesma forma, o fan-out para o nvel lgico 1 800 A/40 A = 20. Considera-se o pior caso e diz-se que o fan-out da porta 7400 10. Se em um determinado circuito houver necessidade de acionar mais que 10 entradas, podemos usar portas especiais como buffer para aumentar essa capacidade. 3 PARTE EXPERIMENTAL:

3.2 Utilizando o teorema de De Morgan, projete uma porta E usando apenas portas OU e INVERSORA. Desenhe o esquemtico abaixo, indicando os pinos de entrada e sada de cada porta.

Implemente o circuito projetado e verifique seu funcionamento, preenchendo a tabela: A B S

3.3 Implemente uma porta NO-E de 3 entradas, utilizando somente portas NO-E de 2 entradas:

Verifique seu funcionamento, preenchendo a tabela:

Entradas A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Sadas

AB

AB

ABC

3.1 - Implemente uma porta OU usando apenas portas E e INVERSORA (circuito da figura 4). Verifique seu funcionamento preenchendo a tabela: A B S

3.4 Implemente uma porta OU-EXCLUSIVO usando somente portas NO-E.

A B

Laboratrio de Sistemas Digitais 1 1/2011

Verifique seu funcionamento, preenchendo a tabela:

Entradas A B 0 0 1 1 0 1 0 1

Sada

AB+ AB

3.5 Projete uma porta OU-EXCLUSIVO de 4 entradas, usando somente portas OU-EXCLUSIVO de 2 entradas. Desenhe o esquemtico abaixo, indicando os pinos de entrada e sada de cada porta.

a chave pressionada, de forma a fazer A = 1. Devido ao atraso nas 3 portas inversoras, a entrada B ainda permanecer no nvel lgico 1 durante cerca de 30 ns. Aps decorrerem os primeiros 10 ns, tempo necessrio para a porta E responder, a sada S ir tambm para o nvel 1, e permanecer a at 10 ns aps a entrada B finalmente passar para 0. Consequentemente, um pulso de largura aproximadamente 30 ns ser observado na sada. Um pulso to rpido no visvel a olho nu, mas possvel detect-lo usando a ponta lgica. Note que retorno de A para o nvel 0, no ser produzido nenhum pulso em S. Verifique o funcionamento desse circuito. Se a ponta no for capaz de detectar pulsos de 30ns, aumente para 50 ns ou 70 ns, usando 5 ou 7 portas INVERSORAS no lugar de 3. Ser que algum pulso seria produzido na sada se fosse usado um nmero par de INVERSORAS? 4 INSTRUES PARA EXPERIMENTO
A REALIZAO DO

Implemente o circuito projetado e verifique seu funcionamento, preenchendo a tabela: A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

4.1

ABCD

Pr-relatrio O pr-relatrio deve ser feito em grupo (dois ou trs alunos) e deve ser feito mo.

1) Desenhe o esquemtico do circuito a ser montado na seo 3.1, indicando os pinos de entrada e sada de cada porta e o nmero dos circuitos integrados a serem utilizados. Apresente tambm a tabela verdade que se espera observar. Mostre, utilizando o teorema de De Morgan, que esse circuito equivalente a uma porta OU. 2) Utilizando o teorema de De Morgan, projete uma porta E usando apenas portas OU e INVERSORA. Desenhe o esquemtico do circuito, indicando os pinos de entrada e sada de cada porta e o nmero dos circuitos integrados a serem utilizados. Apresente tambm a tabela verdade que se espera observar. 3) Usando lgebra Booleana e o teorema de De Morgan, mostre que o circuito da seo 3.3 equivalente a uma NO-E de trs entradas. Desenhe o esquemtico do circuito, indicando os pinos de entrada e sada de cada porta e o nmero dos circuitos integrados a serem utilizados. Apresente tambm a tabela verdade que se espera observar. 4) Usando lgebra Booleana e o teorema de De Morgan, mostre que o circuito da seo 3.4 equivalente a uma porta OU-EXCLUSIVO de duas
6

3.6 Monte o circuito apresentado a seguir.

A finalidade deste item investigar a existncia dos atrasos de propagao em portas. Enquanto se tiver A = 0, tem-se B = 1 e S = 0. Suponha agora que

Laboratrio de Sistemas Digitais 1 1/2011

entradas. Desenhe o esquemtico do circuito, indicando os pinos de entrada e sada de cada porta e o nmero dos circuitos integrados a serem utilizados. Apresente tambm a tabela verdade esperada. 5) Projete uma porta OU-EXCLUSIVO de 4 entradas, usando somente portas OU-EXCLUSIVO de 2 entradas. Desenhe o esquemtico do circuito, indicando os pinos de entrada e sada de cada porta e o nmero dos circuitos integrados a serem utilizados. Apresente tambm a tabela verdade esperada. 6) Apresente uma breve anlise terica do que se espera obervar no item 3.6, esboando as formas de onda de A, B e S. Nessa anlise, mostre o que acontece tanto na mudana de 0 para 1 quanto na mudana de 1 para 0. Avalie o que acontece quando o nmero de portas par. Desenhe o esquemtico do circuito, indicando os pinos de entrada e sada de cada porta e o nmero dos circuitos integrados a serem utilizados. 4.2 Visto No laboratrio, o grupo deve solicitar o visto ao final dos itens 3.1, 3.2; 3.3; 3.4; 3.5 e 3.6. sugerido que o aluno chame o professor ou monitor para dar o visto logo aps a realizao de cada item, e no uma nica vez ao final do experimento. 4.3

5) Usando lgebra Booleana e o teorema de De Morgan, mostre que o circuito montado na seo 3.4 implementa uma porta OU-EXCLUSIVO. Em outras palavras, mostre como chegar da equao

(A (A B)) (B (A B)) na equao AB + AB , que

define a porta OU-EXCLUSIVO. (1 ponto) 6) Como circuitos de verificao de paridade podem ser teis em sistemas digitais de comunicao? Tente achar informaes sobre cdigos com bits de paridade, como o CRC. (1 ponto) 7) Acerca do circuito implementado na seo 3.6, responda: a) Por que acontece um pulso de 30 ns na sada do ltimo sistema implementado em sala de aula quando se levanta a chave? (1 ponto) b) O que aconteceria se o nmero de portas inversoras fosse par? 1 ponto) c) Teoricamente, quando se abaixa a chave, deveria tambm ser percebido um pulso? Justifique. Se a sua resposta foi negativa, explique por que alguns grupos observaram esse pulso. (1 ponto) d) Por que o pulso visvel com a ponta lgica, mas no visvel diretamente no LED? (1 ponto) 5 TESTE DE AUTO-AVALIAO (OPCIONAL)

Relatrio O relatrio individual, deve ser feito mo, e consiste em responder ao questionrio a seguir. No necessrio entregar um relatrio formal, com introduo, metolodogia, resultados, etc. 1) Utilize o teorema de De Morgan para mostrar como construir uma porta OU usando portas E e inversora. (1 ponto) 2) Usando o teorema de De Morgan, implemente as portas inversora, E e OU utilizando somente portas NO-E. (1 ponto) 3) Mostre como construir uma porta E de 3 entradas utilizando apenas portas E de duas entradas. A seguir, reconstrua esse circuito usando portas NOE. (1 ponto) 4) Uma porta inversora tem fan-in de 1,6mA no nivel 0 e 40A no nivel 1, e fan-out de 16mA no nivel 0 e 0,8mA no nivel 1. Essa porta seria capaz de ativar 15 outras portas com as mesmas caractersticas de fan-in e fan-out? Justifique. (1 ponto)

No preciso entregar. 5.1 - Com relao aos nveis lgicos TTL de entrada e sada, assinale a alternativa correta: a) ENTRADA: 0 a 0,4 V e 2,0 a 5,5 V SADA: 0 a 0,8 V e 2,4 a 5,0 V b) ENTRADA: 0 a 0,8 V e 2,0 a 5,5 V SADA: 0 a 0,4 V e 2,4 a 5,0 V c) ENTRADA: 0 a 0,4 V e 2,4 a 5,0 V SADA: 0 a 0,8 V e 2,4 a 5,0 V d) ENTRADA: 0 a 0,8 V e 2,4 a 5,0 V SADA: 0 a 0,4 V e 2,0 a 5,5 V 5.2 - Assinale os conjuntos universais dentre os conjuntos abaixo: a) E, OU, INVERSORA b) E, OU c) E, INVERSORA d) OU, INVERSORA e) INVERSORA

Laboratrio de Sistemas Digitais 1 1/2011

5.3 - Preencha a tabela da verdade do circuito abaixo:

5.5 Se uma porta NO-E de 3 entradas tiver duas de suas entradas ligadas a +5 V e a terceira entrada for A. Qual ser a sada? a) A b) A c) 1 d) 0

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

S 5.6 Se uma entrada de uma porta NO-OU de 3 entradas for 1 e as outras entradas no forem conhecidas. Qual ser a sada? a) 0 b) 1 c) Indeterminada d) Nenhuma das opes acima verdadeira 5.7 Pelo teorema de De Morgan, a funo

5.4 - Com relao a pulsos em S de correntes de atrasos de propagao, estabelea uma associao 1 a 1 entre as colunas da esquerda e da direita: quando A passa de 0 ( ) Produz um pulso para 1. ( ) No produz pulso em nenhuma transio. ( ) Produz um pulso para 1. ( ) Produz um pulso para 0.
A

f = [(A B) + C] igual a: a) [(A + B) C]

b) A + B C

quando A passa de 0 quando A passa de 1

[( ) ] c) [(A + B) C] d) [(A + B) C]

5.8 Para usar uma porta OU-EXCLUSIVO como INVERSORA: a) ambas as entradas devem ser 1 b) ambas as entradas devem ser 0 c) uma das entradas deve ser aterrada d) uma das entradas deve ser ligada a +5 V 5.9 Se as entradas de uma porta OU-EXCLUSIVO forem iguais, a sada ser 1: a) 0 b) 1 c) depende do valor das entradas

a)
A S

b)
A S

c)
A

d)