CAPTULO 5 5.1 Indique las caractersticas que comparten los procesadores superescalares y los procesadores VLIW.

- Son procesadores segmentados que pueden emitir instrucciones en cada ciclo. - Disponen de varias unidades de ejecucin por lo que se pueden ejecutar varias operaciones simultneamente. 5.1 Qu dificultades planteaban los primeros procesadores VLIW? - Los programas incrementaban su tamao con respecto a los que utilizaban repertorios escalares. - Las unidades funcionales del procesador deben funcionar sincronizadamente al ejecutar operaciones paralelas. - La falta de compatibilidad. - En las situaciones en los que este tipo de procesadores puede aprovechar gran cantidad de paralelismo, un procesador vectorial podra ser ms eficaz. 5.2.3 Cules son las tcnicas de planificacin de bloque bsico extendido? - Planificacin de trazas. - Planificacin de superbloques. - Planificacin de hiperbloques. - Planificacin de arboles de decisin. 5.2.3 Cules son los factores que debe tener en cuenta el compilador a la hora de hacer transformaciones de cdigo? - Las frecuencias relativas de las alternativas posibles tras una instruccin de salto condicional. - El costo a la ejecucin de la operacin en su nueva ubicacin. - El coste del cdigo de compensacin que hay que aadir por si la suposicin que se ha hecho no se cumple. 5.3.1 En que consisten las operaciones con predicado? Una operacin con predicado es aquella cuyo resultado modifica o no el destino de dicha operacin en funcin del valor de un operador denominado predicado, que, por tanto, establece la condicin de la que depende que la operacin tenga efecto. 5.3.1 Cules son los formatos posibles para las operaciones con predicado? p1 cmp.cnd a, b p1, p2 cmp.cnd a, b 5.3.2 Cules son las estrategias que permiten garantizar el comportamiento del programa frente a excepciones? - Ni el hardware ni el sistema operativo aceptan excepciones que causen la finalizacin del programa. - Las instrucciones especulativas nunca generan excepciones y se aaden elementos para comprobar las condiciones de excepcin. - Uso de bits de veneno. - Uso de centinelas. 5.3.3 Cmo se realiza la especulacin de acceso a memoria? - La instruccin se sita en la posicin original del LOAD que se ha adelantado al STORE correspondiente, actuando como centinela. - Cuando se ejecuta el LOAD especulativo, se almacena temporalmente la direccin a la que se ha accedido. - Las direcciones a la que acceden los STORES que siguen al LOAD especulativo se comparan con la direccin del LOAD que se ha almacenado. 1/2

- Si la especulacin a fallado: o En el caso de que la especulacin solo afecte al LOAD, se vuelve a ejecutar cuando llegue al centinela. o Si se han ejecutado otras operaciones que dependen del LOAD, habr que repetirlas. 5.4.1 A travs de que el ITANIUM 2 aprovecha el mximo paralelismo entre instrucciones? - Mecanismos para que el compilador reordene el cdigo de acurdo con su conocimiento global del mismo. - Recursos (registros y unidades funcionales) suficientes para realizar operaciones en paralelo y guardar resultados intermedios. - Formatos de instrucciones para que el compilador comunique al hardware informacin clave del programa compilado. 5.4.1 Describir todos los registros del ITANIUM. - 64 registros de 1 bit denominados p0, p1,, p63. - 128 registros de propsito general, r0, r1,, r127. - 128 registros de coma flotante, f0, f1,, f127. - 8 registros de salto, b0, b1,, b7. - 128 registros de 64 bits, ar0, ar1,, ar127. 5.4.1 Qu tipo de algoritmo usa el ITANIUM 2 y en que consiste? Usa el algoritmo de prediccin de Yeh-Patt, con dos niveles de almacenamiento. El primer nivel esta ocupado con la cach L1 de instrucciones, de forma que es posible de disponer de la prediccin de tomar o no tomar el salto y la direccin destino en un ciclo, en cada demanda de acceso a L1. El segundo nivel se encuentra la cach L2, donde se almacena la historia de la instruccin de salto. En el caso de acierto de prediccin, el salto se produce sin penalizacin, pero si la prediccin es incorrecta tendr seis ciclos de penalizacin. 5.4.2 Qu unidades funcionales posee el procesador CRUSOE? - Dos unidades funcionales para operaciones con enteros. - Una unidad para operaciones de coma flotante. - Una unidad de acceso a memoria (unidad de carga/almacenamiento) - Una unidad de procesamiento de saltos. 5.4.3 Qu opciones se siguen basadas para mejorar los tiempos de ejecucin del programa, procesado como una hebra? - Mejoras en procesadores superescalares. - Procesadores VLIW. - Procesadores superespeculativos. - Multiprocesadores monochip. - Procesadores multihebra simultanea. 5.4.3 Explique los procesadores superespeculativos. Buscan aumentar las prestaciones mediante recursos que permiten predecir el flujo de instrucciones, el flujo de datos entre el procesador y memoria, el flujo de datos desde y hacia los registros. 5.4.3 Qu recursos utilizan los procesadores multihebra simultanea? Utilizan recursos para poder procesar correctamente instrucciones que pertenecen a varias hebras de control. Para ello, deben ser capaces de seleccionar, enviar y ejecutar instrucciones de varias hebras que estn activas simultneamente.

2/2