UNIVERSIDADE FEDERAL DO MARANHO

CENTRO DE CINCIAS EXATAS E DE TECNOLOGIA

CURSO DE ENGENHARIA ELTRICA
DISCIPLINA: ELETRNICA II

SO LUS MA , 2012
Prof. Vilemar Gomes

1. AMPLIFICADORES DE MLTIPLOS ESTGIOS
Vrias configuraes de circuitos eletrnicos so compostas por conexes
entre dois ou mais estgios que utilizam unidades do mesmo dispositivo
eletrnico. Essas configuraes so amplamente utilizadas em circuitos
discretos ou em circuitos integrados. Algumas dessas configuraes so:

Amplificadores em cascata
Conexo Cascode
Par Darlington
Amplificador Diferencial

1.1 Amplificadores em cascata
Uma configurao composta por amplificadores em cascata caracteriza-
da pela conexo de dois ou mais estgios amplificadores, de modo que
a sada de cada estgio usada como entrada para o estgio seguinte.

Na Figura 1.1 mostra-se uma ligao genrica de n estgios em cascata





Os parmetros A
v
e A
i
de cada estgio so determinados com todos os
estgios conectados como indicado na Figura 1.1. Em outras palavras, A
v
e
A
i
no representam os ganhos de cada estgio isoladamente. Para determi-
n-los, considera-se o efeito de carga de um estgio sobre o seu antecessor.

Os ganhos, as tenses, as correntes e as impedncias so grandezas
reais



V
i1


A
v1

A
i1



V
o1



V
i2


A
v2

A
i2



V
o2



V
in


A
vn

A
in




V
on
Z
L


Z
i1



Z
o1



Z
i2




Z
o2



Z
in


Z
on




I
i1




I
o1




I
i2



I
o2

I
in


I
on

Fig. 1.1
Um modelo de um estgio genrico da ligao em cascata est mostrado na
Figura 1.2






Fig. 1.2

Para n estgios ligados em cascata, como na Figura 1.1, os ganhos
totais de tenso e corrente so, respectivamente:
A
VT
= A
V1
A
V2
...A
Vn
(1.1)

A
iT
= A
i1
A
i2
...A
in
(1.2)

No h uma equao normalmente empregada para as impedncias de
entrada e sada do sistema em termos das impedncias individuais


V
i



V
o



Z
i



A
v
V
i


Z
o



I
i




I
o


Z
i


Z
o

O ganho total do sistema da Figura 1.1 pode ser escrito tambm como
(1.3)


ou, equivalentemente
(1.4)

O produto dos ganhos de tenso e corrente :






ou, equivalentemente
(1.5)

onde A
PT
o ganho total de potncia
A
V
V
I Z
I Z
vT
on
i
on L
i i
= =

1 1 1
A A
Z
Z
vT iT
L
i
=
1
A A
I Z
I Z
I
I
vT iT
on L
i i
on
i
=


1 1 1
A A
I Z
I Z
P
P
vT iT
on L
i i
o
i
=

=
2
1
2
1
A A A
pT vT iT
=
Amplificadores a BJT com Acoplamento RC
Na Figura 1.3 mostra-se um amplificador de dois estgios em cascata usando
transistor a emissor-comum(EC)












Fig. 1.3


V
i

C
i



R
1



R
2



R
C



I
o1
I
i2




R
1



R
2


R
E



C
E


R
C



C
o



R
E




C
E



R
L
V
L

I
i

I
o



C
a



Z
i




Z
o

V
CC

Note que so usados capacitores de acoplamento entre:
a) a fonte de tenso e o primeiro estgio
b) os estgios amplificadores
c) o ltimo estgio e a carga

Estes capacitores servem para bloquear a componente DC do sinal que
flui entre a entrada e a sada de cada estgio
Estes capacitores em conjunto com os resistores de polarizao do o
nome de acoplamento RC a este tipo de ligao entre estgios.

Calculo dos parmetros Z, A
i
e A
V
do circuito da Figura1.3
Aplica-se a anlise AC, onde os capacitores e as fontes DC so
substitudos por curto-circuito. Para o circuito da Figura1.3, obtm-se o
circuito equivalente AC da Figura1.4






Fig. 1.4


V
i


R
b



i
b2


i
i



i
o1
=i
i2


R
C



R
b

i
b1



i
c1




h
ie



i
o
=i
L


R
C


R
L



i
c2




h
ie




Z
i




Z
o




Z
i2

Consideram-se transistores idnticos
h
fe
=| (ganho de corrente do transistor)
h
ie
=|r
e
(impedncia de entrada do transistor)
R
b
=R
1
// R
2
(relativa ao 1
o
estgio)
R
b
=R
1
// R
2
(relativa ao 2
o
estgio)

a) Impedncia de entrada do circuito completo, Z
i

Z
i
= R
b
// h
ie

Z
i
= (R
1
// R
2
) // h
ie
(1.6)

b) Impedncia de entrada do segundo estgio
Z
i2
= R
b
// h
ie
(1.7)
Z
i2
= (R
1
// R
2
)//h
ie

c) Impedncia de sada
Z
o
= (1/h
oe
)// R
C

Z
o
R
C
(1.8)

Ganho de corrente do primeiro estgio A
i1

Por definio,


Aplicando a tcnica de diagrama de fluxo de sinal, juntamente com a regra de
divisor de corrente, ao circuito da Figura 1.4, segue:





Aplicando a frmula de Mason, tem-se

(1.9)



2 i C
C
Z R
R
+

fe
h
ie b
b
h R
R
+
1 o
i
1 c
i
1 b
i
i
i
i
o
i
i
i
A
1
1
=
) )( (
2
1
i C ie b
C b fe
i
Z R h R
R R h
A
+ +
=
Ganho de corrente do segundo estgio A
i2

De maneira anloga ao clculo anterior, encontra-se


(1.10)

Ganho total A
iT

Da Equao (1.2), o ganho total em corrente para este caso de 2 estgios :

(1.11)

Substituindo as Equaes (1.9) e (1.10) na Equao (1.11), obtm-se

(1.12)



) )( (
' '
' '
2
2
L C ie b
C b fe
i
o
i
R R h R
R R h
i
i
A
+ +
= =
) )( ( ) )( (
' '
' '
2
2
L C ie b
C b
i C ie b
C b
fe iT
R R h R
R R
Z R h R
R R
h A
+ + + +
=
2 1 i i iT
A A A =
Ganho de tenso
De modo geral, o ganho de tenso de um estgio amplificador EC

(1.13)

onde Z
L
a impedncia de carga.

Particularmente para um estgio EC sem carga, que corresponde a Z
L
=,
o ganho de tenso dado por (1.13) simplifica-se para:

(1.14)

Ganho de tenso do primeiro estgio, A
V1

Aplicando a Equao (1.13) ao primeiro estgio do circuito da Figura 1.4,
para o qual Z
L
= Z
i2
, obtm-se o ganho de tenso:

(1.15)

e
L C
v
r
Z R
A ~
A
R
r
v
C
e
~
1
2
1
e
i C
v
r
Z R
A ~
Ganho de tenso do segundo estgio, A
V2
Analogamente, o ganho de tenso do segundo estgio :

(1.16)


Portanto, o ganho total de tenso do circuito amplificador de dois estgios da
Figura 1.3






importante lembrar que Z
i2
a impedncia de entrada do 2
o
estgio:


2
'
2
e
L C
v
r
R R
A =
A A A
vT v v
=
1 2
|
|
.
|

\
|

|
|
.
|

\
|
=
2
'
1
2
e
L C
e
i C
vT
r
R R
r
Z R
A
ie b i
h R Z //
'
2
=
Exemplo 1.1- Suponha-se que dado o circuito amplificador de dois estgios
mostrado na Figura 1.5











Fig.1.5
Para os transistores idnticos T
1
e T
2
so dados:
h
fe
=|=50
h
ie
=|r
e
=0,5KO

V
i

0,5F


20K


4K


4K


I
o1
I
i2




10K


2K

1K

500F


2K


0,5F


1K


500F


1K V
o

I
i

I
o



0,5F


Z
i




Z
o

20V

T
1


T
2

Usando a notao geral da Figura 1.3 para o caso particular da Figura 1.5,
identificam-se os seguintes elementos
R
1
=20KO, R
2
=4KO, R
C
=4KO, R
E
=1KO, R
1
=10KO, R
2
=2KO, R
C
=2KO,
R
E
=1KO, R
L
=1KO, C
i
=0,5F, C
E
=500F, C
a
=0,5F, C
E
=500F,
C
o
=0,5F
O circuito equivalente AC est esquematizado na Figura 1.6








Fig. 1.6
Clculo de resistncias equivalentes de associaes em paralelo nas bases
R
b
=4KO20KO R
b
=3,333KO
R
b
=2K10KO R
b
=1,667KO


V
i



i
o
=i
L



i
c2


1K

i
b2


i
i



i
o1
=i
i2



4K


i
b1



i
c1



20K


4K

2K

10K


2K
Z
i
h
ie
Z
i2
h
ie
Z
o

Clculo da Impedncia de entrada
Z
i
=Z
i1
=R
b
// h
ie
= (20KO // 4KO ) // 0,5KO
Z
i
=0,435KO

Clculo da Impedncia de entrada do 2
o
estgio
Z
i2
= R
b
// h
ie
= (2K //10K) //0,5K
Z
i2
= 0,385K

Impedncia de sada
Z
o
= R
C
//(1/h
oe
) R
C
=2KO

Clculo do ganho de corrente do 1
o
estgio






) )( (
2
1
1
i C ie b
C b fe
i
o
i
Z R h R
R R h
i
i
A
+ +
= =
68 , 39
) 385 , 0 4 )( 5 , 0 333 , 3 (
4 333 , 3 50
1
=
+ +

=
i
A
Clculo do ganho de corrente do 2
o
estgio









Clculo do ganho total de corrente




Clculo do ganho de tenso do 1
o
estgio A
V1



) )( (
' '
' '
2
2
L C ie b
C b fe
i
o
i
R R h R
R R h
i
i
A
+ +
= =
64 , 25
) 1 2 )( 5 , 0 667 , 1 (
2 667 , 1 50
2
=
+ +

=
O O O O
O O
K K K K
K K
A
i
= = ) 64 , 25 )( 68 , 39 (
2 1 i i iT
A A A
A
iT
~ 1017
1 , 35
01 , 0
385 , 0 || 4
) / (
||
2
2
1
= = = ~
O
O O
K
K K
h h
Z R
r
Z R
A
fe ie
i C
e
i C
v
Clculo do ganho de tenso do 2
o
estgio A
V2

= = =
O
O
O
O O
10
7 , 666
01 , 0
1 || 2
'
2
K
K K
r
R R
A
e
L C
v
A
v2
66 7 = ,
Portanto, o ganho total de tenso
A A A
vT v v
= =
1 2
351 66 7 ( , )( , )
A
vT
~ 2341
Outra opo para calcular A
VT
atravs da Eq.1.4, como segue:
93 , 2337
435 , 0
1
1017
1
= = =
vT
i
L
iT vT
A
K
K
Z
Z
A A
O
O
Conexo em cascata de estgios amplificadores a FET
O esquema da Figura 1.7 de uma conexo em cascata com dois estgios
amplificadores a FET











A impedncia de entrada igual impedncia de entrada do 1
o
estgio

A impedncia de entrada do 2
o
estgio dada por
A impedncia de sada igual de sada do 2
o
estgio
+
-
V
i
(t)
C
1

R
D1

R
D2

C
2

C
3

R
G1
R
S1

C
S1

R
G2
R
S2
C
S2

Fig. 1.7
V
o
(t)
V
DD

T
1

T
2

Z
i
=Z
i1

Z
i2

Z
o
=Z
o2

1 1 G i i
R Z Z = =
2 2 G i
R Z =
2 2 D o o
R Z Z = =
Os ganhos de tenso dos dois estgios individuais so:


O ganho global do amplificador em cascata portanto:













) ( ) // (
2 2 2 2 1 1 1 D m v G D m v
R g A e R R g A = =
2 2 1 2 1
2 2 2 1 1 2 1
) // (
] [ )] // ( [
D G D m m VT
D m G D m v v VT
R R R g g A
R g R R g A A A
=
= =
Amplificadores a BJT com acoplamento por transformador
Inicialmente so revistas equaes fundamentais do transformador. Para isto,
considera-se a configurao bsica da Figura 1.8





Fig. 1.8
As equaes bsicas so:

(1.17)


(1.18)

(1.19)
V
V
N
N
a V aV
P
S
P
S
P S
= = =
I
I
N
N a
I
a
I
P
S
S
P
P S
= = =
1 1
Z a Z
i L
=
2


V
P


N
P
: N
S


- -



V
S
Z
L

I
P
I
S


Z
i

onde:
N
P
: nmero de espiras do primrio;
N
S
: nmero de espiras do secundrio;
a: razo entre os nmeros de espiras do primrio e secundrio
V
P
e I
P
: tenso e corrente do primrio
V
S
e I
S
: tenso e corrente do secundrio

Na Figura 1.9 mostra-se um amplificador de dois estgios, acoplados entre si
por transformador








Fig. 1.9


V
L

- -
V
i


a
1
:1



R
1



R
2

C


R
E


C
E





R
2

C


R
E



C
E



R
1


V
CC

-
R
L


-

a
2
:1
-
a
3
:1


-


Z
2


Z
4


Z
1




Z
3

Note que entre os estgios so colocados transformadores com relaes de
nmero de espiras (N
P
/ N
S
) de valores: a
1
, a
2
e a
3

Esses transformadores, a exemplo dos capacitores de acoplamento, evitam
que nveis DC de um estgio afetem as condies de polarizao do estgio
seguinte
Vantagens do acoplamento por transformador
a) proporciona o casamento, tanto quanto possvel, da carga que cada
estgio insere, com a impedncia de sada do estgio precedente,
implicando na mxima transferncia de potncia,
b) a eficincia, determinada pela relao entre a potncia AC de sada e a
potncia DC de entrada, melhorada, devido a resistncia DC de coletor
ser baixa(alguns ohms) resultando numa perda de potncia DC menor.
Desvantagens do sistema com acoplamento por transformador:
a) maior dimenso devido aos transformadores,
b) introduo de elementos reativos (indutncia das espiras e capacitncia
entre elas) com efeitos parasticos no sistema (influi na resposta em
frequncia)
c) aumento do custo devido aos transformadores
O equivalente AC para o circuito da Figura 1.9 est mostrado na Figura 1.10






Supor que os transistores so idnticos e que so dados:
h
ie
=2KO, h
oe
=20mhos, h
fe
=50, Z
i
=125O e R
L
=2KO
onde Z
i
a impedncia vista pelo gerador de sinal V
i

Conforme as indicaes de impedncias do circuito da Figura 1.9, tem-se
Z
1
=Z
3
=h
ie
=2KO
Para mxima transferncia de potncia deve-se fazer



onde (1/h
oe
) = Z
o
a impedncia de sada de cada transistor
a
1
:1 a
2
:1 a
3
:1
- - V
2
- - V
4
- -
V
i
V
1
V
3
R
L
V
L




Z
i
Z
1
Z
2
Z
3
Z
4

Fig. 1.10
O K
h
Z Z
oe
50
1
4 2
= = =
Consideraes sobre freqncia nem sempre permitem esta igualdade.
Nestes casos faz-se uma aproximao a melhor possvel

Clculos das relaes de espiras dos transformadores, usando a Equao
(1.19)
a) para o 1
o
transformador


onde a
1
= N
P
/ N
S
do 1
o
transformador

b) para o 2
o
transformador, tem-se que


c) para o 3
o
transformador



4
1
2 ) ( 125 ) (
1
2
1 1
2
1
= = = a K a Z a Z
i
O O
5 2 ) ( 50 ) (
2
2
2 3
2
2 2
= = = a K a K Z a Z O O
5 2 ) ( 50 ) (
3
2
3
2
3 4
= = = a K a K R a Z
L
O O
Clculos dos ganhos de tenso
a) Para o 1
o
estgio






b) Para o 2
o
estgio








625
2
) 50 50 ( 50 ] ) / 1 [(
) (
2
'
1
2
1
= = = = =
O
O O
K
K K
h
Z h h
r
Z Z
v
v
A
ie
oe fe
e
L o
v
1 2
625v v =
= = = 625
] ) / 1 [(
2
4
3
4
2 v
ie
oe fe
v
A
h
Z h h
v
v
A
3 4
625 v v =
c) Para o circuito completo
Para o clculo do ganho total de tenso do circuito da Figura 1.10, pode-se
aplicar a tcnica de diagrama de fluxo de sinal, conforme segue.







Do diagrama acima, considerando os valores calculados anteriormente,
obtm-se o ganho:







) / 1 (
3
a
) / 1 (
1
a ) / 1 (
2
a
1 v
A
2 v
A
2 1
v v v
i L
v v v
4 3
62500
5 5 ) 4 / 1 (
) 625 ( ) 625 (
3 2 1
2 1
=


= = =
vT
v v
i
L
vT
A
a a a
A A
v
v
A
Amplificadores a BJT com acoplamento Direto
Neste tipo de acoplamento nenhum elemento colocado entre os estgios,
como no exemplo mostrado na Figura 1.11.















Fig. 1.11
V
CC


I
C1
I
C2

R
C2

R
B1
R
C1


I
B1
T
2

T
1


V
o

R
E2

V
i
R
E1


I
B2

I
E2

Z
i1

I
E1

Z
i2

Um dos maiores problemas associados aos circuitos com acoplamento direto

relativo estabilidade do nvel DC. Qualquer variao no nvel DC de um
estgio transmitida, com amplificao, aos outros estgios.

A colocao do resistor de emissor ajuda a estabilizao do ganho de cada
estgio.
Clculos para o circuito da Figura 1.11, considerando um exemplo numrico
Suponha que so dados:
a) para os transistores
|
1
=40, r
e1
=13,47O, |
2
=100, r
e2
=5,2O
b) para os componentes de polarizao
V
CC
=12V, R
B1
=186KO, R
E1
=1,2KO, R
C1
=3KO, R
E2
=1,1KO e
R
C2
=0,8KO
De modo geral, para um transistor qualquer, sabe-se que:

(1.20)
I I I
I I
I I
E B C
C B
E B
= +
~

~ +
|
| ( ) 1
Clculo de I
B1
, I
C1
e I
E1
:
Aplicando a LTK malha que envolve R
B1
, R
E1
e V
CC
do circuito da
Figura 1.11, segue:


Substituindo I
E1
com base na Equao (1.20), obtm-se:


Substituindo os valores numricos dados, encontra-se I
B1
:


Portanto, a corrente do coletor de T
1
:


A corrente de emissor do mesmo transistor



1 1 1 1 E E BE B B CC
I R V I R V + + =
V R I V R I
CC B B BE E B
= + + +
1 1 1 1 1
1 ( ) |
mA I I V I V
B B B
048 , 0 41 10 2 , 1 7 , 0 10 186 12
1 1
3
1
3
= + + =
mA I I I
C B C
92 , 1 10 048 , 0 40
1
3
1 1 1
~ = ~

|
mA I I I
E B E
97 , 1 10 048 , 0 41 ) 1 (
1
3
1 1 1
~ = + ~

|
Clculo do potencial no coletor de T
1
, denotado por V
C1

O potencial do coletor de T
1
pode ser expresso como

(1.21)
Antes de calcular V
C1
, calcula-se V
CB1
aplicando a LTK na malha que envol-
ve R
B1
e R
C1
, conforme segue




Substituindo os correspondentes valores numricos em 1.21, encontra-se



Potencial na base de T
2
, denotado por V
B2


V V V R I
C CB BE E E 1 1 1 1 1
= + +
V R I R I
CB B B C C 1 1 1 1 1
=
3 3 3 3
1
10 92 , 1 10 3 10 048 , 0 10 186

=
CB
V
V V
CB1
317 = ,
+ + =
3 3
1
10 97 , 1 10 2 , 1 7 , 0 17 , 3 V V V
C
V V
C1
6 2 = ,
V V V
B C 2 1
6 2 = = ,
importante chamar a ateno de que o valor DC de 6,2V transmitido da
sada do 1
o
estgio para a entrada do 2
o
estgio
Clculos para o circuito equivalente AC
O circuito equivalente AC est esquematizado na Figura 1.12








Fig. 1.12
As impedncias de entrada so:


O O O K Z K K R r h R Z
i E e fe B i
38 ) 2 , 1 ( 40 // 186 ) ( //
1 1 1 1
~ ~ + =
O O K Z K R r h Z
i E e fe i
110 ) 1 , 1 ( 100 ) (
2 2 2 2 2
~ ~ + =


T
2

T
1


R
C2
V
o

R
C1
R
E2

V
i
R
B1
R
E1


Z
i
=Z
i1

Z
i2

Z
o

A impedncia de sada :

O ganho de tenso do 1
o
estgio :



O ganho de tenso do 2
o
estgio :



O ganho de tenso total :


O ganho de corrente



4 , 2
2 , 1
110 3
1
1
2 1
1
= = =
v
E
i C
v
A
K
K K
R
Z R
A
O
O O
7273 , 0
1 , 1
8 , 0
2
2
2
2
= = =
v
E
C
v
A
K
K
R
R
A
O
O
818 , 1 ) 7273 , 0 )( 5 , 2 (
2 1
= = =
vT v v vT
A A A A
35 , 86
8 , 0
38
818 , 1
1
= = =
iT
o
i
vT iT
A
K
K
Z
Z
A A
O
O
O K R Z
C o
8 , 0
2
= ~
Por fim calcula-se o ganho de potncia:

1.2 Amplificador Cascode
A configurao Base Comum(BC) a que possui melhores caractersticas
para aplicaes em altas frequncias. Entretanto, possui uma impedncia de
entrada muito baixa: Z
i
=h
ib
=r
e

Visando melhorar o nvel da impedncia de entrada da configurao BC,
conecta-se a esta, um circuito EC da maneira mostrada na Figura 1.13.









Fig.1.13
98 , 156 35 , 86 818 , 1 = = =
pT iT vT pT
A A A A

V
CC




R
1
R
C





R
L
V
L

V
i
R
2
R
E
C
E
R
3
C
B


Esta configurao conhecida como Cascode.
importante chamar a ateno para o fato de que existem capacitncias
intrnsecas nas junes de um transistor, que influem no desempenho do
dispositivo e do circuito em frequncias relativamente altas.

Para compensar o efeito dessas capacitncias, o ganho A
v
do amplificador
EC deve ser baixo para garantir que as capacitncias Miller, dadas pelas
expresses a seguir, sejam mnimas nas aplicaes de altas frequncias.
(1.22)
Na Figura 1.14 mostra-se uma verso prtica de um amplificador
Cascode





Fig. 1.14 V
CC


) 1 (
, v f M i
A C C =


R
1
V
o1
C
o




C
i
I
B1
R
3
R
C

Vi R
2
R
E
C
E
V
o2

C

] / ) 1 [(
, v v f M o
A A C C =
Anlise e clculos do circuito da Figura 1.14 considerando os seguintes
dados:
|
1
=|
2
=100; R
1
=5,6KO; R
2
=4,7KO; R
3
=6,8KO; R
E
=1KO, R
C
=1,8KO
V
CC
=18V.

Note que o coletor do transistor ligado em EC est ligado diretamente ao
emissor do transistor ligado em BC. Logo :

Dividindo ambos os membros da segunda igualdade por |, resulta:


Note que a corrente I
B1
passa atravs de |R
E
=100(1K) = 100KO e que |R
E

est em paralelo com R
2
=4,7KO. Como |R
E
>> R
2
ento

Isto implica que o valor de I
B1
muito pequeno e portanto desprezvel.


I I ou I I
E E C C 2 1 2 1
~ ~
I I
I I
C C
B B
2 1
2 1
| |
~ ~
2
1 R B
I I <<
Como I
B2
~I
B1
, ento I
B2
tambm desprezvel.
Aplicando a regra do divisor de tenso para o clculo do potencial DC na base
do 1
o
transistor, segue que





A corrente DC no emissor de T
1
:



Tendo o valor de I
E1
, calcula-se o valor de r
e1
, conforme segue:





+ +
=
+ +
= V
K K K
K
V
R R R
R
V
CC B
18
8 , 6 7 , 4 6 , 5
7 , 4
3 2 1
2
1
O O O
O
V V
B
95 , 4
1
=
mA I
K
V V
R
V V
R
V
I
E
E
BE B
E
E
E
25 , 4
1
7 , 0 95 , 4
1
1 1 1
1
=

= =
O
r
mV
mA
r
e e 1 1
26
4 25
612 = =
,
, O
Como I
E1
~I
E2
, ento


A seguir so apresentados clculos dos ganhos de tenso.

Para o estgio EC, o ganho em tenso :



Observe que Z
L
=r
e2
=h
ib2
. Assim, segue que



O valor baixo encontrado para A
v1
desejado devido ao efeito Miller, que se-
r estudado no tpico sobre anlise de resposta em frequncia.
Para o estgio BC, o ganho em tenso :


r r
e e 2 1
612 = = , O
A
V
V
Z
r
v
o
i
L
e
1
1
1 1
= ~
A
r
r
v
e
e
1
2
1
1 = ~
294
12 , 6
8 , 1
2
2
2
~ = =
v
e
C
v
A
K
r
R
A
O
O
O ganho total em tenso

1.3 Configurao composta de Darlington
O circuito Darlington, apresentado na Figura 1.15, uma configurao
composta, onde algumas caractersticas de amplificador so melhoradas.










294 ) 294 ( ) 1 (
2 1
1
2
= = = =
vT v v
i
o
vT
A A A
V
V
A

V
CC



R
B

C
i
CONFIGURA-
T
1
O
I
i
DARLINGTON
T
2

I
o


V
i
Z
i
R
E
V
o


Z
o

Fig.1.15
A corrente de emissor do transistor T
1
igual corrente de base do transistor
T
2

Esta configurao tem uma semelhana com o seguidor de emissor.
Para a anlise AC, considere inicialmente o circuito equivalente esquematiza-
do na Figura 1.16.








Fig. 1.16
Considere os seguintes dados:
a) para os transistores: h
fe1
=h
fe2
=h
fe
=50, h
ie1
=1KO, h
ie2
=0,5KO,
h
oe1
=h
oe2
=h
oe
=20mhos





T
1

T
2


R
B

V
i


Z
i
Z
i1
Z
i2
Z
o






i
i
i
b1





i
b2


i
o

R
E
V
o


b) para os componentes: R
B
=2MO e R
E
=1KO
Substituindo cada transistor pelo seu modelo hbrido, tem-se o circuito equiva-
lente AC esquematizado na Figura 1.17.












Fig. 1.17
Comeando pelo 2
o
estgio, tem-se que sua impedncia de entrada

(1.23)
)] / 1 ( [
2 2 2 2 oe E e fe i
h R r h Z + =

R
B



i
b1

h
fe1
r
e1




h
fe1
i
b1
(1/h
oe1
)


h
fe2
r
e2


i
e1
= I
b2
E
1
=B
2



h
fe2
i
b2
(1/h
oe2
)
Z
i
Z
i1
B
1

Z
i2

R
E

i
o

i
i

C
1

C
2

E
2

Sabendo que r
e2
<< R
E
<< (1 / h
oe2
), ento
R
E
// (1/h
oe2
) ~ R
E
e R
E
+r
e2
~ R
E
(1.24)
Considerando as aproximaes (1.24), a equao da impedncia (1.23) pode
ser simplificada para

Substituindo os valores numricos, encontra-se


O ganho de corrente do 2
o
estgio :



Para o 1
o
estgio, note inicialmente que a impedncia Z
i2
= 50K aparece
em paralelo com (1 / h
oe1
) = 50K, conforme circuito da Figura 1.17. Portanto,


E fe i
R h Z
2 2
~
O O K Z K Z
i i
50 1 50
2 2
= =
50
2 2
2
2
2
2
= = = =
fe i
b
e
b
o
i
h A
i
i
i
i
A
O
O O
O O
M Z
K K
K K
h
Z r h Z
i
oe
i e fe i
25 , 1
50 50
50 50
50
1
1
1
2 1 1 1
=
+

~
|
|
.
|

\
|
+ ~
A impedncia de entrada, vista pela fonte de sinal V
i


De acordo com o circuito, o ganho de corrente do 1
o
estgio :



Aplicando a tcnica de diagrama de fluxo de sinal, com a regra do divisor de
corrente e LCK, obtm-se o grfico mostrado abaixo, onde foi definido o sinal
auxiliar i = i
b1
+h
fe1
i
b1
=(1+h
fe1
)i
b1





Do diagrama acima obtm-se:


O O O K Z M M Z R Z
i i B i
770 25 , 1 2
1
= = =
1
2
1
1
1
1
1
b
b
b
e
b
c
i
i
i
i
i
i
i
A = ~ =
2 1
1
) / 1 (
) / 1 (
i oe
oe
Z h
h
+
1
1
fe
h +
2 1
'
b b
i i i
5 , 25
50 50
50
51
) / 1 (
) / 1 (
) 1 (
2 1
1
1
1
2
1
=
+
=
+
+ = =
O O
O
K K
K
Z h
h
h
i
i
A
i oe
oe
fe
b
b
i
Como A
i1
e A
i2
j foram calculados anteriormente, o ganho em corrente
do par Darlington pode ser calculado como a seguir:

(1.25)
Clculo do ganho em corrente do circuito completo
Aplicando a regra do divisor de corrente aos ramos paralelos R
B
e Z
i1

tem-se que:



(1.26)
Substituindo a Equao (1.26) na Equao (1.25), segue que





1275 ) 50 ( ) 5 , 25 (
2 1
1
= = = =
i i i
b
o
i
A A A
i
i
A

+
=
+
=
i b i
i B
B
b
i
M M
M
i i
Z R
R
i
O O
O
25 , 1 2
2
1
1
1
i b
i i 615 , 0
1
=
= = = = 784 1275
615 , 0
1275
1 i
o
i
o
b
o
i
i
i
i
i
i
i
A
784 = =
i
o
iT
i
i
A
De modo geral, o ganho de corrente da configurao Darlington



Para h
oe1
h
fe2
R
E
s 0,1 e h
fe1
>>1, a equao acima pode ser aproximada para:

Clculo da impedncia de sada, Z
o

Z
o
a impedncia vista pela carga R
E
.

(1.27)

onde Z
o1
a impedncia de sada do 1
o
estgio; a impedncia vista pela ba-
se do transistor T
2
. Para o clculo de Z
o1
abre-se a base de T
2
no circuito AC
e substitui-se a fonte de sinal v
i
por um curto-circuito, obtendo-se

2
2 1
1
2 1
1
) ( 1
1
fe
E fe oe
fe
i i
b
o
i
h
R h h
h
A A
i
i
A
+
+
= = =
A h h
i fe fe
~
1 2
Z Z
Z h
h
o o
o ie
fe
= =
+
2
1 2
2
O
O
20
50
1
1
1
1
1
= = ~
o
fe
ie
o
Z
K
h
h
Z
Substituindo o valor de Z
o1
na Equao (1.27), segue que:


Ganhos de tenso












O
O O
4 , 10
50
5 , 0 20
2
2 1
=
+
=
+
=
o
fe
ie o
o
Z
K
h
h Z
Z
E fe fe
ie
ie fe i
ie fe i
v
R h h
h
h h Z
h h Z
A
2 1
1
1 1 2
1 1 2
1
1
1
/ ) ( 1
/ ) (
+
=
+
=
E fe
ie
ie E fe
ie E fe
v
R h
h
h R h
h R h
A
2
2
2 2
2 2
2
1
1
/ ) ( 1
/ ) (
+
=
+
=

|
|
|
|
.
|

\
|
+

|
|
|
|
.
|

\
|
+
= =
E fe
ie
E fe fe
ie
v v vT
R h
h
R h h
h
A A A
2
2
2 1
1
2 1
1
1
1
1
A
h
h R
vT
ie
fe E
~
+
1
1
2
2
Substituindo os valores numricos na expresso do ganho total em tenso
tem-se:



Os valores obtidos esto dentro de intervalos tpicos, demonstrando que
a configurao Darlington possui as seguintes caractersticas:
a) alta impedncia de entrada;
b) baixa impedncia de sada;
c) alto ganho de corrente e
d) baixo ganho de tenso

Essas caractersticas so desejveis para um amplificador de corrente.
Entretanto, o ganho de tenso menor que 1.
Algumas caractersticas de transistores de potncia Darlington, da srie
2N6383, 2N6384, 2N6385 da RCA:
a) transistores NPN, de silcio, monolticos, projetados para aplicaes
de potncia em baixa e mdia freqncias
99 , 0
50
5 , 0
1
1
~
+
~
vT vT
A
K
K
A
O
O
b) so aplicados por exemplo em: chaveamento de potncia e amplificadores
de udio
c) temperatura de 25
o
C, V
CEO,mx
= 40V (para 2N6383), 60V(para
2N6384) e 80V (para 2N6385), I
C,mx
=15A
d) para operao DC, I
C,mx
= 10A
e) a potncia mxima de dissipao desses transistores 100W

1.4 O Amplificador Diferencial
Um dos melhores amplificadores de acoplamento direto o Amplificador
Diferencial (Amp. Dif.). Este nome est associado ao fato de que esse circui-
to amplifica uma diferena infinitesimal entre duas tenses de entrada.

Forma Geral
A forma original de um Amp. Dif., na qual ele apareceu pela primeira vez est
esquematizada na Figura 1.18. Ele tem duas entradas, sobre as quais
consideram-se as tenses V
B1
e V
B2
. Por no haver qualquer componente de
acoplamento ou de desvio, sinais de entrada com freqncia a partir de zero
(que equivale a sinal DC) so amplificados. Note que a tenso de sada V
o

a tenso entre os coletores.
Aplicando a LCK ao ponto de conexo dos dois emissores, pode-se escrever
I
E
=I
E1
+I
E2













Fig. 1.18
Como I
E
=I
E1
+I
E2
, com I
E
constante, segue que:
i) Quando V
B1
> V
B2
, ocorre um aumento em I
E1
e uma diminuio em I
E2

ii) Quando V
B1
< V
B2
, ocorre um aumento em I
E2
e uma diminuio em I
E1

V
CC


A B

V
B1


V
B2

I
C1

R
C1

I
C2

R
C2

V
O1



T
1

V
O2


T
2



V
O

I
E1
I
E2


I
E
R
E



-V
EE

V
E

Por definio, a tenso AC de sada, V
o
, dada por
V
o
=A
d
(V
B1
V
B2
)+A
CM
(V
B1
+V
B2
)/2
onde:
A
d
: ganho diferencial; o ganho para diferena entre as duas tenses de
entrada
A
CM
: ganho de modo comum; o ganho para o valor mdio entre as duas
tenses de entrada
V
B1
: tenso aplicada entrada no inversora
V
B2
: tenso aplicada entrada inversora

Para um amplificador diferencial qualquer pode-se afirmar que
A
d
>> A
CM

Alguns casos particulares do circuito da Figura 1.18

1) Caso ideal
Idealmente, o circuito simtrico com transistores e resistores de coletor
Idnticos, o que significa r
e1
=r
e2
=r
e
e R
C1
=R
C2
=R
C
.

2) Circuito usado em Amp. Op.
Para R
C1
=0 e R
C2
= R
C
, o circuito da Figura 1.18 toma a forma particular
esquematizada na Figura 1.19














Fig. 1.19
Essa configurao usada em Amplificadores Operacionais, que sero
estudados posteriormente em outra unidade do curso.
V
CC




V
B1


V
B2


R
C

V
O






R
E



-V
EE

V
E

3) Amplificador Diferencial com resistores de base - Corrente de Cauda
O circuito esquematizado na Figura 1.20 de um Amp. Dif. com resistores de
base












Fig. 1.20
Imaginando o resistor de emissor como uma cauda, a corrente por esse
resistor chamada corrente de cauda. Para transistores idnticos, a corrente
de cauda se divide igualmente entre T
1
e T
2

+V
CC




I
C2
R
C

V
O






I
E
R
E



-V
EE



R
B

T
1
T
2


R
B

Portanto, a corrente atravs de cada transistor igual a metade da corrente
de cauda.
De acordo com o circuito da Figura 1.20, a corrente de cauda exata dada
por




O valor ideal dessa corrente




Para transistores de silcio, V
BE
aproximadamente 0,7 V. Tipicamente, a ten
so de alimentao V
EE
15 V. Portanto, a corrente de cauda real igual ao
seu valor ideal reduzido em pelo menos 5 %.

|
.
|

\
|
+

=
cc
B
E
BE EE
E
R
R
V V
I
| 2
E
EE
E
R
V
I =
Exemplo 1.2 - Para o circuito esquematizado na Figura 1.20, considere que
os transistores so idnticos. Dados
cc
= 100, R
B
= 33k, R
C
= R
E
= 15k,
V
CC
=15V, -V
EE
=-15V , determine: a) a tenso de sada (exata e ideal),
b) a corrente de base ideal c) a tenso ideal em cada resistor de base
Soluo
a) A corrente de cauda exata




A corrente exata em cada transistor metade dessa corrente, o que significa
I
E1
= I
E2
= 0,5 I
E
= 0,5 (0,943mA) = 0,4715 mA

Considerando I
C2
= I
E2
, a tenso de sada exata
V
o
= V
CC
R
C
I
C2
= 15V (15k ) (0,4715mA) = 7,93 V

A corrente de cauda ideal

mA
k
V
I
E
1
15
15
= =
O
( )
mA
k
k
V V
R
R
V V
I
cc
B
E
BE EE
E
943 , 0
200
33
15
7 , 0 15
2
=
+

=
|
.
|

\
|
+

=
O
O
|
A corrente ideal em cada transistor metade dessa corrente, ou seja
I
E1
=I
E2
=0,5mA
A tenso de sada ideal
V
o
= V
CC
R
C
I
C2
= 15V (15k) (0,5mA) = 7,5 V

b) A corrente de base ideal, de cada transistor,



c) A tenso ideal em cada resistor de base
V
B
= - (5A) (33k) = - 0,165 V

Exemplo 1.3 Considere os dados do Exemplo 1.2, excetuando-se o valor de

cc
, que igual a 90 para o transistor T
1
e igual a 110 para o transistor T
2
.
Calcule: a) as correntes de base , b) as tenses nos resistores de base
Soluo
a) Como calculado no exemplo anterior, a corrente de cauda ideal 1mA e
A
mA I
I
cc
Ei
B

|
5
100
5 , 0
= = =
a corrente de cada coletor metade desse valor, ou seja 0,5 mA
Portanto, a corrente de base do transistor T
1




e a corrente de base do transistor T
2




b) A tenso no resistor de base do transistor T
1

V
RB1
= - (33k) (5,55A) = - 0,183 V

e a tenso no resistor de base do transistor T
2

V
RB2
= - (33k) (4,54A) = - 0,15 V

Este exemplo numrico mostra que as duas correntes de base e,
conseqentemente, as duas tenses dos resistores de base so diferentes
A
mA
I
B
55 , 5
90
5 , 0
1
= =
A
mA
I
B
54 , 4
110
5 , 0
2
= =
quando os transistores no so perfeitamente idnticos (neste exemplo os
valores de
cc
so diferentes).

Os transistores podem diferir tambm em seus valores de V
BE
e de resistncia
de corpo. Portanto, sempre que os transistores no forem perfeitamente
idnticos (o que ocorre quase sempre) haver uma pequena diferena nos
valores das duas correntes de base e nas tenses de base.

1.4.1 Caractersticas das duas entradas
Pelo fato de os Amplificadores Operacionais (Disponveis em CIs) possurem
geralmente um Amp. Dif. ( o seu primeiro estgio), descrevem-se as duas im
portantes caractersticas de entrada, denominadas como corrente de compen
sao (offset) de entrada e corrente de polarizao (bias) de entrada.

Corrente de compensao (offset) de entrada
A corrente de compensao de entrada definida como a diferena entre as
correntes de base. Algebricamente isto significa
I
i(offset)
= I
B1
- I
B2
(1.28)
Se os transistores forem perfeitamente idnticos, esta corrente ser zero.
Como exemplo, suponha I
B1
=85 A e I
B2
=75 A. Ento a corrente de compen
sao de entrada
I
i(offset)
= 85 A 75 A = 10 A

Este valor de corrente pode ser prejudicial se as resistncias de base forem
muito grandes porque as tenses de base sero aumentadas
proporcionalmente.

Corrente de polarizao de entrada
A corrente de polarizao de entrada definida como a mdia das duas cor-
rentes de base. Algebricamente, isto significa



Se por exemplo I
B1
=85 A e I
B2
=75 A , ento a corrente de polarizao ser

) 29 . 1 (
2
2 1
) (
B B
bias i
I I
I
+
=
A
A A
I
bias i


80
2
75 85
) (
=
+
=
Correntes de base
As folhas de dados de Amp. Op. Sempre incluem os valores de corrente de
polarizao de entrada e de corrente de compensao de entrada, porm nun
ca incluem os valores de corrente de base. As correntes de base podem ser
calculadas utilizando as seguintes equaes:






As equaes acima so obtidas a partir de (1.28) e (1,29).

Exemplo 1.4 - Para os transistores da Figura 1.21 , dados
1
=90 e
2
=110
calcule: a) a tenso de sada, V
o
b) as correntes I
B1
, I
B2
, e as tensoes V
RB1
,
V
RB2
c) as correntes de compensao e de polarizao de entrada

Soluo
a) A corrente de cauda ideal I
E
= (15V / 1 M) = 15 A
) 30 . 1 (
2
) (
) ( 1
offset i
bias i B
I
I I + =
) 31 . 1 (
2
) (
) ( 2
offset i
bias i B
I
I I =
Como visto anteriormente, a corrente de emissor em cada transistor metade
da corrente de cauda. Portanto
I
E1
= I
E2
= 0,5 (15A) = 7,5 A













Fig. 1.21
A corrente I
C2
aproximadamente a corrente I
E2
=7,5 A. Portanto, segue
V
o
=15 V (7,5 A) (1 M) = 7,5 V
+15V



I
C2
1M
V
O






I
E
1M


-15V


1M
T
1
T
2



I
E1
I
E2


1M
b) As correntes de base dos transistores so:






As tenses dos resistores de base so:
V
RB1
= - (83,3nA) (1M) = - 83,3 mV
V
RB2
= - (68,2 nA) (1M) = -68,2 mV

c) As correntes de compensao e de polarizao de entrada so:
I
i(offset)
= 83,3 nA 68,2 nA = 15,1 nA




nA
A
I
B
3 , 83
90
5 , 7
1
= =

nA
A
I
B
18 , 68
110
5 , 7
2
= =

nA
nA nA
I
bias i
8 , 75
2
2 , 68 3 , 83
) (
=
+
=
Esses valores muito pequenos de corrente so comuns nos CIs porque a dis-
sipao de potncia total do CI tipicamente 500 mW. Como as correntes de
base so extremamente pequenas, mesmo com resistncia de 1M em cada
base, as tenses nessas resistncias so muito pequenas. No projeto tenta-
se manter a tenso de base menor do que 0,1 V, se possvel. Isto faz da cor-
rente de cauda ideal ser uma boa aproximao da corrente de cauda exata.

1.4.2 Anlise AC de um Amplificador Diferencial
Um Amp. Dif. possui uma entrada no-inversora e uma entrada inversora.
Na Figura 1.22 mostra-se outra forma de visualizar as tenses de entrada e
de sada de um Amp. Dif.

A tenso aplicada entre os dois terminais de entrada, denominada V
i
, a
tenso que o Amp. Dif. amplifica para produzir um sinal de tenso de sada.

Nesta seo procura-se deduzir as expresses para o ganho de tenso e
para a impedncia de entrada.
Na Figura 1.22 (b), o circuito de cauda uma fonte de corrente













(a) (b)
Fig. 1.22
O objetivo geral da polarizao de emissor produzir uma corrente estvel .
V
CC




V
i


R
C

V
O






R
E



-V
EE

V
E

T
1
T
2


V
i

V
CC




R
C

V
O






I
E



-V
EE

V
E

T
1
T
2

Como foi visto a corrente de emissor ideal



Uma vez fixados os valores de V
EE
e R
E
, a corrente de emissor constante.
O ideal que ela se mantenha estavelmente constante, independentemente
da temperatura e da substituio dos transistores. Portanto, para a anlise
AC, a cauda pode ser substituda por uma fonte de corrente, como ilustrado
na Figura 1.22 (b). Isto simplifica a anlise, sem perda da exatido.

Circuito equivalente AC
Como um Amp. Dif. amplifica sinais DC, como tambm sinais AC, ento um
sinal num Amp. Dif. qualquer variao a partir de um valor quiescente. Na
verdade, um sinal DC pode ser tratado como um sinal AC de freqncia nula.
Para encontrar o equivalente AC do Amp. Dif. pode-se utilizar a regra geral:
de substituir os capacitores por curtos-circuitos e reduzir as fontes DC a zero.
Reduzir uma fonte de tenso DC a zero equivalente a substitu-la por um
E
EE
E
R
V
I =
curto-circuito e reduzir uma fonte de corrente a zero, equivalente a substitu-
la por um circuito aberto.
Aplicando a regra bsica descrita acima ao circuito da Figura 1.22 (b), obtm-
se o seu circuito equivalente AC, o qual est esquematizado na Figura 1.23.












Fig. 1.23

R
C

r
e
r
e

V
i

V
o

i
C
i
C

Z
i

dessa forma que o Amp. Dif. da Figura 1.22 (b) v um sinal AC.
De acordo com o circuito equivalente da Figura 1.23, a tenso V
i

V
i
= i
c
r
e
+ i
c
r
e
= 2 i
c
r
e
(1.32)
Ainda de acordo com o mesmo circuito, a tenso de sada
V
o
= i
c
R
c
(1.33)
Combinando entre si as Equaes (1.32) e (1.33), encontra-se:




Usando a notao A
v
para o ganho de tenso V
o
/ V
i
segue que:



Observe pelo circuito da Figura 1.23 que a impedncia de entrada, Z
i
,
aquela vista entre as duas bases. Portanto, ela vezes a resistncia dos
emissores. Ou seja: Z
i
= (2r
e
)
e
c
i
o
c
e
i
o
r
R
v
v
R
r
v
v
2 2
=
|
|
.
|

\
|
=
) 34 . 1 (
2
e
c
v
r
R
A =
Notao
Note que as tenses e correntes AC so simbolizadas por letras minsculas.
Por exemplo as tenses V
i
e V
o
representam as tenses AC de entrada e
sada, respectivamente. Por outro lado, nos circuitos completos descritos
anteriormente, as tenses V
B1
e V
B2
representam as tenses de entrada e V
o
a tenso de sada. Estas tenses esto em letras maisculas porque
representam valores totais. O sinal AC de sada definido como a variao
na tenso de sada:
V
o
= V
o

Por exemplo, se um sinal de entrada faz com que V
o
varie de 7,5V a 8V, a ten
so AC de sada ser
V
o
= 8V 7,5V = 0,5V
A tenso AC de entrada, V
i
, a diferena entre as duas tenses totais de ba-
se: V
i
= V
B1
-V
B2



1.4.3 Tenso de compensao (Offset) de sada
Com os circuitos Integrados possvel obter casamentos quase perfeitos en-
tre os transistores de um Amp. Dif. Porm, a menor diferena entre eles am-
plificada e produz uma tenso de compensao (offset) de sada, que inde-
sejada. Nesta seo discute-se a origem da tenso de offset de sada e como
minimiz-la.

Tenso ideal de sada
O circuito esquematizado na Figura 1.24 (a) de um Amp. Dif. com as duas
bases diretamente aterradas.







(a) Fig. 1.24 (b)

-V
EE



T
1
T
2



I
E



+V
CC




I
C
R
C

V
O




i
C

( I
E
/ 2)
V
BE

V
BE

Com as bases aterradas, a corrente de cauda se divide igualmente entre os
dois transistores. Considera-se que os dois transistores so idnticos em to-
dos os aspectos.
Portanto, de acordo com o circuito, a tenso DC de sada



O valor de V
o
ideal porque se baseia em dois transistores idnticos. Num
Projeto tpico, V
o
igual a metade de V
CC
.

Valores diferentes de V
BE

O que acontece quando os dois transistores no so idnticos ? Aparece uma
tenso de compensao de sada, que um desvio indesejado na tenso
ideal de sada. Na Figura 1.24 (a), mesmo com as duas bases aterradas,
que elimina o efeito da corrente de base e o problema da diferena nos
valores de
cc
, no elimina o problema da diferena nas curvas de i
C
versus
V
BE
. Devido as curvas serem diferentes, como mostrado na Figura 1.24(b),
) 35 . 1 (
2
C
E
CC o
R
I
V V
|
.
|

\
|
=
h uma diferena entre os dois valores de V
BE
. Essa diferena funciona como
um pequeno sinal AC, o qual dado por:
V
i
= V
BE

Conseqentemente, essa diferena indesejada nos valores de V
BE

amplificada pelo Amp. Dif. , de acordo com a seguinte expresso:
V
o
= A (V
BE
)
Uma forma de eliminar a tenso de compensao de sada aplicando uma
pequena tenso de entrada, igual ao valor da diferena em V
BE
. Por exemplo,
suponha que os valores de V
BE
diferem em 2mV. Ento aplica-se 2mV na ba-
se de T
1
, como ilustrado na Figura 1.25(a). Se isto no eliminar a tenso de
compensao de sada, inverte-se a polaridade da tenso aplicada, como
mostrado na Figura 1.25(b).

Efeitos da corrente de base
Valores diferentes de V
BE
so uma possvel causa da tenso de compensao
de sada. Valores diferentes das correntes de base tambm podem resultar
numa tenso de compensao de sada.
Alguns Amp. diferenciais funcionam com um resistor de base de um lado e
com a outra base aterrada, como no circuito esquematizado na Figura 1.26(a)






(a) (b)
Fig. 1.25







(a) Fig. 1.26 (b)


-V
EE



T
1
T
2






+V
CC




R
C

V
O




2mV
R
E


-V
EE



T
1
T
2






+V
CC




R
C

V
O




2mV
R
E

+V
CC





R
C

V
O





R
E

-V
EE




R
B




+V
CC





R
C

V
O





R
E

-V
EE



R
B



R
B


Isso produz uma tenso de compensao de sada, mesmo quando no h
diferena nos valores de V
BE
. A razo disto e que a corrente de base atravs
de R
B
produz uma tenso na entrada no-inversor dada por:
V
i
= R
B
I
B1

Essa tenso vista pelo Amp. Dif. como um sinal de entrada, de modo que
a tenso de sada correspondente
V
o
= A (R
B
I
B1
)
Uma forma de reduzir a tenso de compensao e utilizar resistncias de ba-
Se iguais nos dois lados do Amp. Dif., como ilustrado na Figura 1.26 (b).
Neste caso, a tenso indesejada de entrada diminui para:
V
i
= R
B
I
B1
- R
B
I
B2
= R
B
( I
B1
-I
B2
)
ou V
i
= R
B
I
i(offset)

Outra possibilidade e utilizar resistencias de base diferentes, R
B1
e R
B2
e ajus
ta-las visando minimizar o valor de
V
i
= R
B1
I
B1
- R
B2
I
B2

Se houver os dois efeitos combinados (diferenas nos valores de V
BE
e de I
B
),
a tenso indesejada de entrada passa a ser:
V
i
= V
BE
+ R
B1
I
B1
- R
B2
I
B2
2.RESPOSTA EM FREQUNCIA
A resposta em freqncia de um amplificador pode ser compreendida como o
comportamento do mdulo e do ngulo de fase do seu ganho de tenso no
domnio da freqncia. O grfico do mdulo em funo da freqncia tem
a forma geral esboada na Figura 2.1, onde A
V
indica o ganho de tenso e f
ci
,
f
cs
indicam as frequncias de corte inferior e superior, respectivamente.









Para os sinais de baixa frequncia, o ganho de tenso diminui por causa dos
capacitores de acoplamento e de derivao.
| A
V
|
A
med
=A
v,max

0,707A
v,max


0 f
ci
10f
ci
0,1f
cs
f
cs
f
Fig. 2.1
Para os sinais de alta freqncia, o ganho de tenso diminui por causa das
capacitncias intrnsecas do dispositivo ativo e das capacitncias parasticas
da fiao, que provocam percursos de desvio para esses sinais, impedindo-os
de chegar carga.

Nas freqncias intermedirias entre as baixas e as altas freqncias
(de 10f
ci
a 0,1 f
cs
), o ganho de tenso assume valor mximo, A
vmax
. Esta faixa
de freqncias chamada de banda mdia, tambm chamada de banda de
passagem ou ainda de banda til. Para sinais cujas freqncias esto na
banda de passagem, o circuito equivalente AC do amplificador puramente
resistivo. Portanto, os sinais de freqncias abaixo e os sinais de freqncias
acima da banda de passagem so bloqueados. As freqncias de corte de
um amplificador so aquelas para as quais o ganho de tenso igual a
0,707A
v,max

Em geral, um amplificador tem duas frequncias de corte, tambm chamadas
de frequncias crticas, aqui denotadas por f
ci
e f
cs
. Os capacitores de acopla
mento e os de desvio determinam a frequncia de corte inferior, f
ci
. As
capacitncias intrnsecas e as capacitncias parasticas de fiao
determinam a freqncia de corte superior, f
cs
. O problema central a ser
formulado neste contexto : dado um amplificador , como determinar suas fre-
quncias crticas f
ci
e f
cs
?
Essas duas freqncias so importantes para a resposta em freqncia por-
que atravs delas determina-se facilmente a banda mdia, que toda a faixa
de freqncias desde 10 f
ci
at 0,1 f
cs
.

As freqncias crticas so to importantes que so referidas por vrios outros
nomes, dependendo da aplicao, alguns dos quais so: freqncias de corte,
freqncias de quebra, freqncias de canto, freqncias de potncia mdia,
e freqncias de -3 dB.

2.1 Rede de Avano
Em um amplificador com acoplamento RC operando em baixas freqncias,
aparecem duas redes de avano, que tm a forma geral mostrada na Figura
2.2, sendo uma na malha de entrada e outra na malha de sada.





Fig. 2.2


v
S

R
S
C


R
L
v
L

A funo de transferncia de tenso do circuito da Figura 2.2 , por definio,
dada por:



Preliminarmente vamos definir as impedncias Z
S
=R
S
+(1/sC) e Z
L
=R
L
.
Aplicando a regra do divisor de tenso ao referido circuito, tem-se que




Para o caso particular em que s=j, a funo de transferncia acima assume
a forma particular a seguir, denominada funo de transferncia senoidal:



) ( ) ( s
V
V
s A
S
L
V
=
) / 1 (
) (
sC R R
R
Z Z
Z
s
V
V
L S
L
L S
L
S
L
+ +
=
+
=
( )
) 1 . 2 (
) / 1 (
) (
C j R R
R
j
V
V
L S
L
S
L
e
e
+
=
O ganho de tenso do circuito, em funo da freqncia , o mdulo da fun-
o de transferncia senoidal (2.1), sendo portanto dado por:





e o ngulo de fase




ou

) 2 . 2 (
) / 1 ( ) (
) ( ) (
2 2
C R R
R
j
V
V
A
L S
L
S
L
V
e
e e
+ +
= =
] ) / 1 ( ) [( 0
] ) / 1 ( ) [(
) ( C j R R
C j R R
R
j
V
V
L S
L S
L
S
L
e
e
e + Z =
+
Z = Z
(

+
=
(

+
= Z
C R R
arctg
C R R
tg arc j
V
V
L S L S S
L
) (
1
) (
1
) (
e e
e
Explicitando o ngulo de fase da tenso de sada, da expresso anterior resul-
ta:




Para e=0, de (2.3) tem-se o seguinte valor para o ngulo de fase:


Por este valor particular, observa-se que a tenso de sada do circuito da
Figura 2.2 est adiantada em relao sua tenso de entrada. por esta
razo que o referido circuito chamado rede de avano.

2.1.1 Resposta em freqncia da rede de avano
Para esboar o grfico do ganho de tenso versus freqncia, avalia-se a ex-
presso desse ganho, dada por (2.2), para cada faixa de freqncias,
tendo a freqncia de corte como referncia. Este procedimento apresenta-
do na seqncia.

) 3 . 2 (
) (
1
) (
S
L S
L
V
C R R
tg arc j V Z +
(

+
= Z
e
e
S L
V V Z + = Z
2
) 0 (
t
Da expresso (2.2), segue que:
a) Para e=0 ou e << e
C
(faixa de baixas frequncias), tem-se




b) Na freqncia de corte, ocorre a igualdade X
C
=(R
S
+R
L
). Como a expresso
geral da reatncia capacitiva X
C
=1/C, ento a freqncia de corte
e
C
=1/(R
S
+R
L
)C. Para =
C
, tem-se:




onde A
v,mx
=R
L
/(R
S
+R
L
) o valor do ganho na banda de passagem.
c) Para >>
C
, ou (faixa de altas frequncias), tem-se:


0
) / 1 ( ) (
) (
2 2
~
+ +
=
C R R
R
j
V
V
L S
L
S
L
e
e
max ,
2 2
707 , 0 707 , 0
) / 1 ( ) (
) (
v
L S
L
L S
L
S
L
A
R R
R
C R R
R
j
V
V
=
+
~
+ +
=
e
e
max ,
2 2
) / 1 ( ) (
) (
v
L S
L
L S
L
S
L
A
R R
R
C R R
R
j
V
V
=
+
~
+ +
=
e
e
O grfico do ganho de tenso versus freqncia tem portanto a forma mos-
trada na Figura 2.3







Fig. 2.3


Em particular para R
S
<< R
L
, situao possvel de ocorrer na prtica, ento



1
max ,
= ~
+
=
L
L
L S
L
v
R
R
R R
R
A


(V
L
/ V
S
)



e

A
v,max

0,707A
v,max




e
c



0

Acoplamento Estabilizado
J foi visto que acoplamento capacitivo se constitui numa rede de avano.
Um acoplamento capacitivo dito estabilizado quando, na menor freqncia
da banda de passagem, a reatncia capacitiva assume o seguinte valor:


Portanto, na menor freqncia da banda de passagem, o ganho de tenso da
rede de avano de um acoplamento estabilizado, de acordo com as Equaes
(2.2) e (2.4),

Atravs dessa equao, percebe-se que o ganho de tenso A
V
, na menor
freqncia da banda de passagem aproximadamente o ganho de tenso na
banda de passagem. Da igualdade (2.4) e da igualdade na freqncia de
corte, X
C
=(R
S
+R
L
), pode-se demonstrar que a freqncia mnima com
acoplamento estabilizado 10 vezes maior do que a freqncia de corte, ou
seja:


) 4 . 2 ( ) ( 1 , 0
L S C
R R X + =
) 5 . 2 ( 995 , 0
max , v v
A A =
f f
min c
= 10
onde:
f
min
: a menor freqncia da banda de passagem para a rede de
acoplamento estabilizada
f
C
: a freqncia de corte da rede de avano

2.2 Rede de Atraso
Para um amplificador a EC com acoplamento capacitivo, a rede de atraso,
que tem a forma geral mostrada na Figura 2.4, aparece nas seguintes
circunstncias: i) nas baixas freqncias, onde C
E
insere uma rede RC, que
se constitui num caso particular da rede de atraso da Figura 2.4, e
ii) nas altas freqncias, onde as capacitncias intrnsecas do transistor e as
capacitncias de fiao inserem, na entrada e na sada, o equivalente a
redes RC com a forma geral da Figura 2.4






Fig. 2.4
R
S



v
S
C R
L



v
C

Inicialmente determina-se o equivalente Thevenin visto pelo capacitor.
A tenso e a resistncia do equivalente Thevenin so, respectivamente:





onde:


O circuito equivalente Thevenin, juntamente com o capacitor, est esquemati-
zado na Figura 2.5





Fig. 2.5
S v S
L S
L
th
V A V
R R
R
V =
|
|
.
|

\
|
+
=
max ,
R R R
th S L
=
R
th



A
V,max
v
S
C

v
C

|
|
.
|

\
|
+
=
L S
L
V
R R
R
A
max ,
Aplicando a regra do divisor de tenso ao circuito da Figura 2.5, visando
obter a funo de transferncia de tenso, tem-se




Da equao acima, determina-se a expresso para V
C
(s) / V
S
(s), como segue








1
1
) / 1 (
) / 1 (
) (
max ,
+
=
+
=
C sR sC R
sC
s
V A
V
th th S V
C
max ,
1 ) // (
1
) (
V
L S S
C
A
C R R s
s
V
V

+
=
L S
L
L S L S S
C
R R
R
C R R R R s
s
V
V
+

+ +
=
1 )] /( ) [(
1
) (
) 6 . 2 (
) ( ) (
) (
L S L S
L
S
C
R R C R R s
R
s
V
V
+ +
=
Em particular para s=j, a funo de transferncia (2.6) assume a forma
particular a seguir, a qual denominada funo de transferncia senoidal:




O ganho de tenso, em funo da freqncia , o mdulo da funo de
transferncia senoidal (2.7), que dado por:




e o ngulo de fase :




) 7 . 2 (
) ( ) (
) (
L S L S
L
S
L
R R C R R j
R
j
V
V
+ +
=
e
e
) 8 . 2 (
) ( ) (
) ( ) (
2 2
L S L S
L
S
L
V
R R C R R
R
j
V
V
A
+ +
= =
e
e e
] ) ( ) ( [ 0
) ( ) (
) (
L S L S
L S L S
L
S
L
R R R R j
R R C R R j
R
j
V
V
+ + Z =
+ +
Z = Z e
e
e
2.2.1 Resposta em freqncia da rede de atraso
De modo geral, as freqncias de corte de um circuito podem ser vistas como
referencias que demarcam suas faixas de freqncias (baixas, altas, medias).
Para a rede de avano, analisada anteriormente, e para o circuito em analise,
esquematizado na Fig. 2.4 (equivalente ao da Fig. 2.5), existe apenas uma
freqncia de corte. Na freqncia de corte ocorre a seguinte igualdade:
X
C
=R
th
(2.9)
Sabe-se que o modulo da reatncia capacitiva, X
C
, dada por



Das Equaes (2.9) e (2.10) deduz-se que a freqncia de corte





) 10 . 2 (
1
C
X
C
e
=
C R
f ou
C R
th
c
th
c
t
e
2
1 1
= =
Para esboar a curva de resposta em freqncia (ganho de tenso versus
freqncia), procede-se da mesma maneira que no caso da rede de avano
analisada anteriormente. Assim, considerando a Equao (2.8), do ganho de
teso da rede de atraso da Fig. 2.4 (equivalente a da Fig. 2.5), segue que
a) Para e=0 ou e << e
C
(faixa de baixas freqncias), tem-se




b) Para e=e
C
=1/R
th
C (freqncia de corte), tem-se



c) Para e>>e
C
ou e (faixa de altas freqncias), tem-se
max ,
2 2
) ( ) (
) (
v
L S
L
L S L S
L
S
L
A
R R
R
R R C R R
R
j
V
V
=
+
~
+ +
=
e
e
max ,
2 2
707 , 0
) ( ) (
) (
v
L S L S c
L
S
C
A
R R C R R
R
j
V
V
~
+ +
=
e
e
0
) ( ) (
) (
2 2
~
+ +
=
L S L S
L
S
C
R R C R R
R
j
V
V
e
e
Portanto, o comportamento do ganho de tenso em funo da freqncia,
descrito nos itens a, b, c, corresponde ao grfico esboado na Figura 2.6







Fig. 2.6
2.2.2 Rede de atraso com fonte de corrente
A Figura 2.7 do esquema de uma rede contendo uma fonte de corrente em
paralelo com dois resistores e um capacitor.





Fig. 2.7

V
C
/V
S



A
v,max

0,707A
v,max




0
C




R
C
R
L
C
i
s

A forma mais simples de visualiza-la atravs do equivalente de Thevenin
visto pelo capacitor, o qual esta esquematizado na Figura 2.8





Fig. 2.8
onde


S lembrando, a freqncia de corte da rede de atraso



A rede de atraso importante na anlise em altas freqncias de amplificado-
res a BJT e a FET.
R
th



C
V
th

( )
s L C th L C th
i R R v e R R R = =
C R
f ou
C R
th
c
th
c
t
e
2
1 1
= =
2.3 Anlise em freqncias baixas de Amplificador com Acoplamento RC
O diagrama esquemtico da Figura 2.9 de um amplificador a BJT na
configurao EC, com acoplamento RC, tambm chamado de acoplamento
capacitivo.











Fig. 2.9

Esse circuito tem um capacitor C
in
de acoplamento na malha de entrada e um
capacitor C
o
de acoplamento na malha de sada. Para determinar a freqncia
de corte inferior, identificam-se as redes de avano da entrada e da sada,
considerando, por enquanto, que o capacitor de passagem C
E
esta em curto.

V
S

R
S


C
in



R
1



R
2



R
C
C
o



R
E
C
E



R
L


+ V
CC

R
in

R
o

Com tal considerao, o modelo equivalente AC em baixas freqncias tem a
forma mostrada na Figura 2.10






Fig. 2.10
onde
A
med
o ganho de tenso intrnseco ao estagio, na banda media
C
in
o capacitor de acoplamento da malha de entrada, circuito da base
C
o
o capacitor de acoplamento da malha de sada, circuito de coletor
R
S
a resistncia do gerador do sinal de entrada
R
in
a impedncia de entrada do estagio na banda media
R
o
a impedncia de sada do estagio na banda media, vista pela carga



v
S

R
S
C
in
R
o
C
o



V
in.
R
in.
A
md
V
in.
R
L

De acordo com o circuito da Figura 2.9 , temos que

a) a impedncia de entrada dada por:


b) a impedncia de sada dada por:


onde h
oe
a admitncia de sada do transistor ligado em EC.

Para grande parte dos problemas verifica-se (1/h
oe
)>>R
C
, e consequente-
mente

R R R r
in e
=
1 2
|
c oe o
R h R // ) / 1 ( =
c o
R R ~
As notaes de impedncias generalizadas Z
in
e Z
o
podem ser usadas equiva
lentemente s notaes R
in
e R
o
, respectivamente.

Observando o esquema da Figura 2.10, constata-se a existncia de duas
redes de avano: uma na malha de entrada e outra na malha de sada do
amplificador. Para a rede de avano da entrada, a freqncia de corte, dada
por:
(2.11)

onde:
e
C,in
: freqncia angular de corte da rede de avano da entrada, em rad/s
f
C,in
: freqncia de corte da rede de avano da entrada, em Hz
R
S
: resistncia da fonte
R
in
: resistncia de entrada do estgio
C
in
: capacitncia da rede de avano da entrada, tambm a capacitncia de
acoplamento do sinal de entrada.
in in S
in c
in in S
in c
C R R
f ou
C R R ) ( 2
1
) (
1
, ,
+
=
+
=
t
e
De maneira anloga, define-se a freqncia de corte da rede de avano da
saida, como
(2.12)


onde

C,o
: a freqncia angular de corte da rede de avano da sada, em rad/s
f
C,o
: a freqncia de corte da rede de avano da sada, em Hz
R
o
: a resistncia de sada do estgio
R
L
: a resistncia de carga
C
o
: a capacitncia da rede de avano de sada, tambm a capacitncia de
acoplamento do sinal entregue carga.

As Equaes (2.11) e (2.12) podem ser usadas para anlise ou projeto do
amplificador, desde que se possa calcular suas resistncias de entrada
e sada.

o L o
o c
o L o
o c
C R R
f ou
C R R ) ( 2
1
) (
1
, ,
+
=
+
=
t
e
Capacitor de Derivao do Emissor
Considera-se agora a influncia do capacitor de derivao do emissor. O
circuito do emissor equivalente a uma rede de atraso, que pode ser vista
encontrando-se o equivalente Thevenin do circuito que alimenta C
E
, como
mostrado na Figura 2.11




Fig. 2.11
onde:
ou

A freqncia de corte da rede de atraso da Fig. 2.11

ou

A freqncia de corte inferior do amplificador a maior das tres f
c,in
, f
c,o
ou f
c,E



V
th

R
th



C
E

R R r
R R R
th E e
S
= + ( )
1 2
|
R r
R R R
th e
S
~ +
1 2
|
E th
E c
C R
f
t 2
1
,
=
E th
E c
C R
1
,
= e
onde:
f
c,E
: a freqncia de corte da rede do emissor
R
th
: a resistncia de sada vista pelo capacitor de derivao
C
E
: a capacitncia de derivao do emissor

Exemplo 2.1 Para o circuito amplificador esquematizado na Figura 2.12,
dado |=150, determine a freqncia de corte
a) da rede de avano da entrada
b) da rede de avano da sada
c) da rede de atraso do emissor
d) do amplificador como um todo









Fig. 2.12

V
S


1KO

0,47F

10KO 3,6KO

2,2F



2,2KO 1KO 10F


1,5KO

+10V
Soluo
Atravs do diagrama da Figura 2.12 so dados, V
CC
=10V, R
S
=1k, R
1
=10k,
R
2
=2,2k, R
C
=3,6k, R
E
=1k, R
L
=1,5k, C
in
=0,47F, C
o
=2,2F, C
E
=10F

a) da Equao (2.11), a freqncia de corte da rede de avano da entrada

onde

Note que
C,in
depende de R
in
, que depende de r
e
. A resistncia r
e
depende
ainda da corrente I
E
. Portanto, o procedimento para calcular
C,in
o seguinte
1. Calcula-se a tenso DC da base, que pela regra do divisor de tenso,



2. Calcula-se a corrente DC do emissor, obtendo-se


e
c in
S in in
R R C
,
( )
=
+
1
e in
r R R R |
2 1
=
V V
k k
k
V
R R
R
V
CC B
8 , 1 10
10 2 , 2
2 , 2
2 1
2
= |
.
|

\
|
+
=
|
|
.
|

\
|
+
=
O O
O
mA
k
V V
R
V V
I
E
BE B
E
1 , 1
1
7 , 0 8 , 1
=

=
O
3. Calcula-se a resistncia r
e



4. Calcula-se a impedncia de entrada do estagio amplificador



5. Finalmente calcula-se a freqncia, fazendo as devidas substituies


ou


b) Na seqncia calcula-se a freqncia de corte da rede de avano da sada

O 64 , 23
1 , 1
26 26
= = =
mA
mV
I
mV
r
E
e
O O O O k K K K r R R R
e in
19 , 1 5 , 3 2 , 2 10
2 1
= = = |
s rad
F K K
in c
/ 5 , 971
47 , 0 ) 19 , 1 1 (
1
,
=
+
=

e
O O
Hz f
s rad
f
in c in c
6 , 154
2
/ 5 , 971
, ,
= =
t
e
c o
o L o
R R C
,
( )
=
+
1
Considerando (1/h
oe
)>>R
C
, entao R
o
=(1/h
oe
) / / R
C
R
C
, ou seja
R
o
3,6k, e a freqncia de corte da rede de avano da sada



ou, em Hz,


c) Neste item calcula-se a freqncia de corte da rede de atraso do emissor






Calculadas as trs freqncias de corte, f
c,in
, f
c,o
e f
c,E
, a maior chamada
freqncia de corte dominante. Neste exemplo a maior f
E
=569,8 Hz.
e

c o
K K F
rad s
,
( , , ) ,
, / =
+
=
1
3 6 15 2 2
89 13
O O
f Hz
c o
c o
,
,
, = =
e
t 2
14 2
O
O O O
O 93 , 27
150
2 , 2 10 1
64 , 23
2 1
= + = + ~
k k k R R R
r R
S
e th
|
Hz f
F C R
f
E c
E th
E c
8 , 569
) 10 )( 93 , 27 ( 2
1
2
1
, ,
= = =
t t O
Esta portanto a freqncia de corte inferior do amplificador como um todo.
Exemplo 2.2 - Aproveitando o exemplo anterior, esboce o grfico da resposta
em freqncias baixas e medias, colocando no eixo vertical, a tenso de pico
da carga, sabendo que a tenso de pico de entrada 1mV.

Soluo
Um modelo equivalente AC, nas medias freqncias, para o circuito amplifica-
dor da Figura 2.12 esta esquematizado na Figura 2.13.






Fig. 2.13
A impedncia de entrada do estgio, calculada anteriormente, R
in
=1,19k



1mV
pico
1KO 3,6KO


V
in
R
in
A
md
V
in.
1,5KO V
L

O ganho de tenso do estgio na banda mdia, sem carga,



A tenso de pico sobre a impedncia de entrada R
in
, de acordo com a regra
do divisor de tenso aplicada ao modelo da Figura 2.13,




A tenso de pico na carga para banda mdia, tambm de acordo com o
circuito da Figura 2.13,





3 , 152
64 , 23
6 , 3
= = =
med
e
C
med
A
K
r
R
A
O
O
mV V mV
K K
K
V
R R
R
V
p in p S
in S
in
p in
54 , 0 1
19 , 1 1
19 , 1
, , ,
=
+
=
+
=
O O
O

+
=
+
= ) 54 , 0 3 , 152 (
6 , 3 5 , 1
5 , 1
) (
, ,
mV
K K
K
V A
R R
R
V
p in med
o L
L
p L
O O
O
mV V
p L
19 , 24
,
~
Para concluir, apresenta-se na Figura 2.14, o grfico da resposta em
freqncia





Fig. 2.14
Exemplo 2.3 - Na Figura 2.15 mostra-se um amplificador a MOSFET. Dado
g
m
=5000S, qual o ganho de tenso na banda mdia ? Se a capacitncia da
fiao de 20pF atravs da carga, qual a freqncia de corte ? Faa um
esboo da resposta em freqncia.





Fig. 2.15


V
L,p




f

24,19mV
17,1mV




569,8 Hz


0



1mV 10MO
rms
+20V
10KO
v
o

20pF
Soluo
As linhas pontilhadas simbolizando um capacitor indicam a capacitncia
interna da fiao. O circuito equivalente AC para o lado do dreno est esque-
matizado na Figura 2.16





Fig. 2.16
Este circuito um caso particular de uma rede de atraso. Sua freqncia de
corte


Na banda mdia do amplificador, a reatncia da capacitncia de fiao
muito alta, sendo considerada um circuito aberto. O ganho de tenso




g
m
v
gs
10K 20pF
kHz f
pF K
f
c c
796
) 20 )( 10 ( 2
1
= =
O t
50 10 5000 = =
med med
A K S A O
Na Figura 2.17 mostra-se a resposta em freqncia









Fig. 2.17
Note que a banda mdia abrange a freqncia zero porque o amplificador
acoplado diretamente. Na banda mdia a tenso de sada tem um valor rms
de 50x1mV=50mV. Na freqncia de corte, a tenso de sada cai para 0,707
do valor na banda mdia.

Exemplo 2.4 - Para o seguidor de emissor da Figura 2.18 calcular as
freqncias de corte das redes de avano da entrada e da sada.


A
v,med




50mV
35,4mV


0 796KHz f

Soluo
para calcular as freqncias de corte das redes de avano da entrada e da
sada so necessrias as resistncias de entrada e sada do estgio, R
in
e R
o
,
respectivamente.








Fig. 2.18
As resistncias de entrada e de sada do estgio so



3,6KO

0,68F

10KO

+10V

10KO

|=100 0,33F



4,3KO 620O


R
o




R
in


O O O O k R K K K R
in in
5 ) 3 , 4 ( 100 10 10 ~ =
O
O O O
O 9 , 45
100
10 10 6 , 3
3 , 4 ~
|
|
.
|

\
|
+ =
o e o
R
K K K
r K R
onde

A freqncia de corte da rede de avano da entrada



A freqncia de corte da rede de avano da sada




A freqncia de corte do amplificador a maior das duas freqncias acima,
ou seja, 724 Hz.




r
mV
I
e
E
= ~
25
25O
Hz f
F K K
f
in c in c
2 , 27
) 68 , 0 )( 5 6 , 3 ( 2
1
, ,
~
+
=
t O O
Hz f
F
f
o c o c
724
33 , 0 ) 620 9 , 45 ( 2
1
, ,
~
+
=
t O O
2.4 Teorema de Miller
Considere um amplificador geral de ganho A com um capacitor conectado
entre os seus terminais de entrada e sada, Fig. 2.19. O capacitor pode ser
visto na literatura cientifica com o nome de capacitor de realimentao
porque atravs dele o sinal de sada do amplificador re-aplicado entrada.






Fig. 2.19

Circuito Equivalente de Miller
A anlise do circuito da Figura 2.19 relativamente difcil. O teorema de
Miller afirma que o referido circuito equivalente ao circuito esquematizado
na Figura 2.20, cuja anlise mais simples.



Fig. 2.20

V
i
C
i,M
A C
o,M
V
o

C

i
C


A V
o

V
i

onde
C
i,M
: a capacitncia Miller de entrada, que dada por


C
o,M
: a capacitncia Miller de sada, que dada por



A capacitncia de realimentao C, do circuito original, decomposta nas
capacitncias Miller, do circuito equivalente Miller, uma do lado da entrada e
outra do lado da sada.

Demonstrao do Teorema de Miller
Do amplificador da Figura 2.19, pode-se afirmar que a corrente alternada pelo
capacitor de realimentao dada por



) 13 . 2 ( ) 1 (
,
A C C
M i
=
) 14 . 2 (
1
,
|
.
|

\
|

=
A
A
C C
M o
) 15 . 2 (
) / 1 ( sC
v v
i
o i
C

=
De acordo com o mesmo amplificador, pode-se afirmar tambm que

Combinando, entre si, as Equaes (2.15) e (2.16), obtm-se

Desta equao resulta uma expresso para a impedncia V
i
/ i
C
, que



Esta expresso representa a impedncia do capacitor vista pelo lado da
entrada do amplificador. Nela aparece uma capacitncia C(1-A), que a capa
citncia Miller de entrada definida atravs da Equao (2.13). Ela aparece em
paralelo com os terminais de entrada do Equivalente Miller, Figura 2.20. Isto
demonstra uma parte do Teorema de Miller.
Na seqncia, demonstra-se a outra parte deste teorema. Da Equao (2.16),
decorre a seguinte expresso para V
i

) 16 . 2 (
i o
v A v =
) 1 ( A sC v i
i C
=
) 1 (
1
A C s i
v
C
i

=
) 17 . 2 (
A
v
v
o
i
=
Combinando, entre si, as Equaes (2.15) e (2.17), obtm-se



Esta expresso representa a impedncia do capacitor vista dos terminais de
sada do amplificador. Nela aparece a capacitncia de valor C (A-1)/A, que
exatamente a capacitncia Miller de sada definida atravs da Equao 2.14
Ela aparece em paralelo com os terminais de sada do Equivalente Miller, Fig.
2.20. Portanto, conclui-se a demonstrao do Teorema de Miller.
Para A>>1, a Equao (2.14) aproximadamente equivalente a


Amplificador Inversor com capacitncia de Realimentao
A aplicao mais importante do teorema de Miller com um amplificador
inversor. Neste caso A negativo e a capacitncia Miller de entrada maior
do que a capacitncia de realimentao. Isto chamado efeito Miller.

} / ) 1 ( {
1
A A C s i
v
C
o

=
C C
o M ,
~
Exemplo 2.5 - Dados C=5pF e A=-120, como ilustrado na Figura 2.21,
calcular as capacitncias Miller





Fig. 2.21

Soluo
A capacitncia Miller de entrada


A capacitncia Miller de sada



5pF




A=-120
pF C pF A C C
M i M i
605 ) 121 ( 5 ) 1 (
, ,
= = =
pF C pF
A
A
C C
M o M o
5
120
121
5
1
, ,
~
|
.
|

\
|

=
|
.
|

\
|

=
Como afirmado anteriormente, um grande ganho de tenso implica numa
capacitncia Miller de sada aproximadamente igual capacitncia
de realimentao. Para concluir este exemplo, mostra-se na Figura 2.22 o
equivalente Miller do amplificador da Figura 2.21



Fig. 2.22

2.5 Anlise de Amplificador a FET em alta Freqncia
O diagrama da Figura 2.23(a) de um amplificador a FET com a polarizao
por divisor de tenso, sendo alimentado por um gerador de sinal, de tenso
V
G
e resistncia interna R
G
. Na banda mdia, sabe-se que os capacitores de
acoplamento e derivao se comportam como curtos AC, como mostrado no
circuito equivalente AC da Figura 2.23(b). A resistncia r
D
a resistncia AC
vista pelo terminal do dreno, que a associao em paralelo de R
D
com R
L




605pF A=-120 5pF
r R R
D D L
=
A resistncia r
G
a resistncia Thevenin AC vista pelo terminal da porta do
FET. Ou seja,







(a)





(b)
Fig. 2.23
G G
R R R r
2 1
=


v
G

R
G
C
in



R
2
R
S


R
1
R
D
C
o




+V
DD



R
L

r
G


r
D

v
th

A tenso Thevenin AC vista tambm pelo terminal da porta do FET,



Na banda mdia do amplificador, o ganho de tenso com carga


Acima da banda mdia, as capacitncias internas do FET e as decorrentes da
fiao formam redes de atraso que fazem o ganho de tenso diminuir.
O FET tem capacitncias internas entre os seus trs terminais, que esto ilus
tradas na Figura 2.24, que do circuito equivalente para as altas freqncias







Fig. 2.24
u u
th
G
G
R R
R R R
=
+

1 2
1 2
( )
A g r
m D
=
r
G


v
th


C
gd

C
ds

C
in
r
D

C
gs

As notaes dessas capacitncia so especificadas a seguir
C
gs
a capacitncia interna entre porta e fonte
C
gd
capacitncia interna entre porta e dreno
C
ds
a capacitncia interna entre dreno e fonte.

Quando a sada de um amplificador a FET alimenta um outro estgio, a
capacitncia de entrada C
in
do estgio seguinte aparece entre os terminais
dreno e terra, como mostrado na Figura 2.24. Esta capacitncia inclui a
capacitncia de entrada do estgio seguinte e a capacitncia decorrente da
fiao, que a capacitncia entre os fios conectores e o terra. Orienta-se
adotar 0,118pF/cm como um valor aproximado para a capacitncia, por
comprimento, associada fiao.
Assim, cada centmetro de fio de conexo entre o dreno do primeiro estgio e
a porta do segundo estgio, deriva 0,118pF em paralelo com a carga. por
isso que se deve manter os fios de ligao o mais curto possvel nos
amplificadores de alta freqncia.

Aplicando o Teorema de Miller ao amplificador da Figura 2.24
Note que C
gd
aparece no circuito amplificador da Figura 2.24 como uma
capacitncia de realimentao. Pelo teorema de Miller, essa capacitncia
pode ser substituda por duas outras. Uma delas na entrada, situada entre o
terminal da porta e o da fonte (ou terra), a qual dada por

E outra capacitncia na sada, situada entre o terminal do dreno e o da fonte
(ou terra), a qual aproximadamente

Portanto, substituindo a capacitncia C
gd
pelas duas capacitncias referidas
acima, o circuito da Fig. 2.24 equivalente ao circuito esquematizado na
Figura 2.25 abaixo.





Fig. 2.25
) 1 ( ) 1 (
, , D m gd M i gd M i
r g C C A C C + = =
C C
o M gd ,
~
IDEAL
r
G


v
th

C
gs
C
gd
(1+g
m
r
D
)


r
D

C
gd
C
ds
C
in

Sabe-se que a capacitncia equivalente de uma associao de capacitncias
em paralelo igual soma das capacitncias componentes dessa associao
O circuito equivalente da Figura 2.25 tem duas redes de atraso: uma do lado
da porta e outro do lado do dreno.
Rede de atraso da porta
A capacitncia total do circuito da porta

E a freqncia de corte da rede de atraso da porta


onde
f
G
: freqncia de corte da rede de atraso da porta
r
G
: resistncia vista pela porta
C
G
: capacitncia total da rede de atraso da porta
Rede de Atraso do Dreno
O dreno se comporta como uma fonte de corrente que alimenta a resistncia
r
D
em paralelo com as capacitncias C
gd
, C
ds
e C
in
. A capacitncia total do
circuito do dreno
C C C g r
G gs gd m D
= + + ( ) 1
) 18 . 2 (
2
1
G G
G
C r
f
t
=
C C C C
D gd ds in
= + +
E a freqncia de corte da rede de atraso do dreno


onde
f
D
: a freqncia de corte da rede de atraso do dreno
r
D
: a resistncia AC vista pelo dreno
C
D
: a capacitncia total da rede de atraso do dreno

Capacitncia fornecida pelo fabricante
Na Figura 2.26(a) mostram-se as trs capacitncias do FET, que so: C
gs
, C
ds

e C
gd






Fig. 2.26
f
r C
D
D D
=
1
2t

C
gd
IDEAL C
gd



C
ds

C
gs
C
gs

C
iss

(a) (b) (c)
C
gd




C
ds

C
oss

Por convenincia, o fabricante mede as capacitncias do FET sob condies
de curto-circuito. Por exemplo, C
iss
a capacitncia de entrada com um curto
AC atravs da sada, como mostrado na Figura 2.26 (b). Como C
gd
fica em
paralelo com C
gs
, ento

As folhas de dados tambm fornecem C
oss
, a capacitncia vista na sada do
FET, com um curto AC atravs dos terminais da entrada, conforme Figura
2.26 (c). Como, neste caso, C
ds
fica em paralelo com C
gd
, ento

Uma outra capacitncia que aparece nas folhas de dados (ou manual do
fabricante) C
rss
, a capacitncia de realimentao

Combinando entre si, as Equaes 2.19 a 2.21, obtm-se:




) 19 . 2 (
gd gs iss
C C C + =
) 20 . 2 (
gd ds oss
C C C + =
) 21 . 2 (
gd rss
C C =
) 22 . 2 (
rss oss ds
rss iss gs
rss gd
C C C
C C C
C C
=
=
=
Com estas expresses pode-se calcular as capacitncias necessrias para
analisar as redes de atraso de um amplificador a FET.

Exemplo 2.6 - A Figura 2.27 de um amplificador contendo o FET MPF 102,
cujas capacitncias internas so: C
iss
=7pF, C
oss
=4pF e C
rss
=3pF.
A capacitncia produzida pela fiao no circuito do dreno de 4pF. Se
g
m
=4000 S, quais as freqncias de corte das redes de atraso da porta e do
dreno ?










Fig. 2.27
+25V


5KO

50O
MPF 102

1MO
1MO 330O
Soluo
Das Equaes 2.22, calculam-se





A Figura 2.28 do circuito equivalente AC em altas freqncias, onde os
capacitores de acoplamento e de derivao se comportam como curtos AC.
A capacitncia produzida pela fiao fica em paralelo com a resistncia do
dreno






Fig. 2.28
pF C pF pF C
pF C pF pF C
pF C
ds ds
gs gs
gd
1 3 4
4 3 7
3
= =
= =
=
3pF


50O
IDEAL 5KO 1pF 4pF

4pF
O ganho de tenso na banda mdia

A capacitncia de realimentao, de 3pF, pode ser desmembrada em duas
outras, conforme segue:
1a) a capacitncia Miller da entrada, que

2a ) e a capacitncia Miller de sada, que

O circuito equivalente AC considerando as capacitncias Miller, est esquema
tizado na Figura 2.29






Fig. 2.29
20 ) 5 ( ) 4000 ( = = = A K S r g A
D m
O
( ) pF C pF A C C
M i gd M i
63 ) 21 ( 3 ) 1 (
, ,
= = =
C pF
o M ,
, ~ 315
50O

5KO 3pF 1pF 4pF
4pF 63pF
IDEAL
A rede de atraso da porta tem os valores:

Portanto a rede de atraso da porta tem uma freqncia de corte de



A rede de atraso do dreno tem os valores


E portanto a freqncia de corte da rede de atraso do dreno




Em alta freqncia, a menor das freqncias de corte dominante. Portanto,
a freqncia de corte da rede de atraso do dreno dominante pois seu valor,
3,98MHz o menor.
pF C pF pF C e r
G G G
67 63 4 50 = + = = O
MHz f
pF C r
f
G
G G
G
5 , 47
) 67 ( ) 50 ( 2
1
2
1
=

= =
O t t
pF C pF pF pF C e k r
D D D
8 4 1 3 5 = + + = = O
MHz f
pF K C r
f
D
D D
D
98 , 3
) 8 ( ) 5 ( 2
1
2
1
=

= =
O t t
Exemplo 2.7 - A Figura 2.30 de um amplificador cascode, cujo ganho de
tenso g
m
R
D
. Qual a capacitncia de entrada se o primeiro estgio tem
C
gs
=4pF e C
gd
=3pF ?












Fig. 2.30


v
I
T
1


R
G
R
S

V
o

T
2
R
D

V
DD

R
2
R
1

Soluo
O primeiro estgio (fonte-comum) alimenta o segundo estgio (porta-comum).
A impedncia de entrada de um amplificador com porta-comum
aproximadamente 1/g
m
.
Portanto, a resistncia AC vista pelo dreno do primeiro estgio



O ganho de tenso do primeiro estgio



O primeiro estgio tem uma capacitncia de realimentao de 3pF e um
ganho Av1~-1; portanto a capacitncia Miller da entrada


A capacitncia total de entrada do primeiro estgio a soma de C
gs
com a
capacitncia Miller de entrada, ou seja

r
g
D
m
~
1
1
1
) (
1 1
~
|
|
.
|

\
|
~ =
v
m
m D m v
A
g
g r g A
pF C pF A C C
M i v gd M i
6 2 3 ) 1 (
, 1 ,
= = =
pF C pF pF C C C
i M i gs i
10 6 4
1 , , 1 ,
= + = + =
A vantagem de um amplificador cascode est na sua baixa capacitncia Miller
de entrada. Em geral, a capacitncia de entrada de qualquer amplificador
cascode a FET


2.6 Anlise de Amplificador a BJT em Mdias e Altas Freqncias
O diagrama da Figura 2.31 de um amplificador a BJT com EC acionado por
um gerador de sinal de tenso V
G
com uma resistncia R
G









Fig. 2.31
C C C
i gs gd
= + 2

v
G

R
G


C
in



R
1



R
2



R
C
C
o



R
E
C
E



R
L


+ V
CC

Na banda mdia
De acordo com o que j foi estudado neste curso, para a banda media tem-se
o circuito equivalente AC esquematizado na Figura 2.32





Fig. 2.32

A tenso V
th,G
a tenso Thevenin AC vista pelo terminal da base do
transistor, a qual expressa por



A resistncia r
G
a resistncia Thevenin AC vista pelo terminal da base do
Transistor, a qual determinada por

r
G


r
C


v
th,G

( )
u u
th G
G
G
R R
R R R
,
=
+

1 2
1 2
r R R R
G G
=
1 2
E r
C
a resistncia AC vista pelo coletor, a qual obtida por

Acima da Banda Mdia
O diagrama da Figura 2.33 do circuito equivalente AC para freqncias
acima da banda mdia do amplificador








Fig. 2.33
Onde
C
e
: a capacitncia associada ao diodo emissor
C
C
: a capacitncia associada ao diodo coletor
C
i
: a capacitncia de entrada do estgio seguinte
r
b
: a resistncia de espalhamento da base
r R R
C C L
=
r
G
r
b



C
e

C
c



r
C
C
i


IDEAL
A resistncia rb est includa nesta anlise de alta freqncia porque faz
Parte da rede de atraso da base

Redes de Atraso da Base e do Coletor
Para se determinar as freqncias de corte de um amplificador a BJT,
necessrio identificar as redes de atraso do lado da base e do lado do coletor.
O primeiro passo consiste em se determinar a capacitncia Miller de entrada,
que


onde A
V
o ganho de tenso na banda mdia entre a base e o coletor,
sendo portanto expresso por


Substituindo a Equao (2.24) na Equao (2.23), obtm-se


) 23 . 2 ( ) 1 (
'
, v c M i
A C C =
) 24 . 2 (
e
C
v
r
r
A =
) 25 . 2 ( 1
'
,
|
|
.
|

\
|
+ =
e
C
c M i
r
r
C C
A capacitncia Miller de sada aproximadamente C
C
porque o ganho de
tenso, A
V
, normalmente alto num amplificador com EC. Portanto,


Considerando as capacitncias Miller para o circuito da Figura 2.33, este torna
se equivalente ao circuito esquematizado na Figura 2.34







Fig. 2.34
As capacitncias equivalentes dos circuitos da base e do coletor so,
respectivamente
) 26 . 2 (
'
, c M o
C C ~
r
G
+r
b




C
e
C
c
(1+r
C
/r
e
)


r
C
C
c
C
i

IDEAL
) 27 . 2 ( 1
` ' '
i C C
e
C
c e B
C C C e
r
r
C C C + =
|
|
.
|

\
|
+ + =
O diagrama esquemtico da Figura 2.35 de um modelo equivalente ao da
Figura 2.34. Neste modelo as capacitncias equivalentes determinadas em
(2.27) so consideradas.






Fig. 2.35
Aplicando Thevenin ao circuito que alimenta a capacitncia C
B
, obtm-se o
circuito equivalente esquematizado na Figura 2.36






Fig. 2.36
r
G
+r
b



C
B
|r
e
r
C
C
C

(r
G
+r
b
)|r
e




C
B
r
C
C
C

Note que a resistncia Thevenin vista pela capacitncia da base, C
B
,

Portanto, a rede de atraso da base tem uma freqncia de corte de


onde
f
B
: a freqncia de corte da rede de atraso da base
r
B
: a resistncia Thevenin vista pela capacitncia total da base
C
B
: a capacitncia total da rede de atraso da base

O circuito do coletor forma outra rede de atraso, cuja freqncia de corte


onde
f
C
: a freqncia de corte da rede de atraso do coletor
r
C
: a resistncia AC vista pelo coletor
C
C
: a capacitncia total da rede de atraso do coletor
r r r r
B G b e
= + ( ' ) |
f
r C
B
B B
=
1
2t
f
r C
C
C C
=
1
2t
Capacitncia Especificada pelo Fabricante
No h uma denominao padro para a capacitncia C
C
do BJT. Nas folhas
de dados (ou manuais) usa-se qualquer um dos seguintes smbolos
equivalentes: C
C
, C
Cb
, C
ob
e C
obo
. Por exemplo, a folha de dados do
transistor 2N2330 d um C
ob
de 10pF. Este o valor de C
C
a ser usado em
anlise de alta freqncia.
A capacitncia C
e
no dada normalmente nas folhas de dados porque
muito difcil de ser medida diretamente.
Em vez disso, o fabricante fornece um valor de freqncia f
T
, para a qual o
ganho de corrente de um transistor cai para unidade. A capacitncia C
e
pode
ser calculada como segue


Exemplo 2.8 - Na folha de dados de um 2N3904 fornecida uma f
T
=300MHz.
Calcular o valor de C
e
dada a corrente I
E
=10mA
Soluo
Como C
e
depende de r
e
, conforme Equao (2.28), calcula-se antes , r
e


) 28 . 2 (
2
1
'
e T
e
r f
C
t
=
O 5 , 2
10
25 25
= = =
e
E
e
r
mA
mV
I
mV
r
Aplica-se a seguir a Equao (2.28)


Exemplo 2.9 - Suponha que o transistor 2N3904 do exemplo anterior seja
utilizado num amplificador EC com os seguintes dados: r
G
=1KO , r
b
=100O ,
|r
e
=250O, r
C
=1KO , r
e
=2,5O , C
e
=212pF , C
C
=4pF e C
i
=5pF. Calcular as
freqncias de corte do amplificador.
Soluo
A resistncia Thevenin vista pela capacitncia C
B



O ganho de tenso


E a capacitncia Miller de entrada


pF C
MHz r f
C
e
e T
e
212
) 5 , 2 ( ) 300 ( 2
1
2
1
' '
=

= =
O t t
O O O O 204 250 ) 100 1000 ( ) ' ( ~ + = + =
B e b G B
r r r r r |
400
5 , 2
1000
= = =
v
e
C
v
A
r
r
A
O
O
pF C pF A C C
M i v c M i
1816 ) 400 1 ( 4 ) 1 (
,
'
,
= + = =
Logo, a freqncia de corte da rede de atraso da base


No circuito do coletor, a capacitncia total

Portanto, a freqncia de corte da rede de atraso do coletor



Conforme j mencionado, a freqncia de corte dominante na faixa de alta
freqncia a menor dentre aquelas pertinentes a essa faixa. Para este
exemplo a menor das duas freqncias calculadas acima, ou seja 430 kHz.
Se for pretenso melhorar a resposta na parte de alta freqncia deste
amplificador, deve-se comear com o circuito da base porque ele possui a
freqncia de corte mais baixa.


kHz f
pF C r
f
B
B B
B
430
) 1816 ( ) 204 ( 2
1
2
1
~

= =
O t t
pF C pF pF C C C
C i c C
9 5 4
'
= + = + =
MHz f
pF K
f
C C
7 , 17
) 9 ( ) 1 ( 2
1
=

=
O t
3. CIRCUITOS REGULADORES
3.1 Regulao
A tenso ou corrente fornecida por uma fonte a uma dada carga est muito
vulnervel a variaes. A regulao um recurso usado preventivamente
para evitar que tais variaes ocorram. Uma grande quantidade de
configuraes de circuito so capazes de efetuar regulao de tenso ou
corrente. Alguns circuitos aplicados mais comumente so considerados nesta
unidade do curso.

Importncia da regulao
Para ilustrar a importncia da regulao de tenso, considere o diagrama
geral da Figura 3.1





Fig. 3.1


FONTE V
NL
R
L
=
V
S,nom.




FONTE V
FL
R
L
= R
L,mn

V
S,nom.



FONTE V
L
R
L

V
S,nom.


onde V
NL
a tenso nos terminais de sada sem carga (em circuito aberto,
I
NL
=0), V
FL
a tenso nos terminais de sada plena carga (carga mxima)
e V
L
a tenso nos terminais de sada para qualquer carga R
L
entre R
L,mn

e ( ou seja R
L,mn.
< R
L
< )

A tenso fornecida pela fonte, V
S
, pode variar tambm devido a problemas
tcnicos em sua produo. Por exemplo, variao na tenso da rede de
distribuio de energia.

O ideal V
L
=V
FL
=V
NL
para R
L,mn
R
L
. Portanto, o ideal que a
tenso nos terminais de sada seja a mesma para qualquer valor de R
L
na
faixa que abrange desde a condio sem carga (R
L
= ) at a condio
com carga mxima ( R
L
= R
L,mn
), independentemente de variaes na
tenso da fonte, V
S
. Ou seja, o ideal que V
L
no seja afetada por
variaes em R
L
ou em V
S
.
No existe nenhuma fonte atualmente de semicondutor ou eletromecnica
(gerador), que possa fornecer uma tenso completamente independente
do valor da resistncia da carga colocada.
Efeito da variao de R
L
ou de V
S
sobre a tenso de carga

Para ilustrar o efeito da variao da resistncia de carga na sua tenso,
considere o circuito simples da Figura 3.2, cuja fonte no regulada.






Fig. 3.2
Supondo que: V
S
= 10 V (valor nominal), R
S
= 50 e R
L
= 1K. Ento, a
tenso na carga



Supondo agora que R
L
= 500 enquanto R
S
e V
S
no so alteradas, ento


V
S
V
L
R
L


R
S
.

V
R
R R
V V
L
L
L S
S
=
+
=
+

1000
1000 50
10
O
O O
V V
L
= 9 5 ,
V V
L
=
+

500
500 50
10
O
O O
V V
L
~ 9 1 ,
Supondo por ltimo que V
S
sofreu alterao indesejavelmente para 8V,
enquanto R
S
no alterou, e R
L
=1KO.
Assim,


Com este exemplo ilustra-se que, sem algum recurso preventivo, a tenso na
carga, V
L
, fica vulnervel a variaes. neste contexto que se insere a tc-
nica de regulao.









V
R
R R
V V
L
L
L S
S
=
+
=
+

1000
1000 50
8
O
O O
V V
L
~ 7 6 ,
Configuraes bsicas gerais
H, fundamentalmente, duas configuraes bsicas para se estabelecer
regulao de tenso ou corrente, que so: srie e paralelo, como ilustrado na
Figura 3.3





Fig. 3.3

Nesta figura, a tenso V
L
chamada de sada regulada .
Os reguladores mais sofisticados fazem uso da regulao-srie e paralela
em um mesmo sistema.





FONTE V
S
V
L
R
L

V
S,nom.



I
L



FONTE V
S
V
L
R
L

V
S,nom.



I
L

3.2 Reguladores de Tenso Discretos
Nesta seo so apresentados vrios circuitos reguladores usando componen
tes discretos, ao mesmo tempo em que uma descrio sobre o princpio de
funcionamento e, em alguns casos, uma anlise dos respectivos circuitos so
realizadas.

3.2.1 O regulador zener bsico
Na Figura 3.4 mostrado o circuito regulador zener bsico






Fig. 3.4
Este um regulador paralelo. O diodo zener usado para regular a tenso
sobre a resistncia de carga, funcionando na sua regio de ruptura e
mantendo a tenso da carga praticamente constante. A tenso de Thevenin
aplicada ao diodo Zener importante para determinar a sua regio de opera-
o.
R
S



V
S

+


-





V
Z



R
L
V
L





I
S


I
L

I
Z

Para calcular a tenso de Thevenin, substitui-se o diodo zener por um circuito
aberto, como mostrado na Figura 3.5





Fig. 3.5

De acordo com o circuito da Figura 3.5, tem-se que a tenso de Thevenin,
V
TH
,

(3.1)

Para que o diodo zener funcione em sua regio de ruptura, necessrio que
V
TH
> V
Z
. Esta a primeira relao que deve ser satisfeita para qualquer
regulador zener.



V
S

R
S



V
TH
R
L
V
L


V
R
R R
V
TH
L
S L
S
=
+
Correntes do circuito da Figura 3.4
a) a corrente atravs da resistncia R
S


(3.2)

b) desprezando a resistncia zener, R
Z
, de modo que V
L
~V
Z
, a corrente
atravs da carga
(3.3)

c) aplicando a lei das correntes de Kirchhoff, obtm-se


(3.4)
Regulador Zener quase ideal
Um regulador zener quase ideal quando satisfaz as duas condies :
a) R
Z
s 0,01 R
S

b) R
Z
s 0,01R
L

I
V V
R
S
S Z
S
=

I
V
R
L
L
L
=
I I I
S Z L
= +
I I I
Z S L
=
Ao satisfazer a primeira condio, o regulador reduz os efeitos da variao
da tenso da fonte, incluindo a ondulao, de um fator de pelo menos 100.

Ao satisfazer a segunda condio, o regulador zener apresenta-se para
carga como se fosse uma fonte de tenso quase ideal.

Exemplo 3.1 - Considere o regulador zener esquematizado na Figura 3.6






Fig. 3.6
Em primeiro lugar pergunta-se: o circuito satisfaz a condio V
TH
> V
Z
?
Para responder esta questo, calcula-se V
TH
para V
S
= 40 V (menor valor de
V
S
dado ).




40V a 50V

+
10V 2KO

-
820O
V V V
K
K
V
TH TH
4 , 28 40
820 2
2
=
+
=
O O
O
Observa-se portanto que a condio V
TH
> V
Z
, para o menor valor de V
S

mostrado no circuito, est satisfeita, estando automaticamente satisfeita para
os demais valores da faixa.

Calculando as correntes mnima e mxima atravs da resistncia R
S
, segue







Sabe-se que V
L
~ V
Z
=10V, portanto a corrente de carga



As correntes zener: mnima e mxima para os valores dados de V
S
, so

mA I
V V
R
V V
I
S
S
Z S
S
6 , 36
820
10 40
min ,
min ,
. min ,
=

=
O
mA I
V V
R
V V
I
S
S
Z S
S
8 , 48
820
10 50
max ,
. max ,
. max ,
=

=
O
mA I
K
V
R
V
I
L
L
L
L
5
2
10
~ ~ =
O
mA I mA mA I I I
Z L S Z
6 , 31 5 6 , 36
min , . min , . min ,
= = =
mA I mA mA I I I
Z L S Z
8 , 43 5 8 , 48
max , . max , . max ,
= = =
Qual o menor valor da tenso da fonte do circuito da Figura 3.6, abaixo do
qual no seria possvel a regulao de tenso na carga ?
Neste limite ocorre a igualdade V
TH
= V
Z
. Assim, para obter o menor valor de
V
S
que permite regulao de tenso na carga do circuito em anlise, usa-se
esta igualdade, como segue










Portanto 14,1V o menor valor de V
S
abaixo do qual no possvel a
regulao de tenso na carga do circuito da Figura 3.6
=
+
Z S
L S
L
V V
R R
R
. min ,
=
+
V V
S
10
2000 820
2000
. min ,
O O
O
V V
S min , .
, = 14 1
Exemplo 3.2 - Considere outra situao da mesma configurao do regulador
zener bsico, o qual est mostrado na Figura 3.7




Fig. 3.7
Neste caso considera-se a hiptese de que R
L
varia enquanto V
S
permanece
constante e igual a 30V, como ilustrado na figura acima.
Qual o mnimo valor de R
L
que garante a regulao de tenso na carga ?
O valor mnimo de R
L
, R
L,min
, tal que a tenso de Thevenin aplicada
ao diodo zener igual tenso zener deste ltimo, ou seja




V
S
=30V
100O
I
Z
+


-



10V R
L
(0 a 1K)


I
L


I
S

=
+
=
Z S
S L
L
Z TH
V V
R R
R
V V
. min ,
. min ,
O
O
50 10 30
100
min ,
. min ,
. min ,
= =
+
L
L
L
R V V
R
R
Para a resistncia de carga igual ao seu valor mnimo, isto R
L
= R
L,min
=50 ,
a corrente de carga atinge o seu valor mximo, dado por:



Por outro lado, para a resistncia de carga igual ao seu valor mximo, R
L
=1K
que o limite superior do intervalo fornecido na Figura 3.7, a corrente de car-
ga atinge seu valor mnimo, dado por:



Portanto, para qualquer valor de R
L
entre 50O e 1KO, o diodo zener opera
em sua regio de ruptura, simulando uma fonte de tenso de 10V .

A corrente atravs da resistncia R
S
para 50O < R
L
< 1KO


mA
V
R
V
I
L
Z
L
200
50
10
min ,
. max ,
= = =
O
mA
K
V
R
V
I
L
Z
L
10
1
10
max ,
. min ,
= = =
O
mA I
V V
I
S S
200
100
10 30
=

=
O
As correntes: mxima e mnima atravs do diodo zener so



Para ilustrar a regulao de tenso na carga, mostra-se na Figura 3.8 o
grfico de V
L
versus I
L
.







Fig. 3.8
Para R
L
menor que 50O o diodo zener se comporta como um circuito aberto
pois V
TH
< V
Z




10mA 200mA I
L

V
L



10V

mA I mA mA I I I
Z L S Z
190 10 200
max , . min , . max ,
= = =
0 200 200
min , . max , . min ,
= = =
Z L S Z
I mA mA I I I
Influncia da Resistncia Zener
O efeito da resistncia zener, R
Z
, sobre a regulao pode ser determinado
facilmente encontrando-se o equivalente de Thevenin para carga, consideran-
do o menor valor desta carga para regulao, que neste caso R
L
=50O.

Assim, pegando o caso particular de regulador zener dado na Figura 3.7 e
substituindo o diodo zener pelo seu modelo composto por uma fonte de ten-
so em srie com a resistncia R
Z
, obtem-se o circuito mostrado na Figura 3.9







Fig. 3.9



30V
100O


R
Z
2O

V
Z
10V


R
L
=50O



THEVENIN.
Para calcular a tenso de Thevenin, retira-se a carga e procede como a se-
guir:




Fig. 2.10




Para calcular a resistncia de Thevenin, substituem-se as fontes por curto:





Fig. 3.11


30V
100O


2O

10V


V
TH



I
2O

+
|
.
|

\
|
+

= + = V
V V
V I V
TH
10
2 100
10 30
2 10 2
2
O O
O O
O
V V
TH
~ 10 4 ,
100O




2O



R
TH

R
TH
= ~ 100 2 2 O O O
O equivalente de Thevenin juntamente com a carga est mostrado na Figura
3.12




Fig. 3.12
A resistncia R
Z
tem portanto um efeito desprezvel para R
L,min
( e I
L,max
)
de modo geral, R
Z
tem efeito desprezvel sobre R
L
, conforme demonstrado a
seguir:
a) para R
L
= R
L,min
= 50O, a tenso de carga :



b) Para R
L
= 1K , a tenso de carga




10,4O
2O

50O
V V V V
L L
10 4 , 10
50 2
50
=
+
=
O O
O
V V V V
L L
4 , 10 4 , 10
2 1000
1000
~
+
=
O O
O
O erro percentual associado a esses dois valores de V
L
, calculados nos
extremos do intervalo de R
L
, o seguinte:



3.2.2 O regulador seguidor de emissor
O seguidor de emissor pode melhorar o desempenho de um regulador zener.
A Figura 3.13 da configurao do referido regulador, que do tipo srie







Fig. 3.13
Aplicando a LTK malha de sada resulta
(3.5)
% 4 % 100
10
10 4 , 10
=
V V




V
S

(fonte no
regulada)


R


I
R

+
V
Z

-

I
C

I
B



R
L
V
L


-
V
BE

+


I
Z


Regulador srie

I
E

V V V
L Z BE
=
A tenso V
Z
constante. Logo, de acordo com (3.5), a tenso da carga, V
L
,
aproximadamente constante, mesmo que a tenso da fonte varie.

Aplicando a LCK ao circuito da Figura 3.13, temos


A corrente de base, por sua vez,


Como I
B
<< I
L
, pode ser usado um diodo zener de menor potncia. Enquanto
Isso, para um regulador zener comum, se necessrio fornecer a uma carga
uma corrente na ordem de ampres, o diodo zener deve suportar uma corren-
te tambm na ordem de ampres.

Equivalente Thevenin visto pela carga
Para calcular a tenso de Thevenin vista pela carga do circuito da Figura 3.13,
remove-se a carga e calcula-se a tenso nos terminais em que a mesma
estava. Este procedimento mostrado a seguir

I I I
R Z B
= +
I
I
B
L
~
|
O circuito da Figura 3.13, sem a carga, est mostrado na figura abaixo
Para obter a impedncia Thevenin vista pela carga, substituem-se: a fonte V
S

por um curto, o transistor pelo seu modelo com r
e
, e o diodo zener por sua
resistncia Interna, obtendo-se o seguinte:






R



R
Z

r
e


TRANSISTOR


Z
TH





V
S




R



+
V
Z

-

-
V
BE

+

V
TH

BE Z TH
V V V =
|
|
Z
e o TH
Z
e o TH
R
r Z Z
R R
r Z Z
+ = =
+ = =
) // (
Assim, obtm-se o circuito equivalente de Thevenin, com a carga reposta aos
terminais, resultando no circuito mostrado na Figura 3.14.




Fig. 3.14
A idia principal que o seguidor de emissor aumenta a capacidade de
manipulao de corrente de um regulador zener; ele aumenta a corrente de
carga de um fator |

Potncia de dissipao no transistor
Para projetar um circuito como esse, deve-se levar em conta a dissipao de
potncia do transistor, que dada por:





(V
Z
-V
BE
)

r
e
+(R
Z
/|)


R
L

P V I
D CE C
=
Tenso coletor-emissor, V
CE

Aplicando a LTK malha mais externa do circuito da Figura 3.13, tem-se


Corrente de coletor
A corrente de coletor aproximadamente igual corrente de emissor, ou seja


Como os terminais do coletor-emissor esto em srie com a carga, a corrente
de carga deve passar atravs do transistor. por isso que ele chamado
transistor de passagem.
A desvantagem principal de um regulador srie a potncia dissipada pelo
transistor de passagem. Se a corrente de carga no muito grande, o
transistor de passagem no se aquece muito. Mas se a corrente de carga
alta, o transistor de passagem dissipa uma boa quantidade de potncia,
aumentando a temperatura interna do equipamento. Em alguns casos pode
ser necessrio um ventilador para diminuir o calor.

V V V
CE S L
=
I I
C E
~
Efeito da Temperatura
importante mencionar o efeito que a temperatura tem sobre V
BE
. Quando a
temperatura do emissor aumenta, V
BE
diminui. As folhas de dados geralmen-
te informam quanto V
BE
varia com a temperatura. A variao em V
BE

depende, dentre outros fatores, da corrente de coletor do transistor dado.

Uma aproximao til para a variao a seguinte: V
BE
diminui 2mV para
cada grau Celsius de aumento de temperatura. Por exemplo, suponha-se que
V
BE
=0,7V para uma temperatura do emissor de 25
o
C. Se a temperatura do
emissor aumenta para 75
o
C (um aumento de 50
o
C) ento V
BE
diminui de
50 x 2mV=100mV=0,1V.
Ou seja, V
BE
passa de 0,7V para 0,6V. Este efeito deve ser considerado por-
que, sendo a tenso de carga dada por


uma variao em V
BE
refletida em V
L
.
V V V
L Z BE
=
Embora essa variao seja relativamente pequena deve-se ter cuidado com
esses efeitos quando do projeto do circuito.
Para maiores informaes sobre a dependncia de V
BE
com a temperatura,
deve-se consultar as folhas de dados do transistor especfico que se pretende
usar.
Exemplo 3.3- Na Figura 3.15 o transistor de passagem tem um | de 80.
Calcular a corrente que passa atravs do diodo zener.







Fig. 3.15

Aplicando a LCK ao n logo acima do diodo zener, tem-se:

(3.6)




20V



680O


I
R

I
Z


+
10V
-

I
C


I
B


-
V
BE

+

I
E

15 V
L

I I I
Z R B
=
Clculo da corrente I
R



Clculo da corrente I
E




Clculo da corrente I
B




Substituindo, na Equao (3.6), os valores encontrados acima, segue que:


Observe que o valor da corrente I
Z
bem menor que a corrente de carga


mA I
V V
R
V V
I
R
Z S
R
7 , 14
680
10 20
=

=
O
A I
V V
R
V V
R
V
I
E
L
BE Z
L
L
E
62 , 0
15
7 , 0 10
=

= =
O
mA I
A I
I
B
E
B
75 , 7
80
62 , 0
~ = ~
|
mA I mA mA I I I
Z B R Z
95 , 6 75 , 7 7 , 14 = = =
mA A I I
E L
620 62 , 0 = = =
Exemplo 3.4 - Qual a dissipao de potncia do transistor da Figura 3.15 ?
Se R
Z
=7O e |=100, qual a impedncia de sada que o resistor de carga v?
A potncia dissipada pelo transistor de passagem :

Para uma corrente de carga consideravelmente maior, a potncia dissipada
pelo transistor de passagem pode se tornar muito alta.
Como mostrado anteriormente, a impedncia de sada, que a impedncia
Thevenin vista pela carga

A resistncia CA do diodo emissor



Fazendo as substituies, segue que
W P A V V I V P
D C CE D
63 , 6 62 , 0 ) 3 , 9 20 ( = = =
|
Z
e o
R
r Z + ~
O 04 , 0
62 , 0
25 25
= = =
e
E
e
r
A
mV
I
mV
r
O
O
O 11 , 0
100
7
04 , 0 = + = + ~
o
Z
e o
Z
R
r Z
|
Isto implica que a fonte est estabilizada para todas as resistncias de carga
maiores do que 11O.
De quanto varia a tenso de carga do circuito da Figura 3.15 se a resistncia
de carga varia, por exemplo, de 15O para 14O ?

1
o
) a corrente de carga, I
L
, aumentou de I
L1
=(9,3V/15,11O)=0,615 A para
I
L2
=(9,3V/14,11O)=0,659 A .
Logo
AI
L
=0,659A-0,615 A
AI
L
=0,044A

2
o
) a tenso na impedncia de sada, V
Zo
, aumentou de:
V
Zo1
=(0,11O) (0,615 A )=0,06765V para
V
Zo2
=(0,11O) (0,659 A )=0,07249V .
Logo
V
Zo
=0,07249 V -0,06765 V
V
Zo
=0,00484 V

3
o
) por fim, como V
Zo
aumentou, ento a tenso de carga, V
L
, diminuiu de
uma quantidade igual. Ou seja V
L
= -0,00484V
3.2.3. Regulador de tenso paralelo a transistor bipolar
Na Figura 3.16 mostrado um regulador de tenso empregando um transistor
na configurao paralela






Fig. 3.16
Qualquer tendncia de aumento ou de diminuio em V
L
ter efeito
correspondente em V
BE
pois

(3.7)



V
S

(fonte no
regulada)
R
S


I
Rs

+ I
C

V
Z

-




+
V
BE

-


V
L
R
L

I
B

V V V
BE L Z
Fixo
=
Suponha por exemplo que V
L
tende a diminuir, ento ocorre o seguinte:
V
BE
diminui, o que pode ser concluido atravs da Equao (3.7),
I
B
e I
C
diminuem devido decrscimo em V
BE

I
RS
diminui uma vez que o nvel de conduo do transistor diminuiu
V
RS
diminui devido ao decrscimo em I
RS

V
L
aumenta, compensando sua tendncia inicial de diminuir

Uma discusso semelhante pode ser aplicada para uma tendncia de
aumento em V
L
.
3.2.4. Regulador de tenso srie usando dois transistores
A Figura 3.17 o esquema de um regulador de tenso srie empregando um
segundo transistor para fins de controle.

Funo dos elementos que compem o circuito regulador da Figura 3.17
1
o
) O diodo zener um elemento que fornece uma tenso de referncia
2
o
) O transistor T
1
usado como elemento de controle; ele controla a tenso
de sada a partir de uma tenso de correo enviada a ele atravs de um
circuito comparador
3
o
) O transistor T
2
um comparador DC; ele compara duas tenses, sendo
uma delas a de referncia, a outra enviada da carga a ele para que possa
proceder a devida comparao.








-
Fig. 3.17
No havendo alterao da diferena, na comparao, o comparador no
muda a polarizao do circuito de controle. Havendo alguma variao na
diferena, aparece na carga do comparador uma tenso de correo, que
enviada ao circuito de controle que, por sua vez, procede a uma correo na
tenso de carga.



V
S

(fonte no
regulada)


V
R1
R
1



R
2


B
I
B2


R
3



R
L
V
L

V
CE1

T
1


I
C2

I
R1
T
2



+
I
Z
- V
BE2

+
V
Z



I
B1


I
L

Princpio de funcionamento do circuito regulador da Figura 3.17
a) Suponha inicialmente a variao: um aumento na tenso de entrada, V
S

b) Assim, a tenso da carga, V
L
, tende a aumentar porque

c) Um aumento de V
L
provoca um aumento da tenso de R
3
pois


d) Um aumento de V
R3
provoca um aumento de V
BE2
porque

e) Devido ao aumento de V
BE2
, as correntes I
B2
e I
C2
aumentam
f) Com o aumento de I
C2
a tenso V
CE2
diminui
g) Uma diminuio de V
CE2
provoca um aumento na tenso V
R1
porque

h) Com o aumento de V
R1
a tenso V
CE1
aumenta porque

i) Por ltimo, V
L
diminui, compensando sua tendncia de aumento inicial pois
L R
V
R R
R
V
|
|
.
|

\
|
+
=
2 3
3
3
1 CE S L
V V V =
Z R BE
V V V =
3
2
Z CE S R
V V V V =
2
1
V V V
CE R BE 1 1
1
= +
V V V
L S CE
=
1
Com esta descrio, conclui-se que o regulador produz uma estabilizao da
tenso na carga.
De modo anlogo pode-se demonstrar que a tenso da carga mantm-se
estabilizada para o caso de uma diminuio da tenso de entrada.

Anlise do circuito da Figura 3.17 para fins de projeto
Aplicando a LTK malha mais externa do referido circuito, resulta
(3.8)
Da teoria sobre transistores BJT, pode-se afirmar que as tenses nos
terminais do transistor T
1
satisfazem a seguinte equao:
(3.9)
Combinado entre si, as equaes (3.8) e (3.9), encontra-se:
(3.10)
De acordo com o circuito, pode-se deduzir que
(3.11)

De (3.10) e (3.11), considerando I
C2

I
E2
=I
Z
, obtm-se
(3.12)
1 CE L S
V V V + =
1 1 CB BE L S
V V V V + + =
V V V R I I
S L BE Z B
= + + +
1 1 1
( )
1 1 1 CB BE CE
V V V + =
) (
1 2 1 1 1 1 1
1
B C CB R R CB
I I R V I R V V + = = =
Para o caso em que a tenso de entrada mxima, a Equao (3.12)
assume a seguinte forma particular:


Como I
Z,mx
>> I
B1,mn
, ento a equao acima pode ser simplificada para


Da qual obtm-se a seguinte expresso para a corrente I
Z,mx
:

(3.13)

Para o caso em que a tenso de entrada mnima, a Equao (3.12) assu-
me a seguinte forma particular:

Desta equao resulta

(3.14)
V V V R I I
S max L BE min Z max B min , . , , . , .
( ) = + + +
1 1 1
. max , 1 . min , 1 . max , Z BE L S
I R V V V + + =
I
V V V
R
Z max
S max L BE min
, .
, . , .
=

1
1
) (
. max , 1 . min , 1 . max , 1 . min , B Z BE L S
I I R V V V + + + =
I I
V V V
R
Z min B max
S min L BE max
, . , .
, . , .
+ =

1
1
1
Como
ento, a Equao (2.14) equivalente a

(3.15)

Dividindo-se, membro a membro, a Equao 3.13 pela Equao 3.15,
encontra-se




Isolando a corrente I
Z,mx
na equao acima e, chamando esta corrente de
corrente zener mxima para teste do diodo, I
Z,mx,T
, segue



I
I
B max
L max
min
1
1
, .
, .
, .
~
|
I
I V V V
R
Z min
L max
min
S min L BE max
, .
, .
, .
, . , .
+ =

|
1
1
1
I
I
I
V V V
V V V
Z max
Z min
L max
min
S max L BE min
S min L BE max
, .
, .
, .
, .
, . , .
, . , .
+
=


|
1
1
1
I
V V V
V V V
I
I
Z max T
S max L BE min
S min L BE max
Z min
L max
min
, ,
, . , .
, . , .
,
, .
, .
=


|
\

|
.
|
+
|
\

|
.
|
1
1 1
|
onde I
Z,mn
a corrente zener mnima do diodo em teste
Escolha do Transistor T
1

O transistor T
1
deve ser tal que
V
CEO
> (V
S,mx
V
L
)
I
C,max
> I
L,mx

P
C,mx
> (V
S,mx
V
L
)I
L,mx


Escolha do Diodo Zener
Escolhe-se uma tenso de referncia e, em funo dela, feito um teste pe-
la expresso de I
Z,mx,T
, para saber se o mesmo pode ou no ser utilizado.
As correntes zener mxima e mnima especficas do diodo escolhido so
simbolizadas por I
Z,mx,D
e I
Z,mn,D
, respectivamente

Escolha do Transistor T
2

O transistor T
2
deve ser tal que
V
CEO
> [(V
L
+ V
BE1,mn
) V
Z
]
I
C,mx
> I
Z,mx,D

P
C,mx
> [(V
L
+ V
BE1,mn
) V
Z
] I
Z,mx

Escolha de R
1

Da Equao (3.13), tira-se a expresso para R
1





Entretanto, para proteo do zener, R
1
escolhido deve ser maior que o valor
expresso no membro direito da igualdade acima, ou seja




Por outro lado, da Expresso (3.15), tira-se


R
V V V
I
S max L BE min
Z max
1
1
=

, . , .
, .
R
V V V
I
S max L BE min
Z max D
1
1
)

, . , .
, ,
R
V V V
I
I
S min L BE max
Z min
L max
min
1
1
1
=

+
, . , .
, .
, .
.
|
O R
1
escolhido deve ser menor que o valor expresso no lado direito desta
ltima igualdade para se garantir I
Z,min,D
. Isto




Portanto o valor de R
1
a ser escolhido deve estar no seguinte intervalo





Potncia dissipada por R
1
,
escolhido

De modo geral, a potncia dissipada em R
1,escolhido




R
V V V
I
I
S min L BE max
Z min D
L max
min
1
1
1
(

+
, . , .
, ,
, .
.
|
V V V
I
R
V V V
I
I
S max L BE min
Z max D
S min L BE max
Z min D
L max
min
, . , .
, ,
, . , .
, ,
, .
, .

( (

+
1
1
1
1
|
P
V
R
D R
R
escolhido
,
,
1
1
2
1
=
No pior caso, tem-se que





Escolha de R
2

A corrente de R
2
deve ser dez por cento da corrente de coletor de T
2
. Ou
seja
I
R2
=10% de I
C2
I
R2
= 0,1 I
C2


Pelo circuito, sabe-se que I
C2
~ I
Z
. Para garantir o limite inferior I
C2
~ I
Z,mn
,
deve-se ter




V V V V
R S max L BE min
1
1
= +
, . , .
( )
P
V V V
R
D max R
S max L BE min
escolhido
, ,
, . , .
,
[ ( )]
1
1
2
1
=
+
min ,
. max , 2
2
. max , 2
2
1 , 0
2
Z
BE Z L
R
BE Z L
I
V V V
R
I
V V V
R

(

(
No limite superior, tem-se I
C2
~ I
Z,mx
. Por uma questo de proteo, deve-se
ter

Portanto R
2
deve ser escolhido no intervalo




onde:







R
V V V
I
L Z BE min
Z max
2
2
01
)

, .
, .
,
V V V
I
R
V V V
I
L Z BE min
Z max
L Z BE max
Z min

( (

2
2
2
01 01
, .
, .
, .
, .
, ,
I
V V V
R
Z max
S max L BE min
escolhido
, .
, . , .
,
=

1
1
I
V V V
R
I
Z min
S min L BE max
escolhido
B max , .
, . , .
,
, .
=

1
1
1
Potncia Dissipada em R
2

De modo geral, a potncia dissipada em R
2
dada por



A potncia mxima de dissipao em R
2




Clculo de R
3

Parte do circuito da Figura 3.17, contendo R
3
, est desenhado na Figura a
seguir




P
V
R
onde V V V V
D R
R
escolhido
R L Z BE ,
,
2
2
2
2
2
2
= =
P
V V V
R
D max R
L Z BE min
escolhido
, .,
, .
,
( )
2
2
2
2
=



T
2

+
V
Z

-


R
2
V
R2



R
3
V
R3


+
- V
BE2



V
L

Aplicando a LTK malha que contm o zener, a juno base-emissor de T
2
e
R
3
, encontra-se
(3.16)
Por outro lado, aplicando a regra do divisor de tenso, vem

(3.17)
Da Equao 3.17, com R
2
= R
2,escolhido
, encontra-se a expresso para R
3
:



Substituindo V
R3
pela quantidade expressa em 3.16, a equao acima



Potncia Dissipada em R
3

De modo geral, a potncia dissipada em R
3
dada por

2
3
BE Z R
V V V + =
V
R
R R
V
R L
3
3
2 3
=
+

R
V
V V
R
R
L R
escolhido 3 2
3
3
=

,
R
V V
V V V
R
Z BE
L Z BE
escolhido 3
2
2
2
=
+


,
P
V
R
onde V V V
D R
R
R Z BE ,
3
3
3
2
3
2
= = +
A potncia mxima dissipada em R
3



Exemplo 3.5 - Projeto de um regulador de tenso srie com dois transistores,
tendo a mesma configurao mostrada na Figura 3.17 e, com as seguintes
especificaes: V
S
=20V10% , I
L,mx
=1A , V
L
=10V , V
ref
= 5,1 V

Procedimento do projeto
1
o
) Escolha do transistor T
1
. O transistor T
1
deve satisfazer as condies:
V
CEO
> (V
S,mx
V
L
) V
CEO
> (22-10)V=12V
I
C,mx
> I
L,mx
I
C,mx
> 1A
P
C,mx
> (V
S,mx
V
L
) I
L,mx
P
C,mx
> 12 W
O transistor BD233, por exemplo, satisfaz estas exigncias pois tem as
seguintes caractersticas:
I
C,mx
= 2 A, V
CEO
= 45V,
P
C,mx
= 25W, |
mn
= 20
P
V V
R
D max R
Z BE max
, ,
, .
( )
3
2
2
3
=
+
2
o
) Escolha do diodo Zener
Considerando o valor dado de 5,1V para a tenso de referncia, procede-se
com testes para escolha do zener:

a) Inicialmente vamos investigar o diodo BZX79 cujas caractersticas so
I
Z,mn
=10mA, P
Z,mx
= 400mW, V
Z
= 5,1V , I
Z,mx
=78,43mA
Para saber se o diodo identificado acima pode ser usado, calcula-se a
mxima corrente que pode passar pelo zener:







Como o I
Z,mx,T
=93,7mA , maior do que o I
Z,mx
suportvel pelo diodo BZX79,
que 78,43mA, ento este diodo no pode ser usado na implementao do
projeto especificado.
I
V V V
V V V
I
I
Z max T
S max L BE min
S min L BE max
Z min
L max
min
, ,
, . , .
, . , .
, .
, .
, .
=


|
\

|
.
|
+
|
\

|
.
|
1
1 1
|
I
V V V
V V V
A
Z max T , ,
,
,
=


|
\

|
.
|
+
|
\

|
.
|

22 10 0 6
18 10 0 7
10
1000
20
10
3
I mA
Z max T , ,
, ~ 93 7
b) Vamos testar um outro diodo, o BZX87, cujas caractersticas so:
I
Z,mn
= 50 mA , P
Z,mx
= 1,3W , V
Z
= 5,1V , I
Z,mx
= 255mA , vem

Para este diodo, encontra-se



Como a corrente zener mxima de teste, I
Z,mx,T
, menor do que a corrente
zener mxima suportvel pelo diodo, I
Z,mx
, ento este pode ser usado e,
portanto I
Z,mx,D
= 255mA

3
o
) Escolha do Transistor T
2
. O transistor T
2
deve satisfazer as condies:
a) V
CEO
> [(V
L
+V
BE1,mn
) V
Z
] V
CEO
> [(10 + 0,6V)-5,1V] V
CEO
> 5,5V
b) I
C,mx
> I
Z,mx,D
(do zener) I
C,mx
> 255mA

c) P
C,mx
>[(V
L
+ V
BE1,mn
) - V
Z
] I
Z,mx
P
C,mx
>[(10V+0,6V)-,1V]255 x10
-3

P
C,mx
> 1,4W
mA I A
V V V
V V V
I
T Z T Z
156 10
20
1000
50
7 , 0 10 18
6 , 0 10 22
max, ,
3
max, ,
=
|
.
|

\
|
+ |
.
|

\
|


=

Um transistor que satisfaz estas exigncias por exemplo o BD135, cujas
caractersticas so:
V
CEO
= 45V , I
C,mx
= 1 A , P
C,mx
= 8W

4
o
) Escolha do resistor R
1

Como visto anteriormente, o valor de R
1
deve ser escolhido no intervalo




ou seja,





O valor que vamos escolher dentro deste intervalo,

V V V
I
R
V V V
I
I
S max L BE min
Z max D
S min L BE max
Z min D
L max
min
, . , .
, ,
, . , .
, ,
, .
.

( (

+
1
1
1
|
22 10 0 6
255 10
18 10 0 7
1000
20
10
3 1
3
V V V
A
R
V V V
A

( (

+

, ,
(50 )
44 7 73
1
, O O ( ( R
R
escolhido 1
56
,
= O
Potncia mxima dissipada por R
1






5
o
) Escolha de R
2

O valor de R
2
, como visto anteriormente, deve ser escolhido no intervalo



onde:

+
=
+
=
O 56
] 6 , 0 10 ( 22 [
)] ( [
2
, 1
2
. min , 1 . max ,
max, ,
1
V V V
R
V V V
P
escolhido
BE L S
R D
P W
D max R , ,
,
1
2 3 =
V V V
I
R
V V V
I
L Z BE min
Z max
L Z BE max
Z min

( (

2
2
2
01 01
, .
, .
, .
, .
, ,
mA I
V V V
R
V V V
I
Z
escolhido
BE L S
Z
204
56
6 , 0 10 22
. max ,
, 1
. min , 1 . max ,
. max ,
~

=

=
O
mA I
A V V V
I
R
V V V
I
Z B
escolhido
BE L S
Z
3 , 80
20
1
56
7 , 0 10 18
. min , . max , 1
, 1
. max , 1 . min ,
. min ,
~

=

=
O
Portanto, o intervalo em que R
2
deve ser escolhido



ou seja,

Dentro deste intervalo, vamos escolher o valor


Clculo da potncia mxima dissipada por R
2




6
o
) Escolha de R
3



10 51 0 6
01 204 10
10 51 0 7
01 80 3 10
3 2 3
V V V
A
R
V V V

( (



, ,
,
, ,
, ,
211 522
2
O O ( ( R
R
escolhido 2
330
,
= O
mW P
V V V
R
V V V
P
R D
escolhido
BE Z L
R D
56
330
) 6 , 0 1 , 5 10 (
) (
2 2
max, ,
2
, 2
2
. min , 2
max, ,
=

=

=
O
O O 470 330
6 , 0 1 , 5 10
6 , 0 1 , 5
3 , 2
2
2
3
=

+
=

+
= R
V V V
V V
R
V V V
V V
R
escolhido
BE Z L
BE Z
Clculo da potncia mxima dissipada por R
3




3.2.5 Regulador de tenso srie usando a configurao Darlington
Na Figura 3.18 os transistores T
1
e T
1
compem a configurao Darlington









Fig. 3.18
mW P
V V
R
V V
P
R D
escolhido
BE Z
R D
72
470
) 7 , 0 1 , 5 (
) (
3 3
max, ,
2
, 3
2
. max , 2
max, ,
~
+
=
+
=
O


V
S



R
1

T
1


T
1




T
2



R
2




R
3




R
L

Conforme demonstrado anteriormente, a configurao Darlington proporciona
um elevado ganho de corrente, ficando evidente seu emprego no regulador
estudado na seo anterior.
Esta configurao, como se sabe, pode ser encontrada encapsulada num
nico invlucro como um nico transistor.
Para avaliar as vantagens de seu emprego, considere o projeto anterior
empregando esta configurao
Especificaes do projeto
V
L
=10V
I
L,mx
=1 A
V
S
=20V10%
1
o
) Escolha do Transistor T
1

O transistor T
1
deve satisfazer as seguintes exigncias:
V
CEO
> (22V-10V) V
CEO
> 12V
I
C,mx
> I
L,mx
I
C,mx
> 1A
P
C,mx
>(22V-10V) x 1 A P
C,mx
> 12W

O transistor escolhido o BD263, cujas caractersticas so
I
C,mx
= 4 A , V
CEO
= 60V , P
C,mx
=36W , | = 500

2
o
) Escolha do Zener
Escolhendo a mesma tenso de referncia da soluo anterior, ou seja 5,1V
procede-se com teste
Diodo BZX79, cujas caractersticas so:
I
Z,mn
=10mA , P
Z,mx
= 400mW , V
Z
= 5,1V , I
Z,mx
= 78,43mA

A corrente zener mxima para teste

|
|
.
|

\
|
+
|
|
.
|

\
|


=
. min , 1
. max ,
. min ,
. max , 1 . min ,
. min , 1 . max ,
max, ,
|
L
Z
BE L S
BE L S
T Z
I
I
V V V
V V V
I
I
V V V
V V V
Z max T , ,
,
,
=


|
\

|
.
|
+
|
\

|
.
|

22 10 12
18 10 14
10
1000
500
10
3
I mA
Z max T , ,
, = 19 64
Como pode ser visto o diodo BZX79 pode ser usado pois sua corrente zener
mxima, 78,43mA ; maior que a corrente zener mxima de teste, 19,64mA.
oportuno comentar que, devido ao ganho elevado proporcionado pela
configurao Darlington, tem-se uma corrente de reduzido valor circulando por
R
1
, em comparao com o caso anterior.

3
o
) Escolha do Transistor T
2

O transistor T
2
deve satisfazer as seguintes condies:
a) V
CEO
>[(V
L
+V
BE1,mn
) V
Z
] V
CEO
> [(10 + 1,2V)-5,1V] V
CEO
> 6,1V

b) I
C,mx
> I
Z,mx,D
I
C,mx
> 78,43mA

c) P
C,mx
> [(V
L
+ V
BE1,mn
) - V
Z
] x I
Z,mx

P
C,mx
> [(10V+1,2V) - 5,1V] x 78,43 x10
-3

P
C,mx
>478mW

O transistor escolhido o BC337, cujas caractersticas so:
V
CEO
= 45V, I
C,mx
= 500mA , P
C,mx
= 625mW
No caso anterior a potncia exigida para T
2
P
C,mx
>1,4W enquanto neste
caso, a potncia mxima exigida para T
2
deve ser P
C,mx
> 0,478W
4
o
) Escolha de R
1

O valor do resistor R
1
deve estar dentro do intervalo



Ou seja,






Um valor dentro deste intervalo por exemplo


V V V
I
R
V V V
I
I
S max L BE min
Z max D
S min L BE max
Z min D
L max
min
, . , .
, ,
, . , .
, ,
, .
.

( (

+
1
1
1
|
22 10 12
78 43 10
18 10 14
10
1000
500
10
3 1
3
V V V
A
R
V V V
A

( (

+
|
\

|
.
|

,
,
,
138 550
1
O O ( ( R
R
escolhido 1
330
,
= O
Clculo da potncia mxima dissipada por R
1






5
o
) Escolha de R
2

O valor de R
2
deve estar dentro do intervalo



onde:




O 330
)] 2 , 1 10 ( 22 [
)] ( [
2
, 1
2
. min , 1 . max ,
max, ,
1
V V V
R
V V V
P
escolhido
BE L S
R D
+
=
+
=
P mW
D max R , ,
1
353 =
V V V
I
R
V V V
I
L Z BE min
Z max
L Z BE max
Z min

( (

2
2
2
01 01
, .
, .
, .
, .
, ,
mA I
V V V
R
V V V
I
Z
escolhido
BE L S
Z
33
330
2 , 1 10 22
. max ,
, 1
. min , 1 . max ,
. max ,
~

=

=
O
mA I mA
V V V
I
R
V V V
I
Z B
escolhido
BE L S
Z
18 2
330
4 , 1 10 18
. min , . max , 1
, 1
. max , 1 . min ,
. min ,
~

=

=
O
Substituindo os valores no intervalo onde R
2
deve ser escolhido, segue



Ou seja,

Um valor dentro deste intervalo por exemplo


Clculo da potncia mxima dissipada por R
2




6
o
) Clculo de R
3




A
V V V
R
A
V V V
3
2
3
10 18 1 , 0
7 , 0 1 , 5 10
10 33 1 , 0
6 , 0 1 , 5 10



( (


13 2 3
2
, , K R K O O ( (
R K
escolhido 2
15
,
, = O
mW P
K
V V V
R
V V V
P
R D
escolhido
BE Z L
R D
3 , 12
5 , 1
) 6 , 0 1 , 5 10 (
) (
2 2
max, ,
2
, 2
2
. min , 2
max, ,
=

=

=
O
O O K R
V V V
V V
R
V V V
V V
R
escolhido
BE Z L
BE Z
2 10 5 , 1
6 , 0 1 , 5 10
6 , 0 1 , 5
3
3
, 2
2
2
3
=

+
=

+
=
Clculo da potncia mxima dissipada por R
3



3.3 Regulao de Corrente
Para introduzir o conceito de regulao de corrente considere os diagramas
mostrados na Figura 3.19






Fig. 3.19
onde I
NL
e I
FL
so as correntes: sem carga e com carga mxima (a plena
carga). A corrente I
L
a corrente na carga para 0 < R
L
< R
L,mx
. Idealmente
tem-se que I
NL
=I
L
=I
FL
. A regulao de corrente definida por:


mW P
K
V V
R
V V
P
R D
escolhido
BE Z
R D
8 , 16
2
) 7 , 0 1 , 5 (
) (
3 3
max, ,
2
, 3
2
. max , 2
max, ,
=
+
=
+
=
O

FONTE
I
L


R
L


FONTE
I
FL


R
L,max

FONTE

I
NL

R
L
=0
regulaao de corrente
I I
I
NL FL
FL
=

100%
3.3.1 Regulador de corrente
Uma configurao de regulador de corrente est mostrada na Figura 3.20











Fig. 3.20
A corrente I
L
, atravs de R
L
, deve ser constante, independentemente das
variaes que possam ocorrer na fonte e/ou na carga. Sendo I
E
~I
C
=I
L
, ento
V
Re
= R
E
I
L
(3.18)
Por outro lado, aplicando a LTK malha que envolve R
E
e o diodo zener,
V
Re
= V
Z
V
BE
(3.19)
Das Equaes (3.18) e (3.19), temos
R
E
I
L
=V
Z
V
BE
(3.20)

R
L



R
E

+
V
Z

-



R
B



I
Rb




I
L



I
Z
I
B


+
V
BE
-



V
L



V
Re


V
CE




V
S


I
S

Da Equao 3.20, obtm-se a seguinte expresso para I
L
:


Por esta ltima equao nota-se que I
L
praticamente constante.

Procedimento para o projeto do circuito
1
o
) Escolha do transistor
O transistor deve ser tal que
V
CEO
> V
S,mx
, I
C,mx
> I
L
, P
C,mx
> V
CE,mx
I
L


onde
V
CE,mx
= V
S,mx
+ V
BE
V
Z
V
L,mn ,
V
L,mn
= 0

Uma vez escolhido o transistor tem-se o valor de |
mn

2
o
) Clculo de V
Z

Para o circuito da Figura 3.20, vale a seguinte equao:
(3.21)
I
V V
R
L
Z BE
E
=

V V V V V
S L CE Z BE
= + + ( )
Particularmente para V
L
=V
L,mx
, a Equao 3.21 escrita da seguinte maneira:
(3.22)

Da Equao (3.22) acima, obtm-se a seguinte expresso para V
Z
:
(3.23)

3
o
) Clculo de I
Z,mx

Aplicando a LTK malha de entrada do circuito da Figura 3.20 obtm-se:


Um caso particular da equao acima, para V
S
=V
S,mx
, :
(3.24)

Outro caso particular da mesma equao, para V
S
=V
S,mn
,
(3.25)

V V V V V
S min L max CE min Z BE , , ,
( ) = + +
V V V V V
Z S min BE L max CE min
= +
, . , ,
V R I I V
S B Z B Z
= + + ( )
V R I I V
S max B Z max B Z , ,
( ) = + +
V R I I V
S min B Z min B Z , ,
( ) = + +
Passando V
Z
para o lado esquerdo da igualdade, nas Equaes 3.24 e 3.25,
e, em seguida, dividindo a Equao 3.24 pela Equao 3.25, obtm-se


Da equao acima obtm-se a seguinte expresso para I
Z,mx




onde I
B
a corrente de base do transistor, que dada por



4
o
) Escolha de R
B

Para se garantir I
Z,mn
, bem como a proteo do zener, R
B
deve ser escolhido
no seguinte intervalo


V V
V V
R I I
R I I
S max Z
S min Z
B Z max B
B Z min B
,
,
,
,
( )
( )

=
+
+
I I I
V V
V V
I
Z max Z min B
S max Z
S min Z
B , ,
,
,
( ) = +

|
\

|
.
|

I
I
B
L
min
~
|
V V
I I
R
V V
I I
S max Z
Z max B
B
S min Z
Z min B
,
,
,
,

+
( (

+
Clculo da potncia mxima dissipada em R
B

De modo geral a potncia dissipada por R
B




onde


A potncia mxima dissipada por R
B




5
o
) Clculo de R
E
e da potncia dissipada em R
E

Para |
mn
> 100, tem-se



P
V
R
D R
R
B escolhido
B
B
,
,
=
2
V V V
R S Z
B
=
P
V V
R
D max R
S max Z
escolhido
B
, ,
,
,
( )
=

2
1
R
V V
I
e P R I
E
Z BE
L
D R E L
E
=

=
,
2
Exemplo 3.6 - Uma fonte de corrente com a configurao da Figura 3.20
cujas especificaes so:
I
L
=20mA , V
S
=20V10% , V
L
=0 a 10V , R
L
=0 a 0,5KO

Procedimento do projeto
1
o
) Escolha do diodo zener


Para teste, considere o zener BZX79 cujas caractersticas so
I
Z,mn
=10mA , V
Z
=8,3V , P
Z,mx
=400mW , I
Z,mx
= 49mA
A seguir calcula-se a corrente zener mxima de teste




Como I
Z,mx,T
menor que a I
Z,mx
do zener em observao, este pode
ser usado
V V V V V V V V V V V
Z CE L BE S Z
3 , 8 3 , 0 10 6 , 0 18
min , max , . min ,
= + = + =
3 3
min ,
max ,
min , max, ,
10
100
20
3 , 8 18
3 , 8 22
10 )
100
20
10 ( ) (

|
.
|

\
|
|
.
|

\
|

+ =
|
|
.
|

\
|

+ =
V V
V V
I
V V
V V
I I I
B
Z S
Z S
B Z T Z
mA I
T Z
21 , 14
max, ,
=
2
o
) Escolha do transistor
O transistor deve ser tal que
V
CEO
> V
S,mx
V
CEO
>22V, I
C,mx
> I
L
I
C,mx
> 20mA
P
C,mx
> V
CE,mx
I
L
P
C,mx
>286mW
onde
V
CE,mx
= V
S,mx
+V
BE
V
Z
V
L,mn
=22V+0,6V-8,3V-0V V
CE,mx
=14,3V
Transistor escolhido - BC337, cujas caractersticas so:
V
CEO
=45V, I
C,mx
=500mA, P
C,mx
=625mW, V
CE,mn
=0,3V

3
o
) Escolha de R
B

O valor da resistncia R
B
deve ser escolhido dentro do intervalo


Ou seja



Vamos escolher o valor
V V
I I
R
V V
I I
S max Z
Z max B
B
S min Z
Z min B
,
,
,
,

+
( (

+
22 8 3
49 0 2 10
18 8 3
10 0 2 10
3 3
V V
R
V V
B

+
( (

+


,
( , )
,
( , )
278 951 O O ( ( R
B
R
B escolhido ,
= 560O
Clculo da mxima potncia dissipada em R
B




4
o
) Clculo de R
E




Para se obter um melhor resultado sugere-se colocar em lugar de R
E
=385O,
um resistor fixo de 330O e um resistor varivel de 100O.

Potncia dissipada em R
E




mW P
V V
R
V V
P
B B
R D
escolhido
Z S
R D
335
560
) 3 , 8 22 (
) (
max, ,
2
, 1
2
max ,
max, ,
=

=
O
O 385
10 20
6 , 0 3 , 8
3
=

=

E
L
BE Z
E
R
A
V V
I
V V
R
mW P I R P
E E
R D L E R D
154 ) 10 20 ( 385
,
2 3 2
,
= = =

O
3.4 Regulador com Amplificador Diferencial
Como visto anteriormente, os amplificadores diferenciais amplificam uma
diferena infinitesimal de tenso entre os dois terminais de entrada.

Na Figura 3.21 est representada a configurao bsica de um amplificador
diferencial.












Fig.3.21
V
CC


A B

V
B1


V
B2

I
C1

R
C1

I
C2

R
C2

V
O1



T
1

V
O2


T
2



V
O


I
E1
I
E2


I
o

V
E

Quando a base de T
2
torna-se positiva em relao de T
1
, a corrente I
E2

aumenta e, como
I
o
=I
E1
+I
E2

a corrente I
E1
diminui pois I
o
constante. A recproca verdadeira, ou seja,
quando V
B1
>V
B2
, ocorre um aumento em I
E1
e uma diminuio em I
E2













Fig. 3.22


R
P


I
C1


R
C1

I
C2



R
C2


V
o
V
B1


V
B2

T
1



I
E1



T
2


I
E2

I
o


T
3



R
E


R
B




V
Z



V
CC

Caractersticas de Transferncia
Para o amplificador diferencial em estudo, considere que
I
C1
=I
E1
e I
C2
=I
E2

Para a juno base-emissor, de modo geral, vale a seguinte expresso:

(3.26)
onde:
I
S
: corrente de saturao; corrente inversa de fuga da juno base-emissor
K : constante de Boltzmann,
K=1,38x10
-23
J /
o
K
q : carga do eltron, q=1,6x10
-19
C
T : temperatura absoluta em graus kelvin; na temperatura ambiente normal
(T=300K), a relao (KT/q)=0,026V=26mV
Como V
BE
>>26mV, o termo -1 da Equao 3.26 desprezvel. Consequente-
mente, a referida equao aproximadamente equivalente a:

(3.27)
I I e
E S
q
V
KT
BE
= ( ) 1
KT
V
q
S E
BE
e I I ~
Com base em (3.27), as correntes de emissor dos dois transistores so
expressas, respectivamente, por:


Como I
o
=I
E1
+I
E2
, ento


Colocando em evidncia a 1
a
parcela do lado direito da Equao acima, tem-
se




ou, equivalentemente


(3.28)
KT
V
q
S E
KT
V
q
S E
BE BE
e I I e e I I
2 1
2 1
~ ~
KT
V
q
S
KT
V
q
S o
BE BE
e I e I I
2 1
+ ~
(
(

+ =
|
.
|

\
|

KT
V
q
KT
V
q
KT
V
q
S o
BE BE
BE
e e I I
1 2
1
1
( )
I I e
o E
q
KT
V V
BE BE
= +

(

1
1
2 1
Lembrando que I
E1
=I
C1
e, pelo circuito, V
BE2
=V
B2
V
E
e V
BE1
=V
B1
V
E
, tem-se
(3.29)

Com procedimento anlogo ao procedimento acima, encontra-se

(3.30)

Das Equaes 3.29 e 3.30, levantam-se as curvas de (I
C1
/ I
o
) e (I
C2
/I
o
) em
funo de (V
B1
V
B2
) q / KT, como ilustrado na Figura 3.23







Fig. 3.23
( )
I
I
e
C
o
q
KT
V V
B B
1
1
2 1
=
+

( )
I
I
e
C
o
q
KT
V V
B B
2
1
1 2
=
+

I
C
/I
o




(V
B1
-V
B2
)q/KT
I
C2
/I
o
I
C1
/I
o



-10 -8 -6 -4 -2 0 2 4 6 8 10


1,0
0,8

0,6
0,4

0,2
0

Regio linear
Como pode ser visto atravs da Figura 3.23, as caractersticas de
transferncia so lineares apenas numa pequena regio em torno de um
ponto central.
O amplificador diferencial um timo limitador pois quando V
B1
-V
B2
exceder
a aproximadamente 4KT/q (~ 100mV), muito pouco incremento de sada
possvel.

3.4.1 Regulador de tenso com um Darlington e um amplificador diferencial









Fig. 3.24

V
S

I
1
I
2

R
2

R
1

I
B

I
C3
I
C4

T
3
T
4

I
o

R
3





V
Z



R
4


R
5



R
6



R
L
V
L

T
1


T
2

V
CE

Princpio de funcionamento do regulador
Ao variar o cursor de R
5
, varia-se o potencial na base de T
4
, enquanto o
potencial na base de T
3
fixo e igual a V
Z
.
Esta variao provoca um aumento ou diminuio de corrente no coletor de
T
3
pois, conforme visto na parte de amplificadores diferenciais, I
o
constante
e igual a I
o
~I
C3
+I
C4

Ou seja, um acrscimo de corrente em I
C4
provoca um decrscimo de corrente
em I
C3
e vice-versa.

A variao de I
C3
provoca uma variao em I
B
e, consequentemente, em V
CE

Como V
L
=V
S
V
CE
, o valor de V
L
diminui ou aumenta compensando sua
tendncia inicial de variar.
Quanto correo da tenso de sada, V
L
, em funo da variao da tenso
de entrada, V
S
, o princpio o mesmo j descrito, onde o controle exercido
por T
1
e T
2
.
O amplificador diferencial aumenta a sensibilidade do circuito a variaes em
V
L
.
3.5 Circuitos Integrados Reguladores de Tenso
As diversas unidades de um regulador de tenso so tambm encontradas
integradas numa nica pastilha, chamada CI.

Portanto uma fonte de tenso pode ser composta dos seguintes blocos
funcionais:
1
o
) um transformador conectado rede eltrica para baixar a tenso a um
nvel desejado,
2
o
) um circuito retificador de meia onda ou de onda completa,
3
o
) um filtro capacitivo simples para diminuir a ondulao,
4
o
) e finalmente um CI regulador de tenso

Uma categoria bsica de reguladores de tenso inclui
a) aqueles usados apenas com tenses positivas
b) aqueles usados apenas com tenses negativas
c) e aqueles cuja tenso de sada ajustvel ou fixada
Tipos de reguladores de tenso em CIs
Os reguladores de tenso que produzem uma tenso regulada fixada positiva
para uma faixa de corrente de carga esto representados no diagrama da
Figura 3.25








Fig. 3. 25

Na Figura 3.25 a tenso de entrada V
S
, uma tenso DC no regulada e a
tenso de sada V
L
, uma tenso DC regulada.


+


V
S




IN OU
CI Regulador
GND


+


CARGA





V
L

Tenso diferencial
sada-entrada


I
L

As especificaes do dispositivo do:
a) a faixa de tenso sobre a qual a tenso de entrada pode variar, AV
S
sem
prejuzo da regulao
b) a faixa de variao da tenso de sada, AV
L
, resultante de variaes da
corrente de carga (regulao de carga) e tambm de variaes na tenso
de entrada (regulao de linha)

Para operar o CI, deve-se manter uma diferena de tenso sada-entrada

Um grupo de reguladores de tenso positiva fixada a srie 78, que produz
tenses fixadas entre 5V e 24V. Na Figura 3.26(a) mostra-se como muitos
desses reguladores so conectados e, na Figura 3.26(b), mostram-se os da
srie 79.

Os capacitores C
1
e C
2
conectados da entrada e sada, respectivamente,
para a terra ajudam a manter a tenso DC.

Na srie 79 so disponveis CIs reguladores de tenso negativa, que
constituem uma srie de CIs semelhante srie 78 porm, que opera com
tenses negativas, produzindo tenses de sada negativas reguladas.






(a)






(b)
Fig. 3.26


V
S
C
1

IN OU
78XX
GND


C
2



+

+
1 2


3


V
S
C
1

IN OU
79XX
GND


C
2

3 2


1
Nas Tabelas 3.1 so mostrados alguns dados tpicos das sries 78XX e 79XX
Tabelas 3.1












Nmero do CI Tenso positiva regulada V
S
mn
7805 +5V 7,3V
7806 +6V 8,35V
7808 +8V 10,5V
7810 +10V 12,5V
7812 +12V 14,6V
7815 +15V 17,7V
7818 +18V 21V
7824 +24V 27,1V


Nmero do CI Tenso de sada regulada V
S
mn
7905 -5V -7,3V
7906 -6V -8,4V
7908 -8V -10,5V
7909 -9V -11,5V
7912 -12V -14,6V
7915 -15V -17,7V
7918 -18V -20,8V
7924 -24V -27,1V

Note que aps o prefixo 78 so colocados dois dgitos que indicam a tenso
de sada do regulador.
So tambm disponveis reguladores de tenso em configuraes que
permitem ao usurio estabelecer a tenso de sada num valor regulado
desejado. O LM317, por exemplo, pode operar com tenso de sada regulada
em qualquer valor na faixa de 1,2V a 37V.
Na Figura 3.27 mostra-se uma conexo tpica usando o CI LM317






Fig. 3.27
A escolha dos resistores R
1
e R
2
permite a fixao da tenso de sada V
o
em
qualquer tenso desejada na faixa de ajuste (1,2V a 37V).

(3.31)



V
REF


+
I
R1

R
1

V
o


+


V
S


IN OU
LM317


I
AJUSTVEL




R
2

V
R
R
V R I
o REF AJUSTAVEL
= +
|
\

|
.
| + 1
2
1
2
So valores tpicos: V
REF
=1,25V e I
AJUSTAVEL
=100A
Exemplo 3.7- Determine a tenso de sada regulada usando um LM317,
como na Figura 3.27, dados R
1
=240O e R
2
=2,4KO.

Aplicando a Equao (3.31), determina-se a tenso pedida neste exemplo.





3.6. Componentes de uma fonte regulada tpica e mais conceitos sobre fonte
O diagrama da Figura 3.28 de uma fonte de tenso tpica





V
K
V K A
o
= +
|
\

|
.
| + 1
2 4
240
125 2 4 100
,
, ,
O
O
O
V V V V
o
= + = 13 75 0 24 13 99 , , ,
Rede
Eltrica


110 Vrms
ou
220 Vrms

Transfor Retifica-
mador cador


Filtro

capaci- V
o,f
tivo
CI
regula- Carga
dor
Fig. 3.28
Na Figura 3.29 mostra-se um grfico ampliado da tenso de sada do filtro, V
o,f

Note que a forma de onda da tenso de sada do filtro possui uma
componente DC (que o valor mdio da tenso) e uma componente AC
(ondulao).




Quanto menor a variao AC em relao ao valor DC, melhor a operao
de filtragem.
Suponha que um voltmetro utilizado para medir o valor mdio ( chave
seletora na posio DC) e o valor eficaz ou rms (chave seletora na
posio AC).
Na posio AC, o voltmetro l somente o valor rms pois nesta posio um
capacitor interno bloqueia o nvel DC.
V
o,f

V
med
=V
DC


V
P


V
min

V
ond

0 t
Fig. 3.29
Definies
I. Ondulao
A ondulao ou ripple definida por:

A tenso eficaz ou rms da ondulao, V
rms,ond
, dada por:

A tenso pico a pico da ondulao, V
ond
, dada por:

onde:
V
P
a tenso de pico da onda retificada ou da ondulao ps-filtragem
V
min
a tenso mnima da ondulao ps-filtragem
I
DC
a corrente DC de carga
f a freqncia da ondulao
% 100 % 100
) (
,
= =
DC
OND rms
DC
rms
V
V
V
ondulao da V
r
3 2
,
OND
OND rms
V
V =
fC
I
V V V
DC
p OND
= =
min
II. Regulao de tenso
Outro fator importante em uma fonte de tenso de quanto a tenso DC
varia para o valor da resistncia de carga variando de um extremo ao
outro.
O valor percentual desta razo, definido por regulao de tenso,
calculado por:

onde:
VR% a regulao de tenso
V
NL
tenso de sada da fonte, sem carga
V
FL
tenso de sada da fonte com carga plena
III. Fator de ondulao do sinal retificado
A tenso retificada, antes de ser filtrada, tambm contem uma componente
DC e uma componente de ondulao. O sinal retificado de onda completa tem
uma componente DC maior e uma ondulao menor do que o sinal retificado
de meia onda.
% 100
%

=
FL
FL NL
V
V V
VR
a) Meia onda (MO)
Para um sinal retificado de meia onda,
a tenso DC de sada : V
DC,MO
= 0,318 V
P

e o valor rms da componente AC : V
rms,MO
= 0,385 V
P


A ondulao percentual de um sinal retificado de meia onda portanto:


b) Onda completa (OC)
Para um sinal retificado de onda completa, o valor DC : V
DC,OC
= 0,636 V
P

e o valor rms da componente AC : V
rms,OC
= 0,308 V
P
.
Portanto, a ondulao percentual de um sinal retificado de onda completa :




% 121
318 , 0
385 , 0
% 100
,
,
= = =
P
P
MO DC
MO rms
MO
V
V
V
V
r
% 48
636 , 0
308 , 0
% 100
,
,
= = =
P
P
OC DC
OC rms
OC
V
V
V
V
r
Como o sinal retificado de onda completa tem menos ondulao do que um
sinal retificado de meia onda, o de onda completa mais vantajoso para a
etapa seguinte de filtragem.

IV. Filtro a capacitor
Um circuito de filtro muito comum o que utiliza um simples capacitor, como
ilustrado na Figura 3.30.






A tenso rms da ondulao na carga, com a filtragem indicada acima :

Rede
Eltrica


110 Vrms
ou
220 Vrms

Transfor- Retifica-
mador cador
(OC)
Filtro a capacitor

Fig. 3.30
C

Carga
(R
L
)

V
P
V
P
V
P

3 4
,
fC
I
V
DC
OC rms
=
Para f=120 Hz (freqncia da tenso retificada em onda completa) temos





onde:
I
DC
considerada em mA, C em F , R
L
em k
e a tenso DC na carga





V. Filtro RC
possvel diminuir, ainda mais, a ondulao da tenso de sada do filtro,
Fig 3.30. Isto pode ser feito utilizando uma seo RC
2
adicional ao filtro, como
ilustrado na figura 3.31.
C R
V
C
I
V
L
DC DC
OC rms
2 , 1 2 , 1
,
= =
fC
I
V V
DC
P OC DC
4
,
=
C R
I
V V
L
DC
P OC DC
01 , 2
,
=
Anlise DC para o filtro RC em conexo com a carga R
L

Como ambos os capacitores se comportam com circuitos abertos para
componente DC, a tenso DC resultante na carga :


Anlise AC
Devido ao divisor de tenso entre a impedncia AC do capacitor e o
resistor de carga, o valor rms da componente AC na carga :







1 2
, , , C DC
L
L
C DC R DC
V
R R
R
V V
L
+
= =
1
2
2
, ,
) // (
) // (
C rms
L C
L C
R rms
V
R X R
R X
V
L
+
=
Filtro RC
Fig. 3.31
Rede
Eltrica



110 Vrms
ou
220 Vrms

Transfor- Retifica-
mador cador
(OC)

R

C
1
C
2


Carga
(R
L
)
V
P
V
P
V
P