Practica 1. VHDL Estructura y comportamiento.

BLANCA G. DE LA PEA VALENCIA

Marco Antonio Bueno Gasca & Ricardo Montero Corts | Diseo Digital en VHDL | 24 de abril de 2013

Introduccin.
2.5.2 Descripcin por flujo de datos. La descripcin por flujo datos indica la forma en que los datos se pueden transferir de una seal a otra sin necesidad de declaraciones secuenciales (if-then-else). Este tipo de descripciones permite definir el flujo que tomarn los datos entre mdulos encargados de realizar operaciones. En este tipo de descripcin se pueden utilizar dos formatos: mediante instrucciones when-else (cuando-si no) o por medio de ecuaciones booleanas. Process (a, b) begin If (a = '0' and b = '0') then Fl <= '0 ; Else Fl <= ' 1; End i f; End process; a) Descripcin por flujo de datos mediante when-else A continuacin se muestra el cdigo del comparador de igualdad de dos bits descrito antes. Ntese que la diferencia entre los listados 2.2 y 2.3 radica en la eliminacin del proceso y en la descripcin sin declaraciones secuenciales (if-then-else). Begin c <= '1' when (a = b) else '0'; (asigna a C el valor de 1 cuando a=b si no vale 0). End f_datos; En VHDL se manejan dos tipos de declaraciones: secuenciales y concurrentes. Una declaracin secuencial de la forma if-then-else se halla en el listado dentro del proceso, donde su ejecucin debe seguir un orden para evitar la prdida de la lgica descrita. En cambio, en una declaracin concurrente esto no es necesario, ya que no importa el orden en que se ejecutan. b) Descripcin por flujo de datos mediante ecuaciones booleanas Otra forma de describir el circuito comparador de dos bits es mediante la obtencin de sus ecuaciones booleanas. Begin c <= (a (1) xnor b (l) and a (0) xnor b (0)) ; End booleana; La forma de flujo de datos en cualquiera de sus representaciones describe el camino que los datos siguen al ser transferidos de las operaciones efectuadas entre las entradas a y b a la seal de salida c. Begin f <= ((a or b) xnor (c and b)); End compuertas;

PGINA 1

Ejercicio 1.

Comentarios

Ilustracin 1. Contexto del comparador de 4 bits, con comentrios.

Compilacin.

Ilustracin 2. Compilacin del cuerpo en Aldec Active-HDL Student Edition. La compilacin se hizo de la siguiente manera ir a barra de estado, dar clic en Desing > Compile, despus se guard el archivo. Ahora procederemos a crear la simulacin en ondas, nos vamos a la barra de herramientas y en el iconito a lado el de un disquet, (New wavefrom).

PGINA 2

Run las Waves

Ilustracin 3. Simulacin del comparador de 4 Bits. Ahora, pasando al ispLeaver, vamos a crear el archivo gal, para la compuerta en ISIS Proteus.

Compilacin en ispLEVER.

Ilustracin 4. Creando el Fuse Map, para la creacin de la gal en el ISIS.

PGINA 3

PGINA 4

Ilustracin 5. La creacin de la compuerta GAL, mandando a llamar las preposiciones .sym

PGINA 5

Ejercicio 2.

Comentarios

Ilustracin 6. Insertando When-else en el contexto.

Compilacin

Ilustracin 7. Compilacin del contexto when-else. La compilacin se hizo de la siguiente manera ir a barra de estado, dar clic en Desing > Compile, despus se guard el archivo. Ahora procederemos a crear la simulacin en ondas, nos vamos a la barra de herramientas y en el iconito a lado el de un disquet, (New wavefrom).

PGINA 6

Run las Waves

Ilustracin 8. Simulacin del contexto de Active. Despus pasamos a ispLEVER, y creamos la compilacin para el Fuse Map.

Compilacin en ispEAVER.

Ilustracin 9. Compilacin para crear el archivo GAL en ISIS.

PGINA 7

PGINA 8

Ilustracin 10. La creacin del circuito.

Ilustracin 11. Se puede comparar con la simulacin de waves del active.

PGINA 9

Ejercicio 3.

C o m e n t a ri o s

Ilustracin 12. Creacin de comentarios.

Compilaciones.

Ilustracin 13. Compilacin del contexto de Active. La compilacin se hizo de la siguiente manera ir a barra de estado, dar clic en Desing > Compile, despus se guard el archivo. Ahora procederemos a crear la simulacin en ondas, nos vamos a la barra de herramientas y en el iconito a lado el de un disquet, (New wavefrom).

PGINA 10

Run las Waves

Ilustracin 14. Realizacin de las Waves.

Ilustracin 15. Zoom, para ver las waves.

PGINA 11

Ilustracin 16. Cuando estn en 1, todos prenden en 1.

Compilacin en ispLEAVER, y la creacin del Fuse Map para ISIS

Ilustracin 17. Creacin del ispLEVER. Ahora, obtendremos la datasheet para el ISIS.

PGINA 12

PGINA 13

PGINA 14

Conclusin.
Ricardo Montero Cortez. La programacin es un tema nuevo y de gran importancia para nuestra carrera de electrnica, pues por medio de ella podremos crear circuitos con las caractersticas que deseemos. Actualmente comenzamos a familiarizarnos con los entornos de programacin en estos lenguajes, pues cada lenguaje en s, es diferente y requiere atencin especfica a la hora de utilizarlos, por medio de la prctica lograremos el manejo con facilidad de las herramientas de los lenguajes y podremos hacer infinidad de programas en los circuitos. Las estructuras que comenzamos a utilizar nos hacen darnos cuenta que podemos realizar una serie de instrucciones y ejecutar tareas especficas. Marco Antonio Bueno Gasca. El presente trabajo plante como objetivo primario el de estudiar el algoritmo ACTIVE y utilizar el lenguaje de descripcin de hardware ispLEVER para describir algunas de sus arquitecturas. Como objetivo secundario se propuso simular las descripciones realizadas modificando los parmetros de inters: ancho de palabra y nmero de iteraciones, para determinar la exactitud que se obtiene en los resultados. La simulacin se llev a cabo con ISIS Proteus.

Bibliografa.
VHDL: El Arte de Programar Sistemas Digitales Por Jessica Alcal Jara, David G. Maxinez, Editorial: Continental Edicin: Primera, Ao: 2003, Pg 29 35. R. de J. Romero-Troncoso, Electrnica Digital y Lgica Programable, Ed. Universidad de Gto, Mxico, 2007. R. de J. Romero-Troncoso, Sistemas digitales con VHDL, Ed. Legaria, Mxico, 2004.

PGINA 15